310 ARQUITETURA E ORGANIZAGAO DE COMPUTADORES técnica RISC pera © projete de processador evitaia instragdes complexes, como ENTER, © poder produzir uma implementagdo mais eficiente com ume sequéncia de instrugoes mals simples. GERENCIAMENTO DE MEMORIA Ouro conjunta de instrugées especializacas lida com a segmentacio da meméria, Estas so instrugSes privlegiadas que s6 podern ser éxecutadas 2 partir do sistema operecional. Eas, ppermitem que tabelas de segmento locas ¢ globais (chemadas tabelas de descritores) sejam carregadase lidas, 2 permitem que o nivel de privilégio de um segmento seja vetficado e alterado, As instrusBes especias para dae com a cache no chip foram discutioas no Capitulo 4 FLAGS DE STATUS E CODIGOS DE CONDIGAO Os fags de status s80 bits em registradores especials que po- dem ser definidas por certas operagtes e usadios em instiugbes de desvio condicional.O teria cédigo de condo refere-se Bs configuragtes de um ou mais flags de status. No x86 e em muitas outras arquiteturas, oS flags de status sio definidos por operagdes artméticas e de comparagio. A operacio de comparagao na maloria das linguagens subtrai dois operandos, assim como uma operacio de subtraGio. A diferenca & que uma operagao de comparacso 56 define flags de status, enquanto uma operagéo de subtragao também armazena o resultado da subtrag30 no operandia de destino. Algumas arquiteturas também definem os Rags de status para instrucbes de transferéncia de dados -ATabela 108 lista 0s flags cle status usados no x86, Cade flag, ou combinagdesde flags, podem ser testados para Um salto condicional A Tabela 10.10 mostra os cédigas de condicdo (combinacdes de valores de fag de status} para ‘95 quais 0s opcodes de salto foram definidos. ‘arias observagoes interessantes podem ser feitas sobre essa lista. Primeira, pademos querer testar dois ope randos para determinar se umn ntimero 6 maior que outro, Mas isso dependieré d2 os nmmercs terem sinal ou no Por exemplo, o numero de & bits 11111111 & maior que 00000006 se os dois nuimeros forem interpretados como inteitos sem sinal (255 > 0}, mas & menor se eles forem considerados como niimeros de 8 bits por complement de dois (-1 <0). Muttas inguagens assembly, portant, introduzemn dois conjuntos de termos para distinguiros dois ‘caxos: se estivermos comparando dois nUmeros como inteiros com sinal, usammos os termos menor que e maior que 5@ 08 estivermos comparando como inteiros sem sinalusamos os tetas abaio e acima, Uma segunda observacio refere-se & complexidade da comparago de inteiros com sinat, Um resultedo com sina & maior ou igual a2er0 se (I) 0 bit de sinal for ero e no howver overflow {S = 0 ANDO =0), ou (2}0 it de snal for | e houver um overflow. Um estud da Figura 94 deveré corwencé-lo de que as condicées testadas para as varias ‘aperagGes carn sinal sé apropriadas. INSTRUGOES SIMD DO X86 Fm 1996, a Intel Intioduziu a tecnologia MIMIX em sua linha de produtos Pentium, MMX é um conjunto de instrugées altamente otimizado para tarefas de multimicia, Existem 57 revas instrusées que tratem de dados em um padido SIMD (Unica instrugéo, multiples dads), possiiltando realizar a mesma ‘opera¢40, como adicéo ou mukplicacae, sobre mukiplos elementos de dados ao mesmo tempo. Cada instrugio Flags de status do x86 : Gary | Ith vetted wasp ovens ay ps Go a eur pam opeagicatmit, “Também medfcad por algunas das operates de desocameio eg 7 aan aria do tye menos sia do resultado de uma operagi itt ou gic, Vind pada par, Dina paride npa 7 span Representa aetistncldo itd wanspat ou erp maps erre dis biteseps una opera arta uid 8 bits Usd na tat BC t 1 Teo Indica queosesutads de uma sprain attméia olga 0. s Sige Indico sta da esata de uma operacio aimétia ogi, 0 Overfow Ine um cerflwartméti pts una acu sbi de atta ce complement dos