コントローラ仕様書

コントローラ外観

アナログ電圧入力 (16ch) PWMゲート出力 (24bit)

※緑基板上にソケットあり ※赤い基板上から1.8Vレベルで出力

レゾルバ評価基板

上段（赤基板）： FPGA (回転子位置計数部(2ch)，

PWMゲート信号出力部(24bit，差動出力可(12bit))，
AD変換部)
中段（緑基板）：アナログ入力部(16ch)，レゾルバ入力部(2ch)，
ディジタルIO部(4bit)
下段 ： DSP 評価ボード
2
 DSP部
TMS320C6657 Lite 評価モジュール
（TI社：TMDSEVM6657LS）
・TMS320C6657 (評価ボードは 1GHz)
20GFLOPS/core @ 1.25GHz 換算で
※FPGA回路接続のため， エミュレータ
XDS200(青い基板)を取り外している。
→緑色の基板上にある XDS100 を利用
入出力信号の電圧レベルは 1.8V
・実現済み機能
内蔵タイマによる割り込み
FPGAからの外部割込み(1ポート)
FPGAとの 16bit パラレル転送
・確認中機能
SPI通信によるレゾルバ絶対位置の計測
SPI通信によるDA変換機能
FPGA部
FPGA 評価モジュール
（プライムシステムズ社：mxcard/25c8）
・Intel社(旧Altera) MAX10 10M25DAF256C8G搭載
（ADコア 2個，LE数25K，内蔵メモリ675Kb，
ユーザF-ROM3,200Kb）
・ 12bit AD部：16ch(0～5V入力)，2ch 同時変換が可能
1MS/s の変換性能 → 全ch変換に要10ms 程度
・外部クロック 48MHz を搭載
(内蔵PLLにより 150MHz で動作確認済み)
・実現済み機能(verilog HDL, NIOS-II で記述)
DSPとの 16bit パラレル転送(アドレスバス8bit)
三角波比較方式によるPWM機能
（電圧指令値はDSPにて生成）
キャリア同期AD変換， DSPへのAD終了後割り込み
レゾルバによる位置計数機能(2ch，インクリメンタル) 3
DSPFPGA 接続図 Ver 2
12V 12V
コネクタCN3
（信号は26まで） 0-2.5V まで NJU7043D
8 専用30pin 20k
Addr[23:16] DC/DC9V 16ch
コネクタCN2
ADin
＋
Data[15:0] + 7805 ADC －
16ch
16 (0-5V)
2.5V(CN2より) 20k
CE2(=CS4)
R/W コネクタCN5
5.0V 24 (信号は26まである)
PWM 24 PWM24
1.8V
OE, WE
2
DIO 4 4 DIO 4
FPGA (TTL)
GPIO19 IE IOは1.8V に統一 5.0V
GPIO15 レゾルバ
req interrupts A,B,Z x 2 レゾルバx2
評価基板
GPIO14 1.8V nCS2,3 MISO
x2
GPIO18 CN4から
NIOS-II(Economy)  コネクタCN4
22(6) ＋ Verilog HDL 5.0V 22 (13 :
10+nCSx3)
SCLK nCSx3 レ
nCS1
MOSI ベ DAout
MISO ル SCLK 10bit DAC
1.8V (CN4より) 8ch
変 MOSI (8ch)
DSP 換 (DAC108S085)
5.0V

MISO（レゾルバより）

FPGA（MAX10)＋Card UNIV5＋自作回路
（出力信号にはレベル変換ICを）
FPGA(MAX10)への電源供給は PC－USBから
4