1/3

Elektrotehnički fakultet u Sarajevu Odsjek Automatika i elektronika

DIGITALNI RAČUNARI – ARHITEKTURA I ORGANIZACIJA SOFTVERA
Drugi parcijalni ispit - Popravni 03. 02. 2010.
RJEŠENJE
Prezime i ime: Broj indeksa:

1. Navedite sekvencu mikro-operacija koje odgovaraju fazi dobavaljanja instrukcije i na

primjeru ovih mikro-operacija objasnite ulogu ulaznih i izlaznih signala iz upravljačke
jedinice. (3 boda)

t1: MAR <- (PC)

t2: MBR <- (memorija)
PC <- (PC) +1*
t3: IR <- (MBR) *

Za fazu dobavljanja relevantni ulazi u upravljačku jedinicu se signali sata (da obezbijede
potrebnu hronologiju i nepreklapanje izvršavanja mikro-operacija ) i vanjski signali sa
upravljačke sabirnice – potvrde, za sinhronizaciju čitanja sa memorijom.

Za fazu dobavljanja relevantni izlazi iz upravljačke jedinice su signali:

t1
— Upravljačka jedinica aktivira signal koji će otvoriti vrata između PC i MAR
t2
— Otvaraju se vrata između MAR i adresne sabirnice
— Aktvira se upravljački signal READ
— Otvaraju se vrata između sabirnice podataka i MBR
— Upravljački signal koji će inkrementirati PC, ili*
• Upravljački signali koji će otvoriti vrata između PC i ALU, aktvirati
sabiranje sadržaja PC i konstante 1 u ALU, i otvoriti vrata između izlaza
iz ALU i PC*
t3*
— Upravljačka jedinica aktivira signal koji će otvoriti vrata između MBR i IR*

* - nije obavezno
 2/3

2. Pretpostavite asemblersku instrukciju nekog zamišljenog procesora kojom se izvršava

neka aritmetička ili logička operacija nad dva operanda, od kojih su oba u registrima
procesora (jedan od njih je akumulator). Rezultat sabiranja se smješta u akumulator.

a. Definišite ALU koja treba da izvrši instrukciju.

b. Navedite sekvencu mikro-operacija potrebnih da se instrukcija izvrši i obrazložite
je.
c. Navedite i opišite upravljačke signale potrebne da se instrukcija izvrši i
obrazložite.
(5 bodova)

a. Primjer ALU (sa vježbi):

ALU ima dva N-bitna ulaza koji služe za prihvatanje operanada i jedan N-bitni izlaz za
izbacivanje rezultata.
Operandi se u ALU mogu učitavati iz AC i R registara u zavisnosti od tipa operacije. Rezultat
operacije se vraća u AC registar.
Kao rezultat operacije mogu se setovati ili resetovati flagovi N, Z i V.
Upravljanje sa ALU se vrši sa 3 upravljačka sigala F0-F2.

Operacije koje ALU obavlja sa pripadnim kodovima upravljačkih signala su:

F2-F0 Opis operacije
1 AC <- AC
2 AC <- AC + R
3 AC <- AC - R
4 AC <- AC + 1
5 AC <- AC AND R
6 AC <- AC OR R
7 AC <- NOT AC

b.
AC <- AC + R

c.
Upravljački signali koji će otvoriti vrata između AC i R i respektivni ulazi u ALU,
aktvirati sabiranje u ALU, i otvoriti vrata između izlaza iz ALU i AC

3. Ako se 4 M x 4 bit DRAM-a osvježava svakih 60 ms i ako je broj redova jednak broju
kolona, koliko se procentualno gubi vremena na osvježavanje ako osvježavanje
pojedinačnog reda traje 220ns. Obrazložite rješenje. (2 boda)

4M = 222 = 2 11 x 2 11 = 2048 x 2048

Ukupno trajanje osvježavanja je 220ns x 2048 =0,45ms
Procentualno se na osvježavanje gubi (0,45ms/60ms %) 0,75% vremena
 3/3

4. Odredite osnovne parametre projektovanja keša: ofset, indeks i tag za računarski sistem
sa 4-bajtnom riječi i 32-bitnom adresom, ako je keš kapaciteta 256kB i blok veličine 4
riječi. Uzmite u obzir da je keš direktni i dvostruko preslikani . (3 boda)

Blok je 4 x 4B = 16B = 2 4B -> ofset je 4 bita

Broj blokova kod direktno preslikanog je 256kB/16B = 16k = 214 -> indeks je 14 bita.
Broj linija kod dvostruko preslikanog keša je dvostruko manji jer svaka linija sadrži 2 bloka
podataka, pa je indeks 13 bita.
Kod direktno preslikanog keša tag je 16 bita, a kod dvostruko preslikanog keša je 17 bita.

5. Projektujete RAM segment na kapaciteta 4MB za računarski sistem sa 32-bitnom

sabirnicom podataka i 32-bitnom adresnom sabirnicom korištenjem RAM komponenti
512k x 16. Odredite početnu adresu segmenta, ako je unutar segmenta adresa
ABCD 000016. Da li je u tom slučaju i adresa ABDD 000016 unutar segmenta i zašto?
(5 bodova)

Kapacitet segmenta 4MB, kapacitet komponente 1MB. Potrebne su 4 komponente.

Dvije komponente su potrebne da se obezbijedi puna riječ od 32 bita (4 bajta).

Na svaku komponentu se vode adresne linije A2 – A19.

Adresne linije A20 i A21 se koriste za izbor jednog od 2 para komponenti, a koje sve zajedno
čine segment.

Adresne linije A22 - A31 se koriste za adresiranje segmenta, tj da obezbijede njegovo

smještanje na njemu namjenjenu adresu

Adrese segmenta se kreću u sljedećem intervalu: početna adresa je 00000016 , a krajnja adresa
u segmentu je 3FFFFF16

Adresa ABC0 000016 (1010 1011 1100 0000 0000 0000 0000 0000) je početna adresa RAM
segmenta, jer kod adrese ABCD 0000 16 (1010 1011 1100 1101 0000 0000 0000 0000) donjih
22 bita adrese su unutar segmenta i kod početne adrese trebaju biti jednaki 0, a gornjih 10
bita koji se koriste za adresiranje segmenta su jednaki kao kod adrese ABCD 000016 .

Adresa ABDD 000016 (1010 1011 1101 1101 0000 0000 0000 0000) jeste unutar segmenta
RAM-a, jer su gornjih 10 bita koji se koriste za adresiranje segmenta jednako kao kod adrese
ABCD 000016 .

6. Opišite koje osobine se podrazumijevaju pod terminima superskalarni procesor i procesor

sa protočnom strukturom? (2 boda)

Superskalarni procesor ima osobinu da se obične skalarne instrukcije (aritmetika,

load/store, uslovljeno grananje) mogu neovisno inicirati i izvršavati.

Kod procesora sa protočnom strukturom podjeljeno je izvršavanje instrukcije na neovisne

segmente (faze, korake) izvršavanja.