Fundamentos de Diseño Digital PDF

Fundamentos de Disefo Digital M.C. César Augusto Leal ChapaUNIVERSIDAD AUTONOMA DE NUEVO LEON FACULTAD DE INGENIERIA MECANICA Y ELECTRICA FUNDAMENTOS DE DISENO DIGITALPROLOGO Este Texto nacié como un primer intento para condensar en un solo volémen los aspectos fundamentales del disefio de circuitos digitales y que cumpliera ademas con el programa de 1a clase de Electrénica Légica I, impartida a nivel de Licenciatura, en las carreras de Ingeniero en Con—- trol y Computacién e Ingeniero en Electrénica y Comunicaciones, de nues— tra Facultad. La Terminologia usada en este texto aparece en muchas ocasiones en - inglés. Esto se debe en ciertos casos a la ausencia de algtin término en- nuestro idioma y en otros casos se deberé a 1a confusién que crearfa une: traduccién, cuya interpretacién a menudo cambia regionalwente. En cual- quiera de los dos casos creo que es justificable perder el prejuicio del- idioma y usar 1a terminologia en su lengua original.’ Es conveniente mencionar también que la edicién de este Texto respon de al Programa de Elaboracién de apuntes y textos de clase e instructivos Para prdcticas de laboratorios, promovidos por la Secretaria Técnica de -- nuestra Facultad. Por filtimo quiero agradecer de una manera muy especial la contribu-~ cién del equipo de trabajo formado por, Claudia Lozano, Toms Sanchez V.- Vicente de la Garza, Juan Carlos Flores: quienes prestaron su Servicio Social como Auxiliares del Departamento de Control y Computacién y al es fuerzo de Irma Jaime por su labor de Taquimecanograff: César A. Leal ChapaCAPITULO 2 cONTENTDO MAS DIGUTAL ANALOGICO. 1.0 Conceptos Basicos - - - -- --~--------- 1.1 Conceptos de Resolucién y Exactitud - - - ~~ ~~ 1.2 Que es un Sistema Digital ~ ----------- 1,3 Sistemas Cont{nuos y No-Contfnuos ~ - ~ - - ~ ~~ 1,4 Representacién de Informacién y Cantidad - - - - Problemas Propuestos ------- ------- SISTEMAS NUMERICOS 2.0 Introduceién - - - - ------------ a 2,1 Sistemas Numéricos de Notacién Posicional - - - 2,2 Sistema Numérico Binario - - ---------- 2.2.1 Conversién de Binario a Decimal - - ~-- ~~~ 2.2.2 Conversién de Decimal a Binario - - ~ - - ~~ 7 2.3 Sistema Numérico Octal ~ - - - - - Seed eterateree 2.3.1 Conversién Octal a Decimal - - - ~~ - ee 2.3.2 Conversidn de Decimal a Octal - - - - - - - - a 2.4 Sistema Numérico Hexadecimal - - --~-~---~- 2.4.1 Conversién de Hexadecimal a Decimal ~~ - ~ ~ - 2.4.2 Conversién de Decimal a Hexadecimal - - - ~ ~ - 2.5. Conversién Binario*=Octal - -----~ 2.6. Conversién Binario*=Hexadecimal - - - - - ~~~ 2.7. Conversién Octal«—eHexadecimal --~--- ~~~ 2.8 Aritmética Binaria, Octal y Hexadecimal - - - - - 2.8.1 Suma Binaria - - --~---~---- wee 2.8.2 Suma Octal - - - - ~ Siete ieee area eer 2.8.3 Suma Hexadecimal - - -~----------- 2.8.4 Resta - - - - 2.8.5 Resta Binaria ~ - ~ - -- ~ eter teie re ierere de 2.8.6 Dos Complemento =~ - ------------- 2.8.7 Resta Octal - - ~~ =~ -~ 10 u LL 14 15 16 21 22 22 25 25 26 26 26 27 28 29 30 3L 32 34 34 35 35 36 37car ctuLo CAP LTULO 3 4 2.8.8 Resta Hexadecimal - - - - ------------- 38 2.8.9 Multiplicacién y Divisién - - ----------- 39 Problemas Propuestos - - - ------------ 4h ALGEBRA BOOLEANA 3.0 Introduceiéa - - - ~~ ----- ee 47 3.1 Operadores Légicos ~ - - - - - ----------- 48 3.1.1 Operador Légico AND - - ~ - ~ see eee eee 48 3.1.2 Operador Légico OR - --------------- 30 3.1.3 Operador Légico NOT - - - --~-- eee st 3.1.4 Operador Légico EX-OR (Exclusivo-Or)- = - - = ~~ = 52 3.1.5 Operador Légico NAND - - - = ~~~ eee ie 33 3.1.6 Operador Légico NOR - ~ ~ - ~ eee SUL 3.1.7 Operador Légico COINCIDENCE - - - - - - - nee 55 3.2 Expresiones Booleanas ~ - ~~ - ~~ - ~~ piece eraECaeS 3.3 Propiedades Fundamentales del Algebra Booleana --- 60 3.4 Teorema de D'Morgan - - ---------- eee GL 3.5 La Forma “A.O.N." ~ AND, OR, NOT = - ~~ ---- ~~ 62 3.6 Expresién de Funciones Booleanas a partir de NAND y - NOR, - -------------- --------- 683 3.7 Orfgen de las Funciones Booleanas, Minitérminos - -- 68 3.8 F como Alternativa, Maxitéminos - ~~ --- ~~ -- % 3.9 Las ocho Formas Estandard ~ - - - - - - - eeemeeniei 3.9 Las ocho Formas Estandard - - ~~ - - ~~ ea 6 Problemas Propuestos - - - - --- ~~ ee a9 CODIGOS Y REPRESENTACION DE INFORMACION 4.0 Introduccién - - - --------- ----0-- - 83 4.1 CSdigos Pesados - - - - --------------- 8s 4,2 C6digos Nunéricos més Usados - - -- -------~- 88 4.3 CBdigos No-Pesados-Cédigo Gray - - - -------- 90 4.4 CSdigos Alfanuméricos - - - - ------------ 94 4,5 Deteccién de Errores (Paridad) - ---------- 99 4.6 Nimeros con Signo 4.7 Sumas y Restas con Nimeros con Signos ~ - ~ - ~~ ~~ 101 Problemas Propuestos - -- -~-----------7- 103CAPITULO 5 CAPITULO 6 CAPITULO 7 MINIMIZACION DE FUNCTONES BOOLEANAS 5.0 Introduccién - - ----------- Hat -eeaat ee 5.1 Criterio de Costo ------+---- wee ee 5.2 Manipulacién Algebr@ica ---------- 7 5.2.1 Factorizacién - ~ - - - - were eee eee 5.2.2 Duplicando un Término ya Existente - ~ - - ~ - 5.2.3 Multiplicando por un Término del Tipo (ata)- - 5.2.4 Aplicando la Ley Distributiva - --- - ~~ - 5.3 Mapas de Karnaugh - - ~----------- - 5.3.1 Reduccién de Expresiones Booleanas usando el - Mapa de Karnaugh. - - - - ---------- 5.3.2 Productos de Sumatorias a partir de un Mapa de Karnaugh. ----- ----- ------ 5.3.3 Mapas de Karnaugh de 5 y 6 Variables - - - - - Problemas Propuestos - - - ~~ -- - nese DISENO COMBINACIONAL 6.0 Definicién de un Bloque Combinacional = - ~~ - 6.1 Metodologia de Diseiio Combinacional - - - - - - 6.2 Ejemplos de Disefio - - - - ------ Satepase: 6.3 Sistemas que no estén completamente especificados 6.4 Display de 7 segmentos - - - ~ - - ~ were 6.5 Decodificadores - - - ---------- aie 6.6 Sistemas Combinacionales con salidas Maltiples - Problemas Propuestos - - - - ~ - — wee eee FLU 7.0 Introduceién - - - - -------- ------ “LOPS, 7.1 Diagramas de Tiempo - - ---~------ 7-- 7.2 Flip-Flops Implementados con Compuertas - - - ~ 7.3 Flip-Flops con Reloj - - - ------- aaeaee 7.4 Flip-Flops RS con Reloj 7.5 FF IK-~---~--- 7.6 Flip-Flop JK Disparado en el Filo de una Transi- cién de Reloj - - - -------------- 107 108 109 109 110 1 1 a 1a 126 127 131 133 134 136 142 145 19 157 160 163 164, 165 am 172 173 174CAPITULO 8 7.7 Flip-Flop JK Maestro Esclavo - - - - - - - ~~ ~~ 7.8 Caracterfsticas de los Flip-Flops - - - - ~~~ - 7.9 Otras Entradas de Control a un Flip-Flop - - ~ ~ - 7.10 Registros de Corrimiento - ------ ----- 7.1L Multivibrador - = = = -~- ~~ Set enee eee Problemas Propuestos -------------- DISENO_SECUENCIAL 8.0 Introduccién - - - --------------- - 8.1 Tablas de Estados - ----------- ---- 8.2 Diagramas de Transicién ~~ ----------- 8.3 Metodologia de Disefio Secuencial - - - - - - - ~~ 8.4 Sistemas Secuenciales de més de 2 Estados - - - - 8.5 Sistemas Secuenciales que no estén Completamente - Especificados - - - ------------ --- 8.6 Reduccién de Estados - - ~~ ----------- 8.9 Contadores Auto Restablecientes - - - - - - - - - 8.10 Contadores Ascendente/Descendente - - - - ~ - ~ - 8.11 Ejemplos de Disefio Secuencial - - - - - - -- - - 8.12 Contadores a partir de Registros de Corrimiento - 8.13 Contadores Asincronos - - - =~ --------- Problenas Propuestoa - - -----------~- APENDICE A SEMICONDUCTORES A.0 Introduce: A.1 Elementos Semiconductores - - ---------- APENDICE B FAMILIAS LOGICAS B,O Terminologia de los Circuitos Integrados - - - ~ ~ B.1 Panilia TTL - - - - -- ete eee eee B.1.0 Series de la Familia TIL------------ B.4.1 Operacién Basica - - - ------------- B.1,2 Caracteristicas de 1a Familia Légica TTL - - - - 176 at 183 185 190 195 197 194 199 201 208 nr 216 218 220 221 226 228 243 245 246 247 247 259 262 262 266 270B.1,3 Otros Dispositivo TIL = - - B.1.4 Niveles de Voltaje--- - B.1,5 Légica Positiva y Negativa --------- B.2 Familia Légica MOS - 3.2.1 Caracterfsticas de 1a Familia Logica MOS - - B.2.2 Configuracién de Bloques Légicos ~ - - --- B.3 Familia Légica C-MOS - - - --- - et tee B.3.1 Cireuitos Basicos - - - - - 3.3.2 Caracterfsticas de 1a Serie C-M0S 4000 A - - B.4 Familia L6gica ECL - = - = - B.4,1 Caracterfsticas de la Familia LOgica ECL - - B.4.2 Circuito Basico ECL - - B.4.3 Compuertas Légicas ECL - B.5 Familia Logica RTL - 3.6 Femilia Logica DIL ------------ B.7 Familia Légica KIL -------------- B.7.1 Caracterfsticas de 1a Familia Légica HTL~ 3,8 Comparacién de las Familias Légican - - - - - - BIBLIOGRAFIA - - - ----------- INDICE ALFABETICO - - --------------~- 273 279 280 204 284 286 289 289 292 295 295 296 296 298 304 305 305Tos Sistemas Digitales se Originaron en un Mundo Analogico 1.0 CONCEPTOS BASTCOS Para establecer una idea clara respecto a la definicién de sistemas digitales y anal6gicos dirijamos nuestra atencién hacia el mundo ffsico- en que se originan, Al referirmos a parfmetros ffsicos como, temperatura, velocidad, aceleracién, ete. nos topamos frecuentemente con la necesidad de medir-- los, procesar 1a informacién medida e incluso controlar tal parémetro. La medicién, manipulacién y control de las variables ffsicas se hi bia efectuado tradicionalmente por medio de dispositivos que tienen un - comportamiento anflogo a 1a variable. Por este motivo a los pardmetros anti mentos de medicién y control se les da el nombre de ANALOGICOS. De he- mencionados y a sus instru cho nuestro medio es un mundo cuyas variables ffsicas son en su mayorfa anal6gicas. Asf por ejemplo, en un termémetro, la columa de mercurio que se en cuentra dentro de el, aumenta o disminuye dependiendo del aumento o dis- minucién de la temperatura del medio que lo rodea. Pig. 1.1.Fig. 1.1 TERMOMETRO DE MERCURIO Algo semejante sucede con un dinamémetro, con wn manémetro o con un galvanémetro, Fig. 1.2. En cada uno de los casos, 1a fuerza, presién o- corriente eléctrica puede medirse mediante 1a deflexién de una aguja in- dicadora sobre 1a superficie graduada en las unidades correspondientes a cada pardmetro. i t tr a) by ° Fig. 1,2 DISPOSITIVOS DE MEDICION. a) Dinamémetro, b) Mandmetro, c) Galvanénetro.1.1 CONCEPTOS DE RESOLUCION Y EXACTITUD Establezcamos 1a definicién de dos conceptos importantes, el primero de ellos es 1a RESOLUCION de un sistema de medicién, este término se~ refiere a la minima separacién de dos valores numéricos sucesivos que —~ pueden resultar del proceso de medicién. A esta minima separacién se le lama UNIDAD DE RESOLUGION y limita la exactitud del sistema. Cuando un valor cae entre dos valores numéricos sucesivos de resolucién minima, se le tendra que dar un valor numérico mayor o menor a su valor real, Por- ejemplo si dos personas encuentran una moneda de 5 centavos y se la quie ren repartir, a uno de ellos le tocardn 3 centavos y al otro 2 centavos~ puesto que la UNIDAD MINIMA DE RESOLUCION en nuestro sistema monetario ~ es el centavo. En este caso no es posible una divisién EXACIA y el error en ambas cantidades es un medio de 1a unidad de resolucién. E1 término— EXACTITUD est relacionado con la calidad del proceso de medicién. El - incremento de la exactitud usualmente requiere el perfeccionamiento de - la técnica 0 dispositivo de medici6n. Por ejemplo, de una regla no ob—— tendremos el mismo grado de exactitud que al usar un micrometro. En el- ejemplo del ternémetro que mencionabamos en el punto anterior pueden a-- preciarse claramente los conceptos de exactitud y resolucién. Fig. 1.3. Tt a a) Fig. 1.3 AL DISMINUIR EL INTERVALO ENTRE DOS VALORES NUMERICOS SU- CESIVOS EN UNA MEDICION SE AUMENTA LA EXACTITUD.‘Aun obseryador que se le pregunte la temperatura en el dibujo de la fig. 1.3a, seguranente responderf 20°C. Al amplificar la seccién del ter nGmetro entre 20° y 21° e imaginarianente aumentar 1a escala (fig. 1.3b)- podemos apreciar que un valor més aproximado a la temperatura real sera - 20.1°C, La exactitud de una medicién puede incrementarse reduciendo el inter valo entre dos valores nunéricos sucesivos. Este incremento de resolu: cién légicamente aunenta el valor numérico de la medicién, para el ejem—- plo de 20 a 20.10 sea de 2 a3 digitos. 1,2 QUE ES UN SISTEMA DIGITAL? En 1a manipulacién de uma pardmetro medido, en su proceso e incluso- en la conversacién cotidiana es dificil emplear el valor numérico exacto- de una variable, y en lugar de el se usa un valor numérico aproximado que es representative de su valor real. La temperatura en el ejemplo del ter ménetro lefda por un observador, era de 20°C mientras que en realidad es~ un valor entre 20° y 21°C. En la adquisicién de un dato y en el proceso de medicién, intervi nen los conceptos de exactitud, resolucién y el tiempo en el cual se de-~ termina el valor numérico de 1a variable medida. Comtnmente a este proce, 80 de adquisicién se le conoce como “digitalizacién'de una variable. Es~ te término indica el hecho de que una variable original se reemplaza por- un valor nunérico cuyos digitos representan 1a magnitud de 1a variable en un tiempo dado. Por ejemplo una vez convertida 1a altura de la columna ~ de nercurio de un termémetro a un valor digital, la cantidad puede proce~ sarse, almacenarse, controlarse, etc. Fntonces un sistema digital se puede definir como un sistema que pro cesa informacién en forma digital (numérica) en vez de procesar a la misma variable en forma analégica.1,3 SISTEMAS CONTINUOS Y_NO CONTINUOS Para definir estos sistemas comparenos el funcionamiento de un ter- nénetro de mercurio y uno digital. fn el primero, cualquier cambio en ~ la temperatura correspondera a un cambio en la altura de la columa de - mercurio. El termémetro digital convertira periédicamente la temperatura aun valor numérico y 1o mostrar’ en una pantalla. Un cambio en 1a -~ temperatura no se indicardé hasta que sea lo suficientemente grande para- cambiar al digito préximo mayor o menor. Si no sucede esto el valor in- dicado permaneceré igual. Por este motivo a un sistema analégico se le asocia con el término- “continuo” y a un sistema digital con el término "no contfnuo". 1.4 REPRESENTACION DE INFORMACION ¥ CANTIDAD En la fig. 1.4 se muestran dos formas para detectar e indicar la ve locidad de un motor. El primero es un sistema analégico y el segundo es un sistena digital. En el sistema analégico aparece conectado a la flecha del motor un- tacémetro generador, que produce un voltaje proporcional a la velocidad- del motor. Este voltaje pasa a un voltmetro, en cuya cardtula la gradua cién esta marcada en R.P.M. (Revoluciones por Minuto). En este caso el- dato VELOCIDAD, esté representado por un voltaje continuo que puede te-- ner un rango de 0 a 10 voltios, manifestado en forma tanbién continua por la aguja del voltmetro Fig. 1.4a. in el sistema digital 1a flecha del motor tiene una marca reflejan- te que es detectada por medio de una fotcelda, Cada pulso generado por- Ja fotocelda al pasar la marca equivale a una revolucién. Un contador ~ digital cuenta 1a cantidad de pulsos que por unidad de tiempo en este ca so minutos, serd igual a las R.P.M. Fig. 1.4b. En este sistema el dato VELOCTDAD no esta representado por un volta Je continuo, sino por pulsos, es decir un voltaje discreto, un nivel al- to y un nivel bajo que corresponden a los voltajes tipicos de 0 volts y- 5 volts de corriente directa. rnfn ambos casos 1a INFORMACION se representa por medio de un yoltaje. La cantidad de yoltaje en el sistema analdgico es proporcional a 1a velo cidad. fn el sistema digital la yelocidad es proporcional a 1a cantidad de pulsos. La representacién de CANTIDAD puede efectuarse por medio de volta-~ jes, ya sea en forma analégica 0 en forma digital. a 3 ana raconer TasanerRG VOUTMETRO moter a) Forace1a uses rnecveNcineTa0 = coracors ae r woToR i; Pig. 1.4 DETECCION ¥ LECTURA DE VELOCIDAD EN LA FLECHA DE UN MOTOR. a) Sistema Analdgico, Tacdmetro-Voltmetro, b) Sistema Digi- tal, Fotocelda-Contador de Pulsos por Unidad de Tiempo. 2fn la fig. 1.5 se muestra un circuito formado por una fuente, un po tenciémetro lineal con una escala de 0 a 9 y un foco. Fig. 1.5 CIRCUITO PARA TLUSTRAR LA REPRESENTACION DE CANTIDAD EN FORMA ANALOGICA. De acuerdo a 1a posicién en que so encuentre el potenciémetro, exis tird una intensidad luminosa proporcional al valor de 1a resistencia, ~ desde "0" (circuito abierto) hasta 1a maxima posible (circuito cerrado). Tmaginenos que un observador trate de distinguir entre los 10 niveles, con toda seguridad le sera diffeil apreciar el nivel 4 del 5 0 el 5 del 6, sin embargo es simple detectar e1 foco completamente apagado (po~ sicién "0") 0 completamente encendido (posicién "9"). Para un observador humano es dificil detectar niveles analégicos. — Lo es también para un circuito electrénico, en el cual se elevarfa consi, derablenente el costo y bajarfa su confiabilidad. Por este motivo los circuitos digitales electrénicos trabajan sole- mente con dos niveles de voltaje. Un nivel bajo llamado "0" cero légico y un nivel alto llamado uno 1égico. Como se muestra en la fig. 1.6 13.1106 wD © Losico ys 9 vor Ls 2 Los a Lowico sy a) b) Fig. 1.6 LOS SISTEMAS DIGITALES EMPLEAN SOLAMENTE DOS NIVELES DE VOL— TAJE PARA REPRESENTAR CANTIDAD. 1.6a CIRCUITO SIMPLIFICADO, EL POTENCIOMETRO SE CAMBIO POR ~ UN INTERRUPTOR, Fig. 1.6b NIVELES DE VOLTAJE PARA UNO ¥ UN- 1 LOGICOs. PROBLEMAS PROPUESTOS L.-ique diferencia existe entre el funcionamiento de un sistema digital y un sistema analégico? 2.-En que consiste 1a convereién enalégica digital? Y por que es nece~ saria? 3.- En la fig. 1.3 b) aparecen un termémetro y una seccién amplificas del mismo terndmetro. a);Cual es 1a unidad de resolucién en ambos casos? b)iGual graduacién puede ofrecer una lectura mas precisa ? {0ual es el concepto de continuidad (0 de variable continua)? 5.-{Como se representa 1a informacién en un sistema digital y en un s. tema analégico? 6.-{Como se representa la cantidad en un sistema digital? rr2 Sistemas Numericos 2.0 INTRODUCCION idad de con-- Desde 1a mis remota antiguedad el hombre tuvo 1a ne tar, fué entonces cuando los nGmeros tomaron una gran importancia, aque- ios simbolos que representaban cantidades evolucionaron de tal forma ~~ que estructuraron sistemas numéricos, como es el caso de los numeros ro- manos, los griegos y los egipcios. Como seguramente hemos tenido alguna experiencia con el sistema - numérico romano lo tomarenos para ilustrar el tipo de notaci6m numérica- que empleaba, en 1a fig. 2.1 aparecen algunos de sus sinbolos. 15,16 I—1l c¢— 100 D— 500 mM — 1000 L—50 Fig. 2.1 SIMBOLOS DEL SISTEMA NUMERICO ROMANO Y SU EQUIVALENTE EN DECIMAL. Exietfan ciertas reglas, por ejemplo, cuando un I (uno) aparecfa an tes de un V (cinco), "IV", el sfmbolo menor era restado al mayor, asf el némero IV = (5-1) = 4. Por el contrario cuando el signo menor aparece — "VI" = (541) = 6, Nétese que en ~ delante del mayor se suman, el nimero ambos ndmeros los sfmbolos I y V conservan su valor independientemente ~ de 1a posicién en el nGmero, un V (cinco) nunca podra ser un 50 0 un 500. 2.1 SISTEMAS NUMERICOS DE NOTACION POSICIONAL Con una antiguedad aproximada de 2000 afios y originario de la India nuestro actual sistema numérico, el "decimal" fué introducido a Europa ~ por los Arabes, de allf el nombre de ntmeros ardbigos. A cada uno de sus sfmbolos del 0 al 9 se les conoce como "dfgito” raiz latina que significa dedo. Supuestamente, se usan 10 dfgitos porque el hombre posee 10 de. dos, que empleaba como herramientas para contar. El sistema decimal tiene dos caracteristicas importantes. Una es ~ el concepto del "cero" que indica ausencia de cantidad o valor y la otra es la notacién posicional, para explicarla usaremos el siguiente ejemplo. Imaginemos un conteo en decimal que inicia por supuesto en cero, al Llegar a 9 alcanzaremos el dfgito de mayor valor, si incrementamos nuestro conteo generaremos un acarreo, como se indica en 1a fig. 2.2.eu aURENHo AGARREO 9 10 Fig. 2.2 GENERACION DEL ACARREO PARA UN CONTEO EN DECIMAL Este acarreo forma el nGmero 10 diez, se dice que el "0" cero ocupa la posicién de las unidades mientras que el “1" uno ocupa la posicién -- de las decenas. Este proceso continuara cada vez que se alcanza el 9 en la posicién de las midades. Cuando aparece un 9 en la posicién de las- decenas se genera un acarreo a la posicién de las centenas y asf sucesi-~ vamente. Nétese que un 1 en la posicién de las decenas tiene un valor o "peso" 10 veces mayor que un uno de la posicién de las unidades. Lo mismo- sucede con un 1 de 1a posicién de las centenas, es 10 veces mayor que un 1 de 1a posicién de las decenas. Definiremos entonces "peso" de un digito, como el valor que toma ~~ (ese dfgito) segin la posicién que tenga en el némero. De aqui que el nombre "Sistema numérico de notacién posicional" se- aplica a los sistemas numéricos donde los dfgitos que forman un nGmero - tienen diferentes pesos de acuerdo a su posicién (en el nGmero). La base del sistema numérico decimal es 10. La base es igual al nu mero de sfmbolos que posee un sistema numérico. El digito mayor siempre es una unidad menor que 1a base. Cada posicién miltiplica el valor del- digito por 1a base elevada a esa posicién. Ademfs un acarreo de una po- sicién a la préxima mayor, incrementa su peso por base veces. Esto es ~ vélido para un sistema de notacién posicional de cualquier base. En la fig. 2.3 se muestran los sistemas numéricos de notacién posi: cional mas comfnes. 7R-BASE | SIST. NUMERICO | R DIGITOS EMPLEADOS 2 | BINARIO oO, 8 | ocraL 0,1, 2,3, 4,5, 6,7. 10 | DECTHAL 0,1, 2, 3, 4, 5, 6, 7, 8, % 16 | mexapeommay | 0% 1s 25 35 4s 5s 6) 75 8) 94 Ay By Cy Dy ES F Fig, 2.3 SISTEMAS NUMERICOS MAS COMUNES Los sistemas de notacién posicional han sido tan ampliamente acepta dos que raranente los analizamos. Tomemos un nimero decimal, por ejen-- plo el 258, La posicién de los dfgitos en el ndmero se indica en la - ~ Tig. 2.4, nétese que 1a posicién inicia en 0. a9 4 ee n= # de digitos 58 ~—— 4, ie MSD isp Fig. 2.4 POSICION DE LOS DIGITOS DEL, NUMERO 258 EL ndmero est4 formado por tres digitos 2, 5 y 8. El digito de me- nor peso es el 8 y se le conoce como (LSD) siglas en inglés de Least Sig nificant Digit, el digito de mayor peso es el 2 y se le conoce como - = (MSD) Most Significant Digit. E1 8 ocupa la posicién de las unidades y pesa 8 X 1 = 8 unidades. ~ EL 5 ocupa la posicién de las decenas y pesa 5 X 10 = 50 unidades. El 2 ocupa la posicién de las centenas y pesa 2 X 100 = 200 unidades. (2x 100) + (5X10) 4+ (8X1) = 258 2 G0) +5 (oly +8 (10%) = 258Entonces un nfimero decimal de N dfgitos puede tomarse como una suma, toria de sus coeficientes multiplicados por 1a base elevada a 1a posi- cién en que se encuentran. +a, 10)" + ay (10)? Not ay GMO" + a, Go? +. caoy* coeficiente a nn = cantidad de coeficiente N= ndmero A esta ecuacién se le conoce como “expresién sumatoria". La nota-— ci6n posicional de un ndmero es wna expresién sumatoria abreviada donde- se omiten los signos de suma y los pesos de cada posicién. Ni 72, 107 8nd Saez ts ay ay Nyg 7 258 La expresién sumatoria puede generalizarse para cualquier sistema nunéri co. nel Nr OE F i0 Al considerar numeros fraccionarios tenemos. Keay (tt... ay tay nal ef nN ce ai (x) Donde: r= base del sistema m= nfimero de digitos fraceionarios 1920 Ejenplo 2.0 Exprese el numero 258.25 de acuerdo a la expresién sumatoria. Nig * 258.25 = 210)? +5 (10)! + 8 (10)° + 2 (oy! +5 (40)? = 200 +50 +8 + .2 + .05 Nyg = 258.25 Cuando se trabaje con sistemas numéricos de diferentes bases debe - indicarse por medio de un subindice 1a base en que se encuentra un nfimero. Bjemplo 2.1 25815 1010, 357g A3262.2 SISTEMA NUMERICO BINARIO La base del sistema numérico binario es 2, por 1o tanto se usan solamente dos digitos "0" y "1" para 1a representacién de cualquier niimero © cantidad. Un némero mayor que "1" puede representarse empleando el - mismo método que en decimal (un némero mayor que 9 genera un acarreo que indica una decena). Entonces 1a representacién binaria de 24) @s 10), - (uno cero en base 2). DECIMAL, BINARIO OcTAL HEXADECIMAL 0 0 0 ° 1 1 1 1 2 10 2 2 3 ul 3 3 4 100 4 4 5 101 5 5 6 110 6 6 7 un 7 7 8 1000 10 8 9 1001 ass 9 10 1010 12 A u 1011 13 B 12 1100 14 c 13 1101 15, D 14 1110 16 E 15 a 7 F 16 10000 20 10 7 10001 21 1 18 10010 22 12 19 10011 23 13 20 10100 28 14 Fig, 2.5 NUMEROS DEL 0 AL 20 EN BASE 10 CON SU EQUIVALENTE EN BINARIO, OCTAL Y HEKADECIMAL, A los digitos binarios se les da el nombre de BIT, que es una con- traccién de los términos en inglés BINARY-DIGIT. Al dfgito de mayor pe 80 en un nfimero se le llama MSB del inglés (MOST SIGNIFICANT BIT) y al- digito de menor peso se le llama LSB (LEAST SIGNIFICANT BIT). 2122 2.2.1 CONVERSION DE BINARTO A DECIMAL La conversién de binario a decimal se efectGa por medio de la expre sign sumatoria. Bjemplo 2.2 Convierta a base 10 el nfmero binario 111001). 111001, —> Myo Nig 1)? #1 4 #1 C7 #0 @)? 40 (ph +1 2)? = 2+ +BtO+ OH] Ny 7 57 10" 710 Ejemplo 2.3 Convierta a base 10 el nGmero binario 1101.11 1101.11, —* Nig By 22 2244 2) 40 @ 41 @P 41 QT @™ = 8 H4+OF1405 40.25 Nyo 7 13-75, 10 10 2.2.2 CONVERSION DE DECIMAL A BINARIO El uso de 1a expresién sumatoria para convertir un niimero en base 10 a base 2 no es muy Gtil puesto que es diffcil pensar en otro sistema nuné Tico que no sea decimal.Ejemplo 2.4 Convertir el nimero 23,9 a bindrio. 23,9 > Ny = 2.40)'+3 coy° = 2043 Ny #23 Aparentemente cometimos un error, sin embargo el problema fué, que- es necesario pensar en binario. N6tese que el 2, 3 y 10 estén escrito: en decimal y no en binario. Intentemos de nuevo, nl ai (1oi0)t i = 10 (oto)! + 21 (1020) . 10100 + 11 = 10111, Para comprobar usemos la expresién sumatoria: 10111, ——» Nig No = 140 @ 3 #1? 41 B41 = W +O +241 Mo 7 2319 Existen doe métodos més cSmodos para la conversién de decimal a binario. Se les conoce como METODO DE EXTRACCION DE POTENCTAS Y METODO DE ‘LOS RESIDUOS. EL METODO DE EXTRACCION DE POTENCIAS Y EL. METODO DE LOS - RESIDUOS. 1 método de extraccién de potencias consiste en restar la — mixima potencia de 2 que pueda contener el # decimal, repitiendo esta o- Peracién con e1 resultado hasta agotar el f 10, El método es Gtil solo - Para nfimeros pequeiios. 232m Ejemplo 2.5 22, —* N, 10 2 2 4% ds a dl ao 4 we ? N= t 0 2 1 Oo 6 = 2 4 2 i 1 ace ° Los coeficientes del nfmero binario son un "1" en 1a posicién de 1a potencia restada y "0" para 1a posicién no restada. EL METODO DE LOS RESIDUOS consiste en dividir repetidamente e1 néime ro decimal entre la base del sistema al que deseamos transformar, e ir - registrando sucesivamente los residuos. Estos residuos lefdos en orden inverso nos dan el equivalente del nGmero. Rjemplo 2.6 . 10 ina _ residue gee ed LSB 4 frre eaters 2 deoe 2 Hs 1 0 0 4 Ny = 1001,LSB 12 B- 6+ 6 feat Beas 2 eee ie 2 ° N, = 11000, 2.3 SISTEMA NUMERTCO OCTAL En este sistema la base es 8, por lo tanto existen solo 8 s{mbolos- que van del 0 al 7. Un nimero mayor que 7 no puede escribirse (8) pues to que este simbolo no existe en el sistema, la expresién correcta es -~ 10g que se lee uno cero base 8. Nétese que un acarreo de un "1" tiene - un peso de 8 unidades. 2.3.1 CONVERSION DE OCTAL A DECIMAL METODO - EXPRESION SUNATORTA Ejemplo 2.8 147g—* Nig Nig = 1 @? + 4 (6)! + 7 (@? = 64 + 32 +7 25 10349 No2.3.2 GONVERSION DE DECIMAL A OCTAL METODO DE LOS RESIDUOS Ejemplo 2.9 10349 ——* Ng 43 2 2 + 7——— 10 2.4 SISTEMA NUMERTCO HEXADECIMAL EL sistema nunérico hexadecimal es un sistema numérico importante - usado en computadoras. Su base es 16 y sus simbolos van del 0 al 9 y de~ Aa F. Como se muestra en la fig. 2.5. Un acarreo de un "1" tiene un ~ peso de 16 unidades. Por lo tanto un 10,¢ (uno cero base 16) no equiva— le a diez (en decimal) . 2.4.1 CONVERSION DE HEXADECIMAL A DECIMAL METODO: EXPRESION SUMATORIA Ejemplo 2.10 14916 —* Mig Nig 7 1(16)? + 10(16)! + 946)? = 256 + 160 + 9 Pls cteeeri0) Nétese que la letra “A" se cambia por su equivalente numérico. 262.4.2 CONVERSION DE DECIMAL A HEXADECIMAL METODO DE LOS RESIDUOS Ejemplo 2.11 132449 ———> yg 1326 | 1h + 2 LsB 82 5 2 eo + 5 ¥sB 16 Beata Nyg * 52046 Ejemplo 2.12 43249 ——> Mg = 27 + 9 ————1SB 1t+u mn AS Ss alg ' al- 16 a2.5 CONVERSION BINARTO¢—» OCTAL Bl sistema octal puede ser un nétodoconveniente para reducir 1a — longitud de un nimero binario, esto es muy Gtil cuando se tienen lista doe en binario por ejemplo, el contenido de 1a nemoria de una comutado, ra digital. fn la fig. 2.6 aparecen los Befsbolos en octal con su co-~ rrespondiente en binario, Nétese que para expresar un dfgito octal, so Jo son necesarios 3 bite, esta relacién surge de que le base octal'8 es igual a 23. Maurenrne Fig. 2.6 PARA CADA DIGITO OCTAL CORRESPONDEN 3 BIT’S. La conversién de binario a octal se obtiene dividiendo el nimero binario en grupos de 3 bits a partir del punto decimal, tanto para la Parte entera como la parte fraccionaria. Ejemplo 2.13 Convierta 1M0L10..1041, ~ 011 001 110. 101 100 {een ir Vie ie SHE LHL ies et Ng = 316.54, 28Usarido e1 mismo método podemos convertix un niimero en base 8 a base 2. Ejemplo 2.14 Convierta 11 100101 i, * luoo101, 2.6 CONVERSION BINARIO@~> HEXADECIMAL La representacién de un némero binario en hexadecimal es una ‘mejor~ alternativa a la representacién en octal. La relacién parte de que la ~ base hexadecimal 16 es igual a 2, gn la figura 2.7 se muestran los dfgitos hexadecimales y su correspondiente en binario. ° 1 2 3 4 5 6 7 8 9 A B c D z F Fig. 2.7 PARA CADA DIGITO HEXADECIMAL CORRESPONDEN 4 BIT*S. 29La conversién de binario a hexadecimal se obtiene empleando el mis~ mo método que en octal, solo que aqui se toman 4 bit's por cada digito - base 16. Ejemplo 2.15 Convierta 4011110111, ———+ Ny. 1000 111. , {4 2 F 7 Nig = 257 16 16 Bjemplo 2.16 Conviert —> 1010 = 0101.0 N, = 101001010001, 2.7 CONVERSION OCTAL 4 HEXADECIMAL Un nGmero en base 8 puede convertirse a un niimero base 16 y vicever- 8a pasando por binario. Ejemplo 2.17 Convierta: 472g —+ Mg 301 0011 1010 ‘ t | 1 3 A 4g = 13ke Ejemplo 2.18 Convierta: A2E yg ——+ Ny Lolo : S A2E,, = 5056, 2,8 ARITMETICA BINARIA, OCTAL Y HEXADECIMAL ARETMETICA BINARTA, OCTAL Y HEXADECIMAL BINARIO EL mftodo para efectuar operaciones aritméticas es b&sicamente el - mismo para todos los sistemas numéricos de notacién posicional. Revise- mos entonces el procedimiento de 1a suma "base 10" te lo efectuamos en forma mecnica, Ejemplo: 20 46. 66 + 'cuyo método seguramen 31La suma de 2 nfimeros se efectéa columa por columa, Podemos obser var en el ejemplo anterior que 1a suma en anbas column: que 9. no fué mayor — Veamos el siguiente ejemplo: En este caso, 5 + 8 de la primer columma suman 13, este nGmero es - mayor que 9, lo cual nos indica que debe generarse un acarreo de 10 unidades a la siguiente columa. El digito restante es una diferencia en—- tre 10 y 13 = 3. Lo mismo sucede en la posicién de las decenas con el - 14, que genera un acarreo hacia 1a posicién de las centenas. 2.8.1 SUMA BINARIA B1 wétodo es el miemo que en decimal Ejemplo 2.19 a) b) 32Nétese que en el ejemplo 2.19) se genera un acarreo igual a 2, de~ bido a que 1a suma de la columa excedié 2 veces 1a base. Existen otros dos métodos para sumar en base 2, en ambos casos es - necesario pensar en binario. MBTODO 1.- Se basa en el hecho de que 1, + 1) es igual a cero y se~ acarrea 1), si existen varios 1's en 1a columa, cada par de unos suma— dos genera un acarreo. Bjemplo 2.20 ACARREO 1 ven seed eo 1 ace 1 2 a + nite 10 10 0 1 METODO 2.- En el siguiente m&todo existe menos probabilidad de error, consiste en sumar todos los unos de la columa, dar el resultado en binario, es-- cribir el digito de menor peso en su columa correspondiente y acarrear- a las siguientes co}umnas los dfgitos restantes. Bjemplo 2.21 loll, 1001, quad. + 2 uty 1011, 1101, 1001010, 33La uma de la primera columa es igual a seis 110, se deja.él "0" de menor peso y se acarrea el 11, y asf sucesivanente. 2.8.2 SUMA OCTAL Ejemplo 2.22 Sume los niimeros 547g y 323g 1 L ——_——— ACARREO \s Aa 3 2 3 \° 7 \10 <—— sum vecmaL -8 - 8 ———— RESTA DEL VALOR DEL = 1 0 7 ba 8 ACARREO En 1a posicién de las unidades'o LSD se encuentran un 7 + 3 = 10 te ndimero es mayor que 7, al restarle la base, se genera un acarreo a~ 1a siguiente columna con un peso de 8 unidades. En la posicién de 1 unidades queda 1a diferencia entre 10 y 8 = 2. 2.8.3 SUMA HEXADECIMAL Ejemplo 2.23 Sune los nimeros 34Byg y F2Ay¢ 1 1 a Bw ate rF_2\a 7 1 7 54g En 1a columa de menor peso, 1a literal se cambia por su valor nuné rico, B= 11, A= 10. La suma es mayor que 16 es necesario entonces tarle 1a base. £1 acarreo generado tendrd un peso de 16 unidades. 34Bjemplo 2.24 SCH aa + 5 17 a2) 43) G1) En este ejemplo 1a suma de cada columma es menor que 16 y mayor que 5, por lo tanto es necesario cambiar los nGmeros resultantes por su le-- tra equivalente. 2.8.4, RESTA El procedimiento de la resta en base 10 es el mismo para los sistemas de notacién posicional de diferentes bases. Ejemplo 2.25 Ffectiie 1a siguiente resta decimal 454, - 2649- 3 —erestano # (10) +5 2 6 1 9 La resta al igual que la suma, se inicia con el dfgito de menor pe~ #0, 5 menos 6 no se puede restar entonces pedimos un préstano al digito~ de 1a siguiente columa (decenas) el 4. La mfnima cantidad que nos puede prestar es 1 (una decena), y se le 1lama"préstano’ Al sumar e1 pr&stamo al 5 tenemos 15 menos 6 es igual a9. En la - siguiente posicién 3-2 = 1. 2.8.5. RESTA BINARTA El proceso de la resta en base 2 es similar a la resta decimal. En- 3536 este sistema un préstano de una columa anterior tiene un peso de 2, co mo se puede observar en el ejemplo: Bjemplo 2.26 2 1 or 0 10 2 0 2 1 2 Frecuentemente no es posible obtener un préstamo de una columa anterior, es necesario en este caso acudir a la préxima columa, Ejemplo 2.27 o 2 2 _F # 2% 42 o 1 2.8.6 DOS COMPLEMENTO En una computadora digital, 1a rests usualmente se desarrolla por ~ medio de sumas. Por consiguiente, no es necesario que 1a unidad aritmé- tica de le computadora cuente con un circuit que reste, 1a ventaja de - esto es le que 1a unidad aritmética se reduce. Reducci6n de los circuitos de 1a unidad aritmética. 21 método mas usado para efectuar la reste por medio de sumas es el método del 2 complemento y consiste en sumar el winuendo més el dos complemento del sustraendo. £1 dos complenento de - un némero ee igual al uno complemento mfs 1, #1 uno complenento se en-- cuentra cambiando todos los "unos" por " ros" y viceversa. Ejemplo 2.28 .~ Reste usando el método del 2 complemento 1101, menos 0110 >USANDO EL METODO DEL 2 COMPLEMENTO 4) Obtener el uno complenento de 0110, 0110—*1001 (uno complemento) b) El dos complemento se obtiene sumando 1 1001 1 10 10 +—— (dos complemento) + c) Sumar el minuendo al dos complemento 1101 t+ioio 10111~ resultado se desprecia El acarreo que resulta de los bit de mayor peso ee desprecia. 2.8.7 RESTA OCTAL En la resta octal un préstamo de una columa anterior tiene un peso de 8. Ejemplo 2.29 37ble la rests te 2 menos 7, entonces Ea la primer columna no es po: pedimos un "préstamo" a la colimna anterior y shore tenenos (8 + 2) - 7 ~3 Bjemplo 2.30 7 308 4 0(8) + 3, 1 2 0 1s en el ejemplo anterior el préstamo se origina en 2 pesicién "2". 2.8.8 RESTA HEXADECIMAL Para la resta hexadecimal un préstamo tiene un peso de 16. Ejemplo 2.31 a #6) +2 aaa 4 9 aay 9 Eig Cuando un resultado no excede 1a base y es mayor que 9 tiene que —~ substitufree por su letra equivalente. Ejemplo 2.32 is 15 0 aT 6 16 ra a a Me as) as) a F F F 16 382.6.9 MULTIPLICACION Y DIVISION J los puntos anteriores a este, se puede observer que el mecenisno - de 1a suma y de 1a reste entre los sistemas numfricos de notacién posicio— ‘nal eo el mismo, De igual forma el procediniento para las operaciones de- WULTIPLICACION Y DIVISION que se usa en el sistema numérico decimal, fun—- cfona en binario, octal y hexadecinal. Bjemplo 2.33 RtectGe 1a siguiente multiplicacién binarie 1000, ——e 8 X 1000, ——» X 819 0000 6449 ‘0000 ‘0000 1000 1000000, Nétene, on el ejemplo 2.33 que el meconiemo de la multiplicacién binaria~ es emejante a le multiplicacién decimal, con la variante de que: cual-—- quier dfgito del multiplicador que se multiplica con un d{gito del mult: Plicando daré como resultado solamente wn CERO o un UNO. Por otro lado 1e divisién binaria consiste en restar al dividendo, - el divisor tantas veces como sea posible, como se muestra en el ejemplo - 2.34. Rjemplo 2.34 RfectGe 1e siguiente divisién binaria 39La multiplicacién o divisién X* o 2 de un némero Linario puede rea livarse ein desarroller operaciones aritméticas, solamente es necesario fectuar un corrimiento a la derecha para multiplicar por 2 y a le izquier da para dividir entre 2. Bjemplo 2.35 Multiplicacién Binaria X 2 1x2= a2 . acy = 219 faa fae ‘ mm ho 4xX2« 100, = Wey =. Big BxX2= 1000, = 10000) . 1g Ejemplo 2.36 Divisién Binsria > 2 e622 =. 1000, . 100, . 419 aegis 1005 . MOstee ean 2 = 2 - 102 . 4 - lig ‘La MULTIPLICACION EN OCTAL Y HEXADECIMAL debe tomar especial cuida—~ do, puesto que al multiplicar un dfgito con otro el resultado puede ser-- mayor que la base, obviemente este resultado esté exxpresado en decimal. - Por consiguiente es necesario efectuar los ajustes pertinentes con el - - fin de corregir el producto. Rjemplo 2.37 Efecte 1a siguiente multiplicacién octal. 35, $e 20)! + 506)? = 24 8 \ 10 x 22g e208) +248) =F 18,6 37819 f ————» 506)? + 7¢@)! + 200)» 38 10Wemplo 2.38 RfectGe 1a siguiente mltiplicacién hexadecinal zeny ‘ i oO 4 aye >, —= 4c +11060%= 75,5 x 1 1 oO x 3 —— 3(16)° + 3(16)" = 51 As; C C 10 . 33 o 382549 1 ae zg 1 as BF ly ———e14(16)? + 15 (16)! +1 (16)? = 382544 La DIVIBION en cualquier sistema numfrico de notacién posicional, puede llevarse 2 cabo por medio de las operaciones bisicas de suma, reeta y multiplicacién, usando el mismo método que en decimal. Cabe mencionar- que en la divisign octal y hexadecimal es necesario tener precaucién con- el manejo de resultado mayores que la base, los cuales deberdn ajustarse- ‘@ cantidades vilidas dentro del sistema en que ae eaté trabajando. Rjemplo 2.39 Desarrolle 1a siguiente divisiéa octal 572, 8 572, 25, Paso 1: se separan les primeras dos cifr 2 | Be quedando 574 25, y contiene a 2. a 7 AARREO 41Pa. 2: Se baja el 2 quedando 52 = 25 y \ eontiene de nuevo a 2. d ss SI2g = 25g = 225 Bjemplo 2.40 Desarrolle 1a siguiente divisién hexadecimal WFlig - 4 Big 2—-- Wy, | 4316 Paso 1: Se separan las prineras 2 cifras 4B y contione a S-3xK QD = 339 | 32_— / + AEPREO 2 EP lig 4B Eel 3 ——e 3X4e 1242 = HE, 16 OF J NN 42\ Aaa --=3 x (1) = 331 732-’*~ acannzo ares Khe 2 HE / Se EPL 54 Bg = 3336 43PROBLEMAS PROPUESTOS 1.-ZQue es Dfgito? 2.- Explique que 3.-4A que oe Llama"PESO" de un Digito? 4,=2Que se entiende por la base de un Sistema Numérico? 5.-1Como es el Digito Mayor de un Sistema de Notacién Pesicional con respecto a la base? ¥ eacriba el d{gito mayor de los siguientes sistemas: Acarreo SISTEMA DIGITO MAYOR Binario Octal Decimal Hexadecimal | 6.~ En low siguientes ejemplos escriba cual es el dfgito de mayor peso y- cusl es el dfgito de menor peso. BJEMPLO sD Usp aa2, 523 176 7.=1Que es un Bit? 8.- Bfectie las siguientes conversiones: 496 )g—> Ny 2789 Ny 5819-> Ny 5251) > Ng 132419 —> Nyg 452519 —> Mig 10101145 © Nyg 316g Nig 52h, > Nig 12by > Nig 34DCyg—P Nyy «1001110, —» Ng 110101011110, —» Nig uor01101, Ns 532, > Mig 325, > Nig 16 —= 8g ABS ge, 1547, x, a 432, eyRfectGe 1as siguientes operaciones: (a la reste binaria adenis del mftodo tradicional efectuarlas por el- wétodo de dos couplenento). ul, + O11, 6765 + 4205 96g + 6976 10110, + 01110, + 10101, 01076, + 003505 + 077645 0849846 + 012654, + 000364. 65234 + 1770, + 0546, + 1010, T56F ig + 975316 + 1100) 6 + 0777\6 15236, + 07045, + 00456, + 00017, THFTO 4 + BODES ¢ + OACE9;6 + OAAAB, 0111, + 111110, a 110001, + 101110, lla, cd O11 * 000100, Hie 010010, + 002001, 100, - oul, 2005 - 0674 May 6 42016 4006,- 16575 01,6 - 1FFF,, lol, = 10011, 631245 ~ 054625 GFSTE;, ~ 220CE,g 702010, ~ 0305675 701201, - ABCDEF,, 1100001, - 0111100, 11110000000, - 01020101011, 427q X Gig CBA 6 x 9216 1011, x 10, 1W3hyg X 3g 253g X 7564 10111, x 101, 37626q X 405, 46247, X 670 to1011, x 110, 45SADBBC, 6 x BAD BPAGED, ¢ x BOF ig 1101010, x 101, 7007, + 255 46707, + 3g 1FES8 16 7 1Cy, FEFOAs = Aig SBAPET 6 + 2 yg 19037616 # Aye 20211575 + 635 ro10iii, #11, 111111, + 100, 260512075 ¢ 275 11100111, ¢ 110, 10101011, + 1011, 463 Algebra Booleana 3.0 INTRODUGCION Una vez que los circuitos implementados por medio de relevadores elec tromagnéticos adquirieron popularidad, fué necesario su estudio y s tematizaci6n. Eran redes formadas por interruptores y contactos de relevadores que por medio de combinaciones de circuitos abiertos y cerrados ~ desarrollaban funciones especificas. Fu8 entonces cuando se encontré que una de las ramas de la teorfa ma~ tenftica llamada Algebra Booleana desarrollada por el matemftico inglés - George Boole podfa adaptarse a los circuitos de interrupcién. A diferencia del Algebra normal, las variables booleanas toman Gnica- mente dos valores comfnmente denominados “falso" y "verdadero", que pue-- den relacionarse a los dos Gnicos estados de los circuitos de interrup--- cién, circuit "abierto” y “cerrado”. Los sfmbolos 0 y 1 se usan para expresar los dos posibles valores de- las variables booleanas. Si A= 1 usualmente significa que A es verdade— ray si A= 0 significa que es falsa, Regresando a los interruptores, si A= 1 aignifica que el interrupter asociado con A est cerrado y si A= 0 significa que el interruptor esta abierto. 4748 a) >) Fig. 3.1 INTERRUPTOR ASOCIADO CON LA VARIABLE "A", a) Interruptor- bierto, A= FALSA, A= 0. b) Interruptor Cerrado, A = VER~ DADERA, A= 1, 3.1 OPERADORES LOGICOS Las variables booleanas pueden manipularse por medio de operador similares a los del algebra normal cominmente llamados "operadores 1égi- 3.1.1 OPERADOR LOGICO AND’ Rsté definido para dos 0 mis argumentos booleanos, y puede ser rela~ cionado con el término "CONDICION", 1a representacién més comin para el- operador AND es. F(AB) = A.B= AB= ANB = ANB. ‘p" es una funcién de las variables booleanas A y B. Los primeros dos ~ sinbolos son los més empleados y no indican A por B sino "A AND 3". EL operador AND es verdadero si y solo si todas sus variables son —- verdaderas. in otras palabras, es "CONDICION” de que A y B sean anbas ~ verdaderas para que F (AB) sea verdadera. Una variable booleana puede toner Gnicamente los valores de "0" 0 -- "1" LOGTCOS. Entonces para una funcién de m variables booleanas existen 2 posibles éonbinaciones de estos valores. De aqui que una forma senci Le de expresar el comportaniento de un operador légico sea por medio - de una TABLA DE VERDAD, que consiste de un listado de todas las posibles conbinaciones de las variables de entrada ¢ un operador y el valor de laoperacién 0 salida para cada combinacién. P(AB) = AB F(ABC) = A,B,C. o | 0 000 or} 0 001 io | 0 010 att oun 100 101 110 ull Heooeee Fig. 3.2 TABLAS DE VERDAD PARA UN OPERADOR AND de 2 y 3 VARIABLES BOOLEANAS, F(AB) ES VERDADERA UNICAMENTE CUANDO AY B ~ SON VERDADERAS. EL operador AND puede relacionarse con 2 0 nfs interruptores conecta dos en serie con una lémpara. Esta encendera solamente cuando ambos in~ terruptores estén cerrados. wy Oe Fig. 3.3 EQUIVALENTE ELECTRICO PARA UN AND DE 2 Y 3 ENTRADAS, 0 VARIABLES BOOLEANAS. 49AJ wimbolo de un operador 16gico usualmente se le Llama "COMPUERTA", este t6rmino proviene de los antiguos sistemas de interrupci6n, se decta que el contacto de un relevador, era similar a una compuerta que al = ~ abrirse o cerrarse permite el paso de sefiales eléctricas. A—t Pan hae ale F(ABC)=A.B.C. aH a— an a) ») Fig. 3.4 SIMBOLOS PARA UNA COMPUERTA AND. a) Compuerta AND de 2 entradas. b) Compuerta AND de 3 entradas. 3.2, 20PERADOR LOGICO "OR" Esta definido para dos o més argunentos booleanos y puede ser reli cionado con el término "ALTERNATIVA". La representacién més comin pai el operador OR es: F(AB) = A+ B= AUB= AVE £1 primer simbolo es el més empleado, el signo (+) no significa més- sino OR. El operador "OR" sea verdadera. fn otras palabras existe 1a ALTERNATIVA de que alguna de verdadero con solo y que una de sus variables -- las variables sea verdadera para que el operador sea verdadero. AB F(AB) = A+B ABC | F(ABC) = A+ B+C 000 [0 oor} 2 oo} 1 oj 2 too} 1 yor] 1 110 ai! 1 Fig. 3.5 TABLAS DE VERDAD PARA UN OPERADOR OR, DE 2 Y 3 VARIABLES. F(AB) ES VERDADERO SI A 0 B SON VERDADERAS. 50£1 operador OK puede relacionarse con 2 0 mis interruptores conecta~ dos en paralelo con una lampara. Esta encenderf con solo que uno de los interruptores esté cerrado. po ES a) A+B AtB+HC ae Fig. 3.6 a) EQUIVALENTE ELECTRICO PARA UN OR DE 2 Y 3 ENTRADAS 0 VA- RIABLES BOOLEANAS. b) SIMBOLO PARA UN: OR DE 2 Y 3 ENTRADAS a> > »b) 3.1.3 QPERADOR LOGICO "Nor" Est& definido para un solo argunento booleano y eu funcién consiste- en cambiar el valor de una variable booleana por su complemento. También se le conoce cone inversor o complenentador. La representacién mis co-- mGn para el operador NOT es: FP) = Kom at sae La tabla de verdad para un operador NOT es la siguiente: A Fa) =i of aloo 51#1 querudor NOT puede yelaciunarse con un interruptor egnectado en - paralelo a una lémpara como se muestra en 1a fig, 3.7a) 1a lémpara encen derf cuando el interruptor esté abierto. Lv? oo a) b) Fig. 3.7a) EQUIVALENTE ELECTRICO PARA UNA COMPUERTA NOT. b) SIMBOLO 3.1.4, OPERADOR LOGICO EX-OR_(EXCLUSIVE-OR) Est definido para 2 0 mis argunentos booleanos. La representacién - del operador EX-OR es: F(AB) = A@B EL operador EX-OR es verdadero para un nfimero impar de variables verdaderas. AB F(AB) = A@B ABC | F(ABC) = A@ BOC o1 10 uw 001 o10 ou 100 101 110 ql 0 1 1 0 Fig, 3.8 TABLAS DE VERDAD PARA UN OPERADOR EX-OR DE 2 Y 3 VARIABLES RESPECTIVAMENTE. 52KE} operador PX-OP puede relacionarse con dos interruptores de un po- lo, dos tiros cenectados como se muestra en la figura 3.9a) A B oF a) + F(AB) = A@B F(ABC) = A@B@c » tape ssp b) SIMBOLOS PARA UNA COMPUERTA EX-OR DE 2 Y 3 EN- ‘TRADAS: RESPECTIVAMENTE.. Fig. 3.9 @) EQUIVALENTE ELECTRICO PARA UNA COMPUERTA EX-OR, 3.1.5 OPERADOR LOGICO "WAND" Esté definido para 1 o mis argumentos booleanos. El operador NAND - es 1a funcién complemento del AND, su representacién es la siguiente: F(AB) = AB = ATB. El operador NAND es falso si y solo si sus argumentos son verdaderos. ge 3.10 TABLA DE VERDAD PARA UN NAND 53El operador NAND puede relacionarse con um par de intexxuptores --~ conectados en paralelo a una ldmpara, como ae muestra en la fig. 3.11. Fig. 3.11 EQUIVALENTE ELECTRICO PARA UN NAND oe ie TRE. « atste ea : if c. KB » ID Ss pr Fig. 3.12 @) SIMBOLOS PARA UNA COMPUERTA NAND DE 2 Y 3 ENTRADAS ) UN RAND ES IGUAL A UN AND WECADO. 3.1.6 OPERADOR LOGIGO Est definido para 1 o mis argumentos booleanos. £1 operador NOR es ~ 1a funeién complemento del OR, su representacién es 1a siguiente: PCB) = KF B= AlB El operador NOR es verdadero si y solo si todo sus argumentos son fal 08. A+B ® Fig, 3.13 TABLA DE VERDAR PARA UN NOR 54EI operador NOR puede relacionarse a. un par de interruptores conecta dos en paralelo a una lémpara, fig. 3.14. ot Loa ‘ig. 3.14 EQUIVALENTE ELECTRICO PARA UN NOR, : > , a) n a+ sf roy »b) Fig. 3.15 2) SIMBOLO PARA UN NOR DE 2 Y 3 ENTRADAS >) EL NOR ES IGUAL A UN OF 3.1.7 QPERADOR LOGICO COINCIDENCE . El operador 16gico concidence es 1a funcién complemento del EX-OR, - también de le conoce como EX-NOR. Su representaciGn es 1a siguiente: F(@B) =A 0 B Ei coincidence es falso para un nfimero impar de variables verdaderas. Fig. 3.16 TABLA DE VERDAD PARA UN COINCIDENCE 3556 a) Apa @ B A KOs ») Fig. 3.17 @) EQUIVALENTE ELECTRICO PARA UNA COMPUERTA CONCIDEN- cE. >) SIMBOLO PARA UNA COMPUERTA COINCIDENCE,3,2 EXPRESIONES BOOLEANAS La aplicacin de los operadores basicos a una o:aifa-yariablea o cons- tantes forman lo que se conoce como EXPRESIONES BOOLEANAS, Las expresiones booleanas és simples consisten en una sola variable 0 constante, por ejemplo, A, B, 1, etc. La formacién de expresiones mis complicadas se — Leva a cabo conbinando expresiones simples por medio de AND'S. OR'S y - NOT'S, por ejemplo: a) At BC >)“ AGieey Los parfntesis se usen para indicar el orden en que se deben ejecutar Jas operaciones boolesnas. Cuando no existen paréntesis. en el inciso b)- debe ejecutarse primero la complementacién, despufe el AND y por Gitimo -- 1 oR. Cada expresién corresponde a un circuito de compuertas ISgicas, com~ Se muestra en el ejeaplo 3.1. Ejemplo 3.1 A+B A+ BC A A A+ BC La evaluacién de wna expresién se hace sustituyendo los yalores de 0 y 1 para cada variable. Una tabla de verdad es un método Gtil para este PropSsito, puesto que muestra todas las posibles combinaciones de los va lores de las variables y su salida. Ejemplo 3.2 ee ©) AB : a) Funcién o expresi6n booleana, b) Circuito, c) Tabla de verdad, 37Fncuentre el circuito para Las siguientes funciones booleamas a) F= AB + ip b) F= A @ Ge) orek +B.¢ a) A 7 A or i B 3 F = A@ Gc) c c —= )> Be x X+B P-XF BG °) s 58Determine las ecuaciones de los siguientes circuitos: AB+ BOC a) Bac F(ABC) = AB+ BOC ; A@sB A@s@c F(ABC) = A@BOC ©) F(ABC) = AB + AB x POY) = (KY) 593.3 PROPTEDADES FUNDAMENTALES DEL ALGEBRA BOOLEANA Las siguientes propoaiciones son las elenentales en el Algebra bo-- oleana, algunas de ellas no son correctas para el algebra normal. a.ana atara a.a=0 atael _ a. 0-0 atOmae eae a.iea atiel La comprobacién de estas proposiciones se ve obyia por simple ins— peccién sin embargo pueden verificarse usando tablas de verdad o por me~ dio de sus equivalentes eléctrico: Ejemplo: Pruebe que at+asa apataca aferens A ofo+o-0 = abaitaied 3.3.1 LEYES FUNDAMENTALES ley asociativa: (atb)terat ote) (abe = a (be) Ley distributive: a (btc) = ab + ac atbe = (a+b) +(ate)Aparentenente 1a ditima ecuaciGn es incorrecta con respecte al dlge bra normal. Puede probarse mediante una tabla de verdad o empleando los- postulades anteriormente descritos. a+be = (etd) (atc) = aa + ac + ba + be sa tact ab tbe =a (Lte+b) tbe a (1) + be satbe 3.4 TEOREMA DE D'NORGAN Para obtener el complenento o inverso de una expresién booleana se- aplica el teorema de "D'MORGAN". En su forma mis general establece qu para complementar una funcién booleana expresada por medio de AND, OR y- NOT, es necesario: 1.- Reemplazar todos los operadores AND por OR. 2.~ Reemplazar todos los operadores OR por AND. 3.- Reemplazar todas las variables por su complemento. Aplicando el teorena de D'MORGAN para dos argumentos tenemos: @Fb >** 5x) Para comprobar 1a expresién anterior usaremos una tabla de verdad. As | AB + 23 CO an : v Conexiones para obtener un NOT a partir de un NOR 64OR A PARTIR DE UN NOR Para obtener un OR es necesario negar 1a salida del NOR A+B=AFB > + A ALB RE = ave 7) > > AND A PARTIR DE UN NOR Para obtener un AND a partir de un NOR es necesario cambiar el (.)- AND por un (+) OR negado. A.B-K, > . > “4 65Bjemplo 3.4 ‘Tranaformar el siguiente cixewito implementado con compuertas AND, - OR y NOT a uno que solo contenga compuertas NAND. > D- PROCEDINIENTO: 1.~ Substitufr cade elemento por su equivalente en Nand’s 2.- Dos negaciones seguidas deben eliminarse ‘Al substituir los elementos del circuito anterior por ou equivyalente en NAND'S, es necesario eliminar 2 pares de NAND'S consecutivos. Fig. 3.18 CIRCUITO RESULTANTE 66L TOS INTEGRADOS que generalmente tienen solo compuertas del mismo tipo, - por ejemplo un circuito con compuertas AND contiene solamente compuerta compuertas electrénicas se fabrican en paquetes 1lamados CIRCUL ‘AND. Para implenentar el circuito equivalente anterior es necesario un— solo CIRCUITO INTEGRADO, mientras que el circuito original necesita 3. Bjemplo 3.5 Con e1 procedimiento del ejemplo anterior transforme el siguiente - circuitoe a uno que solo contenga compuertas NOR. > = SUSTITUCION A COMPUERTAS NOR 7 se CIRCUITO EQUIVALENTE 673.7 ORIGEN DE LAS FUNCLONES BOOLEANAS, MINITERMINOS Como se diacutié en el punto 3.2 para cada expresiGn booleana corte: ponde un circuito implementado por compuertas légicas. sa expresifn es- comGnmente llamada FUNCION BOOLEANA y representa el comportamiento de un cireuito determinade. fn el punto 3.5 podemos observar un ejemplo bastan te ilustrativo. La ecuacién booleana se obtiene haciendo pasar las vai bles a través de cada compuerta. La salida es una funcién de las vari: bles de entrada, en este caso es una funcién de Ay B, F (AB). mn forma se puede obtener una funcién (ecuacién) a partir de un circuito. > sores) = Ap + AB -A@B El proceso inverso, obtener un circuito a partir de una funeién bo-— oleana también discutido en el punto 3.2 no tiene el menor problema. Vea mos ahora como obtener 1a funcién de un bloque cuyo cireuito no conoceno Inaginenos pa el caso un bloque con 2 entradas y uma sola salida. Procedimiento a seguir: 1,- Las entradas obviamente son variables booleanas Asignémosle pues un nombre, por ejemplo Ay B, La salida tendré que- llamarse F(AB), F de AB. 682.- For media de un par de interruptores cuyas salidas sean niveles 16gi. coa, aubatituirenos las variables por UNOS y CEROS LOGICOS, 1a fun-— cin de galida ser& monitoreada por una lampara, si F(AB) = 1 (verd: dera) la lémpara encenderf, si F(AB) = 0, (falsa), 1a lémpara no en- cenderé. fat fal ga (AB) 3. Como 1a funeién de salida es una ecuacién que representa el comportamiento del bloque, obtengamos entonces su comportamiento substituyendo los valores de A y B por 1'S y 0'S, indiquemos en una tabla el valor - de 1a salida para cada combinaciGn. AB_| F(AB) = 7 hay 1 o a| 2 gal F(AB) ao] o ala ‘Supongamos que los valores que aparecen en la tabla anterior son los correspondientes al bloque. F(AB) es VERDADERA solo una vez, cuando A y B son verdaderas y es falsa F(AB), en las restantes 3 combinacione: Por lo tanto para que F (AB) sea verdadera es CONDICION de que Ay B - sean “aubas" verdaderas, de aqui que: F(AB) =A. B F(AB) es igual a A AND B 695, Podenos conclufx que el cixcuito que se encuentra en e) bloque que analizanos tiene el comportamiente de una compuerta AND. F(AB) = A.B a so} Ejemplo 3.6 Tomemos otro bloque cuya tabla de verdad seat AB | F(AB) = 2 gal a oo | 0 al! o Qa F (AB) 10 1 ul o En este caso para que F(AB) sea verdadera es CONDICION de que A sea verdadera y B falsa. F(AB) = A.B F(AB) es igual = A AND B El circuit dentro del bloque es el siguiente: A—t F(AB) = AB a face 70Podenos obseryar que A.B para el primer ejemplo y que A.B para el - segundo, son verdaderaa solo una yez, es decir exiate un.sole uno para - todas las combinaciones, AB | F(AB) = A.B oo | 0 a1] o 10] 0 u}oa mn ta tabla el cérmino A.B tiene um niimero minimo de uno’s en su- salida, por este motivo se le conoce como MINITERMINO. El MINITERMINO es un término producto que contiene todas las var: bles de 1a funcién ya sea en su forma normal o complementada. Ejemplo 3.7 Tomenos un tercer bloque, cuya tabla de verdad sea 1a siguiente: AB F(AB) = 7 A a oo] o oa} 2 [Fas pee eee w} a aa EHH: Ea este caso F(AB) es verdadera en 2 ocasiones, es decir existe 1a ~ ALTERNATIVA de que F(AB) Ja CONDICION de A y B, y 1a otra cuando se presente 1a condicién de A y B. 2 veces verdadera, una cuando se presente -— De aqui que: F(AB) = A.BtA.B F(AB) es igual a A AND B, OR, A AND B nHL cireuito dentro del bloque es un EX-OR tz L [>* F(AB) = AB + AB of. Ds & kn este ejemplo existen 2 minitérminos, el AB y el AB y 1a funcién~ de Ath, F(AB) es igual a le suma (OR) de estos 2 minitérminos. F = E de los minitérminos Un sistema de n variables de entrada tendré 2" diferentes minitérmi, nos, Los minitérminos pueden expresarse por medio de ma "n" minfiscula~ con un sub-fndice decimal correspondiente al nGmero binario que represen ta el minitérmino. wplo 3.8 knuneie les minitérminos para un sistema de 2 variables. Ab 00 ol 10 a MINTTERMINOS RPuesto que una funcifn es igual a la sumatoria de qua minitémince tenemos: Se teeta AB | (AB) F(AB) = AB + AB + AB FOB) © a, +m +m, (AB) = Zomy ay, a F(AB) = £0, 1, 2 FORMA CANONICA A esta forma minimizada se le conoce como SUMATORIA DE PRODUCTOS (SOP) 0 forma canfnica. Ejemplo 3.9 Obtenga 1a forma canénica de 1a expresién booleana para el 8: cuya tabla de verdad se muestra a continuacién. ABC) P(ABC) 000) 001 o10 ou 100 101 110 un F(ARC) = ABC + Bc + anc F(ABC) = a) +m +2, F(ABC) = E0, 1,7 Ejemplo 3.10 Obtenga le tabla de verdad de 1a siguiente funcién booleana expresada en su forma can$nice. F(ABC) = 1, 4, 5,7 ABC | F(ABC) =F 1, 4, 5,7 Hobe sore 33.8 F COMO ALTERNATIVA, MAXITERMINOS Para obtener una expresién booleana a partir de una tabla de yerdad se hace uso de 1a F AFIRMADA, o YERDADERA sin embargo P o (FALSA), puede ser una alternativa my Stil, sobre todo cuando se tienen pocos "0" - - CEROS en 1a funeién. Ejenplo 3.11 (ABC) Pero realmente no nos interesa P (NEGADA) sino F (AFIRMADA). Apli- cando el teorema de D'Morgan tenemos: F (ac) = ABC + ABC F (ABC) = (A+ B+C). (A+B+6) A esta forma se le conoce como PRODUCTO DE SUMATORIAS (POS) y es una alcernativa al (SOP) sumatoria de productos. A los términos de la forma (A+B+C) se les Llama maxitérminos y al igual que los minitérminos deben - contener todas las variables de 1a funci6n ya sea en su forma normal 0 -- conplementada. EL nombre de maxitérmino surge de 1a tabulacién de un solo maxitérmi no. (asst) %La salida contiene finicamente un "0" CERO, 9 sea un nitmero MAXIMO de UNOS. La expresiGn del ejenplo 3.11 Para maxitérminos queda: F(ABC) = (AFBHC) . (AHBHC) F(ABC) = My . My F(ABC) = 116, 7 A esta forma se le conoce también como forma cannica conjuntiva, - Algunos autores no coinciden con nombrar a los maxitérminos en esta forma,el término (A+B4C) 1o toman como (000) Mo en lugar de M, (111). 753.9 LAS OCHO FORMAS ESTANDARD En los puntos 3.7 y 3.8 se vi como una expresi6n booleana que re-- presenta el comportamiento de un bloque, puede expresarse por medio de - Ja sumatoria de sus minitérminos. También llamada forma AND/OR (debido- a que las variables pasan primero a través de compuertas AND y después - ‘a una compuerta OR), 0 también por medio del producto de sus maxitérmi- nos llamado forma OR/AND. En el punto 3.6 se discutié el método para transformar un circuito- 8 compuertas NAND, forma NAND/NAND y a compuertas NOR o forma NOR/NOR. Con 1 propésito de disponer de una mayor versatilidad 1a hora de implementar un determinado circuito por medio de compuertas, podemos com binar los 4 operadores, AND, OR, NAND y NOR, con lo cual lograrfamos 16- posibles combinaciones, sin embargo solo se usan 8. 1.= AND /OR NAND/NAND OR/NAND NoR/OR 5. AND/NOR 6.- NAND/AND 7.= OR/AND 8.- NOR/NOR Esto es debido a que las 8 restantes no configuran una funcién de a cuerdo a la sumatoria de productos o al producto de sumatorias. Ejemplo 3.12 —_. F(ABCD) = AH. CHD. B oye = KB. FORMA NOR/AND 16Considerando que se dispone de las variables y sus complenentos, podenos obtener las 8 formas aprtir de F y F, En 2 grupos. Bjemplo 3.13 Desarrolle las 8 formas estandard para la funci6n definida por 1a Siguiente tabla de verdad, ABY F(AB) F(AB) = AB + AB FAB) = AB + AB 1. A PARTIR DE F, GRUPO AND/OR F(AB) = AB + AB FORMA (AND/OR} mB = AtHt ats FORMA (NAND/NAND) = (ate). GB) = cept GHB) FORMA (on /naND) = GB) + GB) = (A}B) + GLB) FORMA (woR/or) 2. A PARTIR DEF, GRUPO OR/AND F(aB) = AB + AB F(AB) = AB + AB = (AB) | (A) FORMA (AND/NOR) = Ge). (a5) = ta). ti) FORMA (NAND/AND) = GB) . Gs) FORMA (OR/AND) (448). (ies) (4B) + Gen) = (ala) | (fa) FORMA (NOR/NOR) nPara obtener laa 3 formas restantes, estando en el grupo AND/OR, o- el grupo OR/AND, basta con aplicar sucesivanente el teorena de D'MORGAN, como se puede observar en los 2 casos anteriores. En el ejemplo siguiente se muestra 1a forma de cambiar de un grupo- a otro, Bjemplo 3.14 Convertir, F = (A +B) (C+D) de 1a forma OR/AND a 1a forma AND/OR. F = (A+B) (C4D) DESARROLLANDO EL PRODUCTO Fe AC+AD+3C + BD ee Ejemplo 3.15 Convertir F = AB + AB de 1a forma AND/OR a la forma OR/AND. Pe AB + AB = (AB) + AB APLICANDO LA LEY DISTRIBUTIVA = (AB + A) (AB + 8) DE NUEVO LA LEY DISTRIBUTIVA = (A+K) (+A) (ate) (BB) atael F= (+4) (A+B) FORMA (OR/AND) 8PROBLEMAS PROPUESTOS 1,-yCual es 1a diferencia entre el Algebra Normal y el Algebra Booleana? 2.-uCuando es verdadero e1 resultado de una operacién AND? 3.-{Cuantas combinaciones de entrada puede tener una funcién Si n= al nfmero de variables de entrada? 4.-1Que es una compuerta? 5.-@umio es verdadero el resultado de una operacién OR? 6.-{Cual es la funcién de un inversor? Y escriba su s{mbolo, 7.-UCuando se cumple una funcién? a) EX-OR 'b) NAND c) NOR 8.- Explique el funcionamiento de un operador CONCIDENCE. 9.-1Como se complenenta una funcién por medio del Teorena de D'MORGAN? 10.-zA que se le llama minitérmino y cuantos minitérminos tiene una fun, cién de n variables de entrada? 11.-2A que se le llama maxit€rminos? 12. Encontrar el circuito de las siguientes ecusciones: )F*x@GOn bref + @ +H) asistiaeetnaie ©) F= (A.B) + (648) G.0) + (BHD) 4) F= (PE+PE). (B+4) © GON 13.- Encontrar les ecuaciones de los siguientes cireuitos: ae14,.- Implementar un circuito EX-OR y un CORCIDENCE con compuertas a) NAND b) RoR 15.- Indique cual de las funciones eat& expresada en minitérminos. F(ABC) = AC + AB + CB + ABC F(ABC) = B+ AB + BC + Isc F(aBC) = ABC + ABC + BAC + aBC 16.~ a) Representar la Tabla de Verdad de las siguientes funciones: Fy = AB + ABC + 1B F, = ach + ast + Kap b) Haller 1a forma can$nica de suma de productos y producto de su-~ mas de las dos funciones del inciso a). 17. Dads 1a funcién F (ABCD) representada mediante la forma canénice -- de suma de productos. F (ancd) = 5 (0, 1, 2, 3, 12, 15) 4) Representar la tebla de verdad de esta funcién b) Obtener la forma canSnica de producto de sumas ¢) Obtener las dos formes canSnicas slgebrficas de esta funcién 18.- La funci6n P(ABCD) cumple 1s siguiente tabla de verdad. Mie Ooooccools HHeorrocorrcerrco|s rerorcrororororo|> eoorocerrrorroerl” a) Obtener 1as formes canfnicas de suma de productos y productos de sumas b) Obtener las formas canénicas de esta funcién a1Una funci6n de tres variables F(ABC) ha de tomar el valor cero — cuando 1a variable B se encuentre en estado uno y 1a variable A - no esté en estado uno. 4) Realizar 1a tabla de verdad de esta funcién ») Obtener 1as formas canSnicas de suma de productos y producto— de sumas. 824 Codigos y Representacion de Informacion 4.0 INTRODUCCION En el capftulo 1 vimos como 1a informacién y la cantidad se pueden - representar por medio de UNOS y CEROS. Conforme aumenta 1a complejidad de 1a informacién y de los datos -- se hace necesario e1 uso de CODIGOS que faciliten su representacién. EL t&rmino CODIGO se usa aquf para designar a un conjunto de sfmbo-- los o combinaciones de UNOS y CEROS que sirven para representar informa- ciGn numérica o alfabética. los sistemas digitales generalmente representan 1a informacién nuné- rica y efectiin sus operaciones internas en CODIGO BINARIO. Sin embargo - Para poder entablar protocolos que interactfien con el mundo exterior se — recurre al uso de otros cédigos. En 1a fig. 4.0 se indican los cédigos mas comines empleados en 1a co. aunicacién de un sistema digital con el mundo exterior. 83DISPLAY cnr common = 8 THPRESORA a oun if BINARIO "ASCIL ALFAMUMERTCO ALFANUMERICO Fig. 4.0 COMUNICACION DE UN SISTEMA DIGITAL CON EL MUNDO EXTERIOR Antes de continuar daremos las definiciones de algunos términos que~ usaremos en este capitulo. BIT Cont racei6n de BINARY-DIGIT - afgito binario BYTE Grupo de 8 bits. CARACTER Cualquier letra, ndmero o s{mbolo que un computador pueda enten- der, almacenar o procesar. ‘WORD PALABRA~ Grupo de bits utilizados para representar una informa-- cién, No existe restriccién para la cantidad de bits que forman une palabr:4,1 CODIGOS PESADOS Muchas veces no es posible usar el c6digo binario para 1a representa cién de una cantidad en este caso se utilizan los llemados CODIGOS PESA-- DOS, Se dice que un cSdigo es PESADO cuando en correspondencia con 1a po. sici6n de cada bit en una palabra existen valores numéricos, que observan Ja siguiente propiedad: LA SUMA DE LOS PRODUCTOS DE CADA BIT POR SU CORRESPONDIENTE VALOR DE POST. GION w, ES IGUAL AL VALOR EQUIVALENTE DE LA PALABRA. Esto puede represen tarse mediante la siguiente expresién: Go) Donde Nes 1a cantidad n= Nimero de bits w= Peso de cada bit coeficientes C= Base constante del c6digo EJEMPLO 4.0 Determine si el siguiente cédigo es un c6digo pesado. 0 ooo] 1 oo10 | 2 ool] 3 or] & oil) 5 oo] 6 oui) 7 1000} 8 1001} 9 1010} 10 ton. } 12 1100} 12 aior | 13 i110} 14 ait 15El primer paso es encontrar los valores de w y c para el cSdigo y apli car la ecuacién (4.0) a cada combinacién, Si 1a ecuacién es valida para todas las combinaciones el cédigo es un cédigo pasado. De 1a primera combinacién podemos determinar el valor de C aplicando- . a Mee eetee AO McGee rmeayale Oy + O.wg + ive + Onn +6 wes Los valores de los pesos Ws, Way Wg ¥ Wy Se pueden determinar de las siguientes combinaciones. DE LA SEGUNDA COMBINACTON DE LA NOVENA COMBINACTON M, wy M4, - 1.W,40(4)+0(2)+0(1)+ 0 = 8 O.g + Oy + Org + Lay FO= 1 1,40(4)4002) “lupe ae b DE LA TERCERA COMBINACION O.u, + O-Wy + Live +0.) #052 DE LA QUINTA COMBINACTON O.w, + Lewy + 0.(2) + 0) +0 =4 =4 Los pesos de este digo son 8, 4, 2, 1,, el siguiente paso es aplicar estos pesos en todas las demis combinaciones por ejemplo: ‘ABCD 1100 = 1(8) + 1(4) + O(2) + O(1) = 12. MLL = 168) + 144) + 1(2) # 10) = 15. Bn este caso todos los cédigos coinciden, podemos decir que se trata de un cédigo pesado. 86HAPAPLAG 41 Determine el siguiente cédigo es un cédigo pesado. 0000 0001 0010 0011 0100 1011 1100 1101 1110 uu warvaurenno Paso 1 Determinar w,, ¥; wy c. Ow, + 0) ip t Owe + Oy + On 0 2080 Ow, + O.¥g + Owe + Muy) +081 =. Ow, + O.wg + 1 (we) + 01) +0 = 2 sur? wot O.uy + Lely) +02) +00) +0 = 4 eter Vow) + 04) +12) +10) #0=5 wt?4.2 CODIGOS NUMERICOS MAS USADOS En la siguiente tabla se listan algunos de los cédigos numfricos de- Aplicamos los valores de los pesos 2, 4, 2, 1 en otr: ‘ABCD 1110 un = 12) +144) +1@) #00) = 8 12) #14) #1@) +10) =9 El c6digo 2, 4, 2, 1 e8 un cOdigo pesado 4 bits mis utilizados. Pig. 4.1 aaRTO von | 4B? | 2,4,2,1 | 2° | nay | Ratna 8421 0 0000 0000 ooll 0000, 0000, 1 0001 0001 0100 0001 0001 2 0010 0010 0101 o0o1L 0010 3 001 O0LL 0110 0010 oll 4 0100 0100 oll 0110 0100 $ foi | tor | too [ort | otor 6 0110 1100 1001 101 0110 7 oll 1101 1010 0100 Olll 8 1000 1110 toll 1100 1000 a 1001 au 1100 1101 1001 10 ill 1010 coe 1110 1011 B too | tio 13, loll 1101 4 1001 1110 fe tooo | ttt Fig. 4.1 CODIGOS NUMERICOS MAS USADOS.cupico cD EI c6digo BCD cuyas siglas tienen su orfgen del nombre en inglés (Bi- nary, Coded, Decimal) DECIMAL CODIPICADO EN BINARIO, es precisamente eso- un ndmero decimal del 0 al 9 representado en 4 bits. Los nGweros del 10- al 15 no se incluyen este cédigo. Es importante notar que un niimero codificado en BCD no es lo mismo -- que un nfimero codificado en binario natural como se puede observar en La~ fig. 4.1, Para expresar un nimero de 2 digites decimales en BCD es necesario —- usar 2 DECADAS de BCD como se muestra en el ejemplo 4.2. BJEMPLO 4.2 Represente en BCD el nfinero 1045. 19 ————» DECIMAL AX El c6digo BCD se usa en dispositivos digitales en donde los datos de- entrada se generan en un teclado decimal y las salidas se muestran en una pantalla numérica. Por ejemplo en calculadoras digitales, relojes, mit{ metros, contadores de frecuencia, etc. Las computadoras digitales modernas no procesan en BCD por dos moti-- vos: El primero es que para representar un nGmero en BCD se requieren mis bite que un nGmero representado en binario natural. Y e1 segundo motivo es que las operaciones aritméticas son més compli cadas que en binario. Inaginenos una sums de 0110 + 0111, 6 + 7. 0110 ————» 6 0111 ———"_7 1101 13El nGmero 1101 no existe en BCD, por lo tanto es necesario una opera~ cién extra para corregir el resultado, un método simple es sumarle 6 -0110 que es el nfimero de combinaciones que no existen en BCD. Entonces o10 ou 1101 ———» SUMA BINARIA 0110 1 0011. ———+ conRECCION A BCD copico 2421 El c6digo 2421 es un cédigo BCD que tiene un paso diferente al usual. En vez de que la posicién del bit de mayor peso MSB tenga un peso de 8, - como sucede en el BCD 8421, tiene un peso de 2. EXCESO-3 Es otro cédigo BCD comin, a menudo se abrevia como XS3. Este cédigo- representa a un nGnero decinal en 4 bits, solo que se le aiiade 3 a cada - Aigito decimal antes de efectuar la conversién, por ejemplo el cero se — encodifica en EXCESO-3 como O11, Este cédigo tiene propiedades aritméti cas Gtiles,para encontrar el 9 complemento de un némero solo se cambian - los UNOS por CEROS y viceversa, 1 método del 9 complemento sirve para - hacer restas base 10 y es semejante al método del 2 complemento. Eh la fig. 4.1 aparece el cédigo XS3. 4.3 CODIGOS NO PESADOS-CODIGO GRAY En la tabla de la fig. 4.1 aparece el c6digo GRAY. Bn este cédigo exis te solo un cambio de un bit entre dos niimeros sucesivos. Los cédigos que tienen esta caracterfstica generalmente son CODIGOS NO PESADOS y su apli- cacién se extiende en los campés de 1a instrumentaci6n, traneductores, ~~ convertidores analégico/digital, encodificadores de desplazamiento lineal y angular, etc. En la fig. 4.2 se muestra parcialmente el disco de un encodificador de posicién angular. Cada uno de los 4 anillos concéntricos representa - 90un peso binario y las partes oscuras y blancas representan CEROS y UNOS - respectivanente. Sobre el disco se hayan colocados radialmente 4 trans-- ductores mecnicos u 6pticos que detectan cada combinacién binaria corres pondiente a una posiciénidel 0 al 15. Supongamos que el detector esté leyendo el ndmero 8 (1000) y le posi cién que sigue segGn e movimiento del disco es 1a 7 (0111) Por més del- gada que pueda ser la zona sensora del detector al pasar de 1000 al 0111 detectaré un 1111, que para este caso es precisamente el nimero del extre, mo opuesto del disco. La decisién de usar el c6digo gray en vez del binario es la mejor so- Jucién a el problema de 1a ambiguedad de lectura en un encodificador 6pti_ co. fm la fig. 4.3 se mestra parcialmente un disco codificado en cédi go GRAY. Fig. 4,2 ENCODIFICADOR DE DESPLAZAMIENTO ANGULAR CODIFICADO EN BINARTO. 91Fig. 4.3 ENCODIFICADOR DE DESPLAZAMTENTO ANGULAR — CODIFICADO EN GRAY, CONVERSION DE CODIGO GRAYC—=D>BINARIO Pagos para la conyersi6n de binario a cSdigo gray. 1+ El bit de mayor peso del cédigo GRAY es el mismo que el de c6digo bit rio. 2- El segundo bit del c6digo GRAY es igual a 1a operacién EX-OR del pri-- mer y segundo bits binarios. 3 EL tercer bit del cédigo GRAY es igual al EX-OR del segundo y tercer - bite del ndmero binario y asf sucesivamente. 92EJEMPLO 4.3 Convierta el ndmero binario 1111, a cédigo GRAY y BINARIO | GRAY Pasos para la conversi6n del cédigo GRAY a BINARIO. 1- EI bit de mayor peso BINARIO es el mismo que el de c6digo GRAY. 2- Bl segundo bit de cOdigo binario es igual a la operacién EX-OR del primer bit de c6digo binario y el siguiente GRAY y asf su- cesivenente. EJEMPLO 4.4 Convierta el némero Gray 1110 a Binario 1110) RAY. PVYT — soume 934.4 CODIGOS ALEANUMERICOS Un computador utiliza tanto datos alfabéticos, como caracteres especia les, tales conc signos de puntuacién y sfmbolos matenfticos. A los e6di— gos que representan letras, caracteres y nfimeros se les llama CODIGOS ALFA NUMERICOS. Generalnente estos cédigos tienen un promedio de 64 caracteres, para representarlos en forma binaria se necesitan 6 bits, 2° = 64. cODIGO EBCDIC El cédigo EBCDIC (Extended-Binary-Coded-Decimal-Interchange-Code) Cédi, go de Intercambio Decimal Codificado En Binario Extendido, puede representar hasta 256 diferentes caracteres. Todos los caracteres est fn represen- tados por 8 bits o dos nfmeros hexadecinales. Este c6digo permite el uso- de letras maydsculas y minGsculas asf como caracteres especiales y de control tales como NULL y PF, Estos caracteres de control los interpretan — los dispositivos periféricos como las impresoras y terminales de video. Mu chas combinaciones no tienen asignado un caracter. En la fig. 4.4 aparece 1a tabulacién del c6digo EBCDIC. crFig. 4.4 CoDIGo (EBCDIC) copico ascrt En un esfuerzo por estandarizar los cédigos de intercambio de informa~ ei6n los fabricantes de equipo relacionado a esta rama acordaron usar el - cBdigo ASCII, siglas del inglés (American Standard Code for Information In- 9596 terchange). Este c6digo puede repreaentar hasta 126 caracteres diferen— tes y usa 7 bits, El listado est@ dividido en zonas, por ejenplo 1a zona 011 (de los bit de mayor peso) contiene todos los caracteres numéricos ~ nfis 6 caracteres especiales asf el nfmero 0 es un 30 HEX o O11 0000. La letra A es un 41 HEX o un 100 0001, este cédigo tanbién- incluye los caracteres de control. En la fig. 4.5 aparece el listado del cédigo ASCII y el significado de las abreviaciones para los caracteres —~ de control. NOTA, No se acostumbra usar traducciGn para estos términos CONTROL CARACTERES ALFANUMERICOS a}a]z}o{o olalmlololo|>le nl} <|x]<] 1,3,4,: P(ABC) = 5 0,1,4,5,6,7 FABC) = 5 041,4,547 F(ABCD) = 5 1,3,6,7,10,11,13,15 P(ABC) = 5_0,1,2,3,4,5 F(ABCD) = 5 0,1,2,8,9,10,11,14,15 P(ABCD) = 5 2,3,4,5,6,8,9,10,11,12,13,14 F(ABCD) = 5 0,1,2,3,8,9,10,11,12,13,14,15, F(ABCDE)= 5 0,2,5,7,8,10,13,15,16,18,21,23,24,26,29,31 F(ABCDE)= 5 1,3,4,6,9,11,12,14,17,19,22,30 F(ABCDEF) 5 0,2,8,10,16,18,24,26,32,34,40,42,48,50,53,55,56,58,61,63 FCABCDEF)=5_16,17,18,19,20,23,24,25,26,27,28,31,32,33,34,35,36,40,41 42,43,44,55,63 1316 Diseno Combinacional 6.0 DEFINICION DE UN BLOQUE COMBINACIONAL BL término SISTEMA COMBINACIONAL describe a un bloque digitel cuya- salida es una funcién booleana de sus entradas. En otras palabras, los- valores de 1a salida (0 6 1) de un bloque combinacional dependen Gnica-- mente de 1a COMBINACION que tomen los valores (0 6 1) de sus variables - de entrai Un sistema combinacional puede tener una o més entradas y ma o mia salidas. Estas salidas no pueden ser retroalimentadas « 1a entrada. mn la fig. 6.0 aparece 1a representacién de un sistema combinacio~~ nal generalizado. ‘SISTEMA ‘COMBINACIONAL Fig. 6.0 REPRESENTACION DE UN SISTEMA COMBINACIONAL 133Cuando se presenta un canbio en 1a combinaci6n de las variables de- entrada de un sistema combinacional, las salidas toman nuevos valores estos nuevos valores aparecen con un intervalo de tiempo, determinado -- por los tiempos de propagaciGn inherentes a cada compuerta usada para plementar el circuito. #1 hecho de no tener retroalimentacién a lidas gura que los cambios en - ‘in generar inestabilidad- las entradas produzcan cambios en 11 en el bloque. Las aplicaciones tfpicas de 1os sistemas conbinacionales son, en — bloques de control digital, convertidores de cBdigo, circuitos que efec- ‘Gan operaciones aritnéticas, como sumas, comparacion man la estructura bésica de calculadoras y computadoras digitales. Algu nos de estos ejemplos se discuten en el punto 6.2 de este capitulo. » ete. y que for- 6.1 METODOLOGIA DE DISENO COMBINACTONAL El disefio de un sistema conbinacional se puede resumir b&sicamente- en los siguientes pi 1, Betablecer las funciones especfficas del bloque conbinacional. 2. Determinar 1a cantidad de entradas y salidas al sistema. 3. Representar el comportamiento del sistema por medio de una tabla de verdad, 4, Obtener 1a funcién boolesna de salida del sistema a partir de la tabla de verdad, usando el método de minimizacién algebrfica o ~ del mapa de Kernaugh. 5. Implementar el sistema con elementos 16gicos. Estos primeros pasos de diseiio nos conducirfn a la obtencién del -- Prototipo de prueba en el laboratorio. Posteriormente se discutirén los de campo del prototipo. detalles para efectuar las prueb: 34» 2) 3) 4) 5) aaa] F (ABC) [Hit Fig. 6.1 PASOS DEL DISENO COMBINACIONAL 1356.2 EJEMPLOS DE DISENO Bjemplo 6.0 SELECTOR (MULTIPLEXER) Disefie un circuito combinacional que tenga tres entradas denomina— das A, By C, una salida denominada F. Si 1a entrada C es igual a cero- légico, 1a salida debe ser igual a la entrada Ay si C= 1, 1a salida de be ser igual a B. 1, La descripeién anterior cumple con el primer paso de disefio. 2, Determinar el # de entradas y salidas. 3. Se puede tener una mayor visualizacién del problema si se acomo- da 1a tabla de verdad en 1a siguiente forma. 4. Obtener F(CBA) F(CBA) = TA + cB 136Inmplementacién (ABC) = Ca + CB Ejemplo 6.1 Divefie un circuito que indique al operador de 1a torre de control de un aeropuerto, que avién puede aterrizar cuando alguna de las pistas ~ esté ocupad ) El aeropuerto tiene 3 pistas, A, By C b) Pueden aterrizar jumbos 747 6 DC-9's ©) Un 747 necesita dos pistas contiguas para aterrizar y un DC-9 — solo una. 4) El 747 tiene mayor prioridad que el DC-9 Fcazcy 7 PERMISO AL 747 (ancy 7 PERMISO AL Dc-9 F 137un cero en A, Bo C indican que le pista no esté disponible. , DC-9 (ABC) = BC + ABC + AC + AB 5 Implementacién ABC. I A 8 7 747 c L gh i ve-9 138Ejemplo 6.2 Disefio de un sumador completo, En el punto 2.8.1 se discutié el -- procedimiento de 1a suna binari Ahora disefiarenos un dispositive digi tal que efectGe 1a euna entre 2 palabras binarias de 1 bit cada una. — Imaginenos la palabra A de un solo bit y la palabra B también de un Solo bit. a suma de Ao + Bo da como resultado Lo y un acarreo Cl, cuando la suma de Ay B exceda la base (2). Se puede observer que este bloque tiene solamente dos entradas Ao y Bo y dos salidas Lo y Cl como se muestra en 19 fig. 6.2 . % %o fea] MeDro SUNADOR | I ci % Fig. 6.2 SIMBOLO PARA UN MEDIO SUMADOR Al bloque anterior se le conoce como medio sumador y no puede usarse para sumar palabras de mds bits, Pare poder wumar una palabra multi~ bit es necesario disefiar um bloque que pueda conectarse en cascada y que considere como entrada el acarreo que genera cada par de bit's sumados - anteriormente ademis de A y B como se muestra en la fig. 6.3 1392 ‘SUMADOR COMPLETO X Fig. 6.3 SIMBOLO PARA UN SUMADOR COMPLETO Para efectuar 1a ouma de una palabra de 4 bit's por ejemplo se puede usar 3 sumadores completos y un medio sumador como se muestra en la - fig. 6.4 Fig. 6.4 SUMA BINARIA DE 4 BITS. AL SUMAR LOS BITS DE MENOR PESO NO SE TOMA EN CUENTA EL ACARREO ANTERIOR PUESTO QUE NO-- EXISTEN BITS ANTERIORES. 140Entonces el bloque combinacional a disefiar tiene 3 entradas A, B y— Cy 2 salidas I; y Cy. La tabla de verdad para e1 sumador aparece @ con tinuacién. ee 9 1L@ ° ® 0 2 0 0 0 1 0 1 1 1 = Aic + ABC + + ABC (ancy 7 ABC + ABE + anc + ABC Eeapcy * Adc + BE) + acne + BC) Lage) * AB@O+A Oo) Lean) = A® Oo) C(ABC) = AB + BC + AC Zane) " 4OBOC a 3 z c (aac) “Caney al6,3 SISTEMAS QUE NO ESTAN COMPLETAMENTE ESPECIFICADOS En los ejemplos de disefio combinacional que hemos visto anteriormen te podemos notar que para cada combinacién de las variables de entrada - existe un valor definido para 1a salida o salidas, a este tipo de siste- was combinacionales Ae Leg da 61 nonbre de STSTEMAS COMPLETAMENTE RSPRCT- FICADOS. En muchos casos se pueden presentar bloques en que sus combinacio-~ nes de entrada por alguna u otra razén no requieren a su salida un valor especifico, es decir para esa combinacién de entrada la salida puede ser CERO 0 UNO, no importa cual. Estos casos ee clasifican de dos formas. La primera se conoce como DON'T CARE y describe a una conbinacién de las variables de entrada para Ja cual no interesa que valor pueda tomar la salida. EL segundo caso es el CAN'T HAPPEN y se refiere a una salida cuya - combinacién de entrada jams llega a presentarse. ‘A un sistema que contenga don't care's o can't happen's se le denomina SISTEMA COMBINACIONAL QUE NO ESTA COMPLETAMENTE ESPECIFICADO. Para motivos de disefio el don't care o can’t happen puede tomarse - como CERO o como UNO segtin convenga a la solucién del mapa de Karnaugh,- y se indican con una X. Esto es muy Gtil, en la fig. 6.5 se muestra ~~ cuando se toma una X como "1" 0 como "0". AB Fig. 6.5 LA "X" EN 7 CONVIENE TOMARLA COMO UNO LA QUE ESTA EN 5 ‘CONVIENE TOMARLA COMO CERO 12Si por algin motivo 1a combinacién de entrada considerada como don't care o can't happen llegard a presentarse, el valor de la salida~ Para esa combinacién seré igual al valor que se le impuso a la X en el- mapa en el ejemplo de la fig. 6.5 si se Megara presentar 1a conbina-- cidn ABC 1a salida sera igual a UNO porque esa X fué tomada como UNO, - por el contrario se presenta 1a combinacién ABC 1a alida seré igual @ CERO porque la X fué tomada como CERO. Une itima observacién sobre las X's en un mapa, es que pueden for mar grupos tomados como unos 0 como ceros, pero no se deben formar gru~ pos de X'S solas. Ejemplo 6.3 En la fig. 6.6 se muestra un dispositivo empleado para la deteceién de tres tipos de monedas que.pasan por un plano inclinado. Consta de —- tres aces de luz que inciden sobre tres fotoceldas marcadas como A, B y- C. Al incidie un rayo de luz sobre una fotocelda se genera un CERO LOGI £0 a su salida, al interrunpirse un az de luz la fotocelda genera un UNO Locico. EL problema es entonces disefiar un circuito cuyas entradas sean A - By Cy sus salidas indiquen si paso una moneda de .20, .50 6 1.00. [TV eae ||| Fig. 6.6 SISTEMA DETECTOR DE TRES TIPOS DE MONEDAS. 431, El bloque queda descrito por 1a redaccién anterior. 2. Determinar el # de entradas y salidas a4 a 34 4 3, Tablas de verdad 20 OuKME MOO OM MOMHO CIRCUITO 1.00 DETECTOR DE +50 ‘MONEDAS . 20 ciertas combinaciones no pueden presentarse puesto que no es posible que uns- moneda se despegue del plano inclinado- al bajar. En esta caso son can't happen's. 5. INPLEMENTACION 146 combinacio, 11 10 x] x 9 |. 1,00 +206.4 DISPLAY DE 7 SEGMENTOS B1 término DISPLAY se usa aquf, como otros tantos sin traduccién. Una definicién aproximada serfa la de un dispositivo OPTICO empleado para visualizar en forma alfanunérica o gréfica una informacién expre! neralmente a partir de UNOS y CEROS. El uso principal de un display se presenta cuando es necesario mos-- trar informacién a partir de un dispositivo digital. En este caso discu-- tiremos un arreglo tipico formado por siete segmentos con capacidad de -- mostrar caracteres numéricos decimales y algunos caracteres alfabéticos - el nombre que recibe es precisanente DISPLAY DE 7 SEGMENTOS. Fig. 6.7 Estos display's se presentan comercialmente en una amplia variedad - de tamafios, colores y tipos. La iluminacién de cada segmento 1s producen, focos incandescentes, efectos fluorescentes sobre segmentos néviles, dio- dos, emisores de luz (led's), cristal 1fquido de cuarzo y otras técnicas. Para mostrar informacién en el display es necesario disefiar un siste ma conbinacional que convierta un e6digo BCD a un juego de 7 salidas que- enciendan o apaguen cada segmento a fin de desplegar el caracter apropie- do. A este tipo de bloques convertidores de cédigo se les llama también— DECODEFICADORES. Fig, 6.7 DISPLAY DE 7 SEGMENTOS. CADA SEGMENTO SE MARCA CON UNA LETRA MINUSCULA DE LA a ALA 8 1451 cI CI [ OO tt | Fig. 6.8 CONFIGURACION PARA LOS NUMEROS DEL 0 AL 9 EN UN DISPLAY DE 7 SECMENTOS. EXISTEN CARACTERES COMO EL 6 Y 9 QUE - PUEDEN CONFIGURARSE INDISTINTAMENTE. Ejemplo 6.4 Disefe un decodificador de BOD a 7 SEGHENTOS 1. Bl bloque eg un convertidor de c6digo cuya entrada es BCD de 0a 9, y 1a salida un c6digo para manejar 7 segmentos. 2, # de entradas y salidas. vowe HI HTTTT] mm e nog e 1463. TABLA DE VERDAD 4, MAPAS oo ol 11 10 oo ol i 10 oo ol 110, oo 01 11 10 oh) o1 n 10 KD) | a = AtceaDHED b= Brcb+co c= BOD 4 = Bb+BCDHB CHD © = Beeb B= A¥CDHBCHBC 176.5 DECODIFICADORES Un decodificador es un circuito légico que convierte un eédigo de - entrada den bits a un cédigo de salida de una cantidad menor o igual -- a Mbit lida es igual a 2"bits de entrada. El decodificador de BCD a 7 segnentos ho tiene una relacién directa con la entrada sin embargo existen decodificadores donde si se presenta esta relacién. Este tipo de codificado-- res gon los llamados de "n 1fneas de entrada a 2" 1fneas de salida” para cada combinacién de las 1fneas de entrada se habilita una sola salida a~ La cantidad de conbinaciones que se pueden presenter a la sa~ un bloque donde 1a salida~ la vez, ya sea con niveles altos o bajos, Ejemplo 6.5 Diseiar un decodificador de 2 @ 4 1fneas con salidas activadas a ni, vel alto. 1 = ok 2 ~ dos entradas y 4 salidas 3 - Tabla de Verdad Lo eet Lae a— L— 2 /- 3 4 ~ Cada salida es igual a un minitérmino y no existen- X's es innecesario recu-- rrir a los mapas. cap) = Nap) * 8 2 (an) ~ AB copia 149Algunos decodificadores no usan todos los 2" posibles c6digoa de sa Lida, sino solo algunos. Por ejemplo, un decodificador de BCD a DECIMAL tiene um digo de entrada de 4 bite y 10 salidas. Las cuales tienen va lores solo para las combinaciones de entrada del 0 al 9. Bjemplo 6.6 Disefie un decodificador de 4 a 10 lineas _ vawm © @VeURuENHo 0 T 0 0 0 0 0 0 0 0 0 x x x x x x 15009} 01 uy 00) on uy 00 on u 10 00 o1 n 10 wol_| 00 00 00 Ol 11 10% cane) ic ++— cape) * A800 she 2easco) * 365 aot 3eanco) * 2° Littit §canen) ~ 5 (apop) ~ 6D © cascp) Bc 7 canopy * BP Beano) * 9 (ancy) = AD 151Antes de que aparecieran los displays de 7 segmentos en el mercado se fabricaba un display encapsulado en un bulbo de cristal transparente.- Cada digito se configuraba por un filanento muy delgado. Todos los {1e~ mentos con forma de nGmeros del 0 al 9 estaban colocados uo detris de o- tro, Si un filemento se iluminaba, opacaba @ todos los dems, noténdose- claramente un dfgito. Un decodificador de 4 a 10 lfneas puede servir como un decodifica—— wdor de BCD a DECIMAL para manejar este tipo de display, cono ee muestra- en la fig. 6.9. 452CTT DECODIFICADOR DE BoD A DEC AB cD Fig. 6.9 a) DISPLAY DECIMAL, b) DECODIFICADOR DE BCD A DECIMAL MANEJANDO UN DISPLAY DECIMAL, Ejemplo 6.7 Disefic un circuito que efectée 1a comparacién en magnitud de 2 pala~ bras binarias de un solo bit. Ademés que pueda ser expandido para compa~ var palabras de més bits. ~ Un comparador completo, A diferencia de un medio couparador, es un bloque que puede conectarae en ca ida para efectuar compar: ciones multibit y que considera el resultado de 1a comparacién - de los bits anteriores. Como ee muestra en la fig. 6.10. -— -_— > a MEDIO aa COMPARADOR eae ene COMPARADOR A=B COMPLETO AsB AcB 4 ASB ASB Fig. 6.10 a) MEDIO COMPARADOR, b) COMPARADOR COMPLETO 153Como podenos observer en 1a fig. 6.10 b) el bloque tiene 5 entradas y 3 ealidss, Para reduciz el nGuero de entradas es preferible sustituir las entradas a solanente 2, cuyas combinaciones formen un c6digo que de- los 3-valores de couparacifn, A>B, A= B,A< B. Pig. 6.11 AB > BAC ania AaB oy ie Ape ADB 1 0 A>B ace +4 Ace Teed can't happen Fig, 6.11LAS ENTRADAS ¥ SALIDAS A UN COMPARADOR PUEDEN REDUCIRSE. Mntonces el bloque a disefiar queda de 1a siguiente forma: a wp, — (a> COMPARADOR acy, <—{ comPLETO (A B), y (A< B), del bit anterior. son el resultado de 1a comparacién 154(A> B)y (ASBgALB, (APB), (AS BDL 0000 0 0 ooo1 0 1 oo10 1 0 oo11 0 ° 0100 0 1 0101 0 1 o110 1 0 o1i1 ° 1 1000 1 0 1001 0 1 1010 1 0 1011 1 o 1100 x x 1101 x x 1110 x x paitd x x ADB, ASB oo on 11 10 oo Lo o | ufo wo Lo (APB), = (A? B)geBy + (A? BgeAy + A,B, ase), AB, + (AS Bg. Ay(A BD, (Ae BD, Ae i aes 1 @>B), AKB))6.6 SISTEMAS COMBINACIONALES CON SALIDAS MULTIPLES Hn os ejemplos de disefo combinacional que hemos tratado en los — Puntos anteriores de este mismo capftulo, cbservmos que existen bloques con varias salidas que se usan en forma similténea, es decir sistenss — constitufdos por varias funciones 1égicas que dependen de les nigmas va~ riables booleaas de entrada, A estos bloques se les da el nonbre de — ‘siotenas coubinacionales con ealidas miltiples. La minimizacién de una funcién mGltiple se puede efectuar tratando cada una de les funciones en forma independiente com en los ejexplos -- del punto 6.2, ein embargo no se tiene la completa seguridad de obtener- 1a forma més simple del circuito. Un método sencillo de minimisacién consiete en comparar los ma pas de Karnaugh de todas las funciones ¢ identificar los grupos que sean comfines a nis de una funcién, Estos térainos comGnes o repetidos tienen que ser implenentados uma sola ver. Una de las precauciones que es necesario considerar es que 1a salida de una compuerta puede conectarse a un nfimero limitado de entradas —~ (Fen-out, ver terminologfa de los circuitos integrados, apfndice B) Pasos para 1a winimizacién de fumeiones mfltiples por medio del mapa de Karnaugh. 1.~ Configurar el mapa de Kamnaugh para cada funcién. 2.- Buscar el grupo més pequeiio que aparece en cada uno de los mapas e— indicarlo con un cfrculo. ~ Continge e1 proceso de agrupacién partiendo del grupo mis pequefio a- el més grande. 4. Al seleccionar un grupo considerar ou utilidad de acuerdo a que sea- comin a la mayorfa de las fumciones. 5. Seleccionar el mejor juego de grupos confines a cada funcién. Ejemplo 6.8 Implemente le funcién légica que se presenta a continuaciGn. a) En fora independiente, b) Como una funcién mfltiple. F\(aBCcD) = 2 1, 4, 5, 6, 7, 8, 9, 13 #,(aneo) = Z 6, 7 ¥F,(aBcD) = = 4, 5, 8, 9 157a) Bn forma independiente FLA AB F300 AB -\o0 01 11 10 oo o1 it 10 oo o1 tM 10 ) ) co i 7 (7 0 0 Ay er iD) o1 o1 WU u wu Qa) u 10 10 VU 10 | FL = AB+Gp+aBc 2 = ABC F3 = ABCHABC FL oom alee cies pt Sin tomar en cuenta los NOT'S de entrada el costo unitario CU = 21 158b) Como una Funcién Miltiple: FL AB F200 AB Fo AB 00 1 10 oo ol 110 oo ol 1110 cD oD a a a 00 %° A on wh on a1 UW a ( ul A ul WJ 10 l) 10 00 Ef> 10 Fl = ABC + ABC + ABC + CD F2 = ABC.* ¥F3 = ABC + ABC. * ow > Att > ow > Sin tomar en cuenta los NOT'S de entrada el costo unitario CU = 17 159PROBLEMAS PROPUESTOS 1.= Defina los Sistemas Completanente Especificos. 2.- Que es el DON'T CARE? 3.-dQue es el CAN'T HAPPEN? 4.- Defina los sistemas que no estén completamente especificados. S.-uPara que nos sirve un DISPLAY? 6.-iQue eon los Decodificadores? T.- Disefle un circuite combinacional que desarrolle 1a multiplicacién binaria de 2 palabras de 2 bits. La palabra A, (AjAq) y 1a palabra B,~ (hI). BL resultado o salida del circuito marcarlo con le letra M- hs. Mo). 8.- Diseflar un circuite combinacional al que lleguen 4 ifneas de entrada— codificadas en cSdigo binario natural y cuya salida est€ codificade - en BCD. Detector de errores en BCD. Disefiar un circuito al que lleguen 4 1f- ness de entrada e indique cuando alguna de las conbinaciones no sea - BoD. 10,- Cuando se requiere extrema confianza en el control de algin proceso, se usen 2 0 3 sistemas de control que operen simultfneanente. Tel - - es el cago de un sistema que opera por triplicado, nuestro interés —- e6 que cuando menos 2 de los 3 sistemas operen satisfactorianente, Por 1o tanto se requiere sefializar 1s confiabilidad del sistema de — control, por medio de una sole salida. 11.+ En el ejenplo 6.4 disefo de un decodificador de BCD a 7 seguentos, — las combinaciones de 10 a 15 ee tomaron como CAN'T HAPPEN, 2) Disefe el miso sistema con le variante de que une conbinacién que no sea BCD muestre und B de ERROR b) Diseie e1 MISMO sistema, pero que muestre adenfis los siguientes — ana Fi, 6, E co E [F para Yas conbinaciones det 10 al Disefe un circuito que tenga 4 entradas Ty, Ip, Ty, Ip y 2 salidas 01, Op+ EL estado de 1as salidas mostraré cual Ifnes de entrad tiene en uno 16gico, es decir 1a salida es un c6digo en binario -~ natural correspondiente e cada una de las entradas. b) Disefie el mismo circuito tomando en cuenta que pueden presentarse 12.- 160unos en todas las entradas a la vez. In este caso 1a salida serk un c6digo que represente a la entrada de mayor peso. Este cir-- cuito recibe el nombre de codificador de prioridad. 13.~ Disefie um circuito combinacional que convierta cédigo gray de & - - bite a cédigo binario natural. 1617, Flip - Flops 7.0 INTRopucctoN Los circuits digitales discutidos haste ahora han sido circuitos - conbinacionales cuyos niveles de salida on cualquier instante de tiempo- dependen de los niveles que tienen las entradas en ese momento. Cual— quier entrada anterior no tiene efecto en las salidas actuales, por este notive se dice que los circuitos combinacicnales no tienen MEMORIA. Una gran cantidad de bloquee digitales eatin construfios de wa parte coubi- nacional y otra parte de memoria. Hate tipo de bloques recibea el now bre de CIRCUITOS SECUENCLALES, Ua circuito secuancial se define como un bloque digital cuyas salidas dependen no Gaicamente de sus entradas actusles sino tambifa de en~- tradan anteriores, Ea 1a fig. 7,0 aparece 1a representacién de un s: ma secuencial, seruoas ee Eee COMBINACTONAL Fig. 7-0 REPRESENTACION DE UN SISTEMA SECUENCIAL GEWERALIZADO 163Jas entradas que ya habfan entrado se alwacenan en un bloque de memo, rie y se retroalimentan a 1a entrada del bloque combinacional para formar parte de 1a expresién booleana de la salida. A diferencia de un sistema puramente conbinacional, el sistema o euencial tiene ume retroalimentacién entre la entrade y Ja salida. Ade-- mas el bloque de mexoria tiene 1a capacidad de mantener informacién, de - tal forma que los valores de entrada y salida previos puedan usarse para~ determinar las salidas actuales y futuras del sistema. Los sistemas secuenciales tiencn muy variadas aplicaciones, pueden - como elementos de memoria, por ejemplo los registros de una calcu~ ladora o un computador digital, y sobre todo donde sea necesario tener no. ci6n de condiciones anteriores, por ejemplo loe contadores digitales cuyo uso se extiende desde aplicaciones industriales de conteo de piezas 0 pro, ductos hasta los populares relojes digitales, también podemos considerar- @ los circuitos generadores de secuencia para 1a automatizacién de miyui- nas nunéricas, secuenciadores para controladores de tr&fico, etc. 7.1 DIACRAMAS DE TTBAPO Precuentemente es necesario efectuar an@lisis de circuitos secuenc. eid + Consiste de una grafica de voltaje con respecto a tienpa tm la Fig. 7.1 8@ muestra un diagrams de tiempo para un circuite for ‘wulo por una compuerta AND y un circuito de retardo de lyseguado. La entrada A consiste de un pulso con una duraciéa de 2: segundos, £1 circui- to de retardo tiene ua salida B exactamente igual a 1a entrada con la di, ferencia de que se presenta con un retardo de lu segundo, La salida de- 1a compuerta AND debe ser igual a 1 durante el intervalo de tiempo en el- cual Ay B son 1, Considerando un pequefio tienpo de propagacién de 1a compuerta tp, -~ 1a salida aparecera com se muestra en el diagrama. 164In seg. B 1 log, ace aaeeat : ‘ i ; ee ie ws ; Bee tae : pee Sesaseet eae! saee : : tp Fig. 7.1 DIAGRAMA DE TIEMPO PARA UN CIRCUITO FORMADO POR UNA COMPUERTA AND Y UN BLOQUE DE RETARDO. 7.2 FL FLOPS_INPLEMI ‘ADOS CON COMPU! AS Uno de los elementos de memoria mas simple es el flip-flop abrevia~ do FF, es un circuito 1égico con dos salidas, una afirmada y la otra ae~ gada, generalmente marcadas como Q y 9, las entradas a un FF se les Lla~ ma entradas de control y posteriormente discutirenos su cantidad y tipo. Cuando hablamos de 1a salida de un FF nos referimos siempre a la Q afirmada. Al valor (0 0 1) de 1a salida (Q) a diferencia de una com Puerta no se le Llama nivel sino ESTADO. Entonces podemos decir que un estado es un NIVEL almacenado en una memoria (FF). Con las aclaraciones anteriores podemos definir a un flip-flop cono un circuito 16gico con dos estados estables (0 y 1) en el cual las ~ transiciones entre esos dos estados pueden efectuarse por medio de sus entradas de control y datos. En la fig, 7.2 se muestra el sfmbolo para un FF. 165ENTRADAS : a4" LL, Fig. 7.2 SIMBOLO PARA UN FLIP - FLOP El circuito para un flip-flop basico puede implementarse con un par de compuertas NOR interconectadas como se muestra en la fig. 7.3 a). Obsérvese que las entradas aparecen marcadas como Ry S y las salidas como Q y Q. Este FLIP-FLOP recibe el nonbre de FF set-reset. SET = Establecer, significa colocer un uno 16gico en Q. RESET = Reestablecer, significa colocar un 0 légico en Q, también se usa el término RESET para indicar regreso al estado original o de i- nicio, R Q A a aD : a a) ’) Fig. 7.3 a) FLIP-FLOP BASICO IMPLEMENTADO CON COMPUERTAS NOR, b) COMPUERTA NOR Y SU TABLA DE VERDAD. De la tabla de verdad que aparece en 1a fig. 7.3b) podemos deducir - que con el simple hecho de que una de las entradas al NOR sea "1", 1a sa~ lida ser incondicionalmente "0" (sin importar lo que haya en 1a otra entrada). 166fmalicemos por pasos el circuito de la Fig. 7.30) antes de cer in terconectado. PASO 1 PASO 2 PASO 3 ° ° 7 0 e »— 1 r 4 ° 1 4 le) ee 0 PASO 1 las entradas R y S se colocan # un nivel de 0 16gico y 1as entradas Festantes 9¢ dejan a un uno 16gico. Con esto se logra que 1a salida pe- Ya cada NOR sea igual a un 0 1égico. PASO 2 Conservando Ry $ en coro, se conecta 1a salide de 1a compuerta su Perior e 1a entrada libre de 1a compuerta inferior, cuya salida canbia a PASO 3 ‘lida de la compuerta inferior con un (1 16gico) se conecta a = Aa entrada Libre de 1a compuerta superior (que tasbiéa tiene como entra~ 4s un 1 16gico) de tal forma que 1a salida permanece sin cambiar (en 0 - Al conclufr el paso 3 ¢1 FF se encuentra en el estado 0 (cero) - G0, U1 que es uno de sus estados establ Bl estado 1 se deduce- sinilarmente invirtiendo el orden de 1a conexién, 167Paso Paso 2 Paso 3 ° 0 1 Reo 1 | 1 1 1 ° a Bato Pera continuar con el anglisis del FF RS implementado con NOR'S usa Renee na Fabia donde se muestren todas as conbinaciones de entrada y =r tes salidas para cada conbinacién. Para R= 0 y S= 0 la salida toma dos diferentes valores en Qy G es decir los dos estados estables @y.. Cbvienente las conbinaciones restantes de R y $ causan cambios on e 9G Le comprobactén de estos cambios se efectia a partir de éiertos es tados determinados como se mu tra en los pasos 4, 5 y 6, PASO 4 A partir del estado cero Reo Q=0 168Paso 5 A partir del estado 1 R=O 1 R=0 1 ° 1 0 s=o0 sel PASO 6 A partir de cualquier estado Al estar e1 FLIP-FLOP en el estedo "00" para entradas R= ly $= 1 ¥ canbiar simulténeanente las entradas R y $ a "0" puede caer en el este do "01" 0 "10"-indistintanente, Se dice que el circuito de 1a fig. 7.3.0, FH implementado con NORS tiene MEMORIA por que el cambio de estado no de pende Gnicanente de las entradas actuales sino también de la secuenci: anterior de las entradas. En la fig. 7.4 se muestra el efmbolo para e FF RS y ou tabla de estados. Fig. 7.4 SIMBOLO PARA UN FLIP ~ FLOP RS 169Bo la fig. 7.5 aparece el diagrama de tienpo para el FF RS. Notese ave cuando § canbia a 1 en ¢,, Q canbia un instante después. (epee que~ ®* ¢1 tlempo de propagacién del FF). Cuando § regresa a 0 (9), Q perma Rece en 1 (no cambia), Cuando R canbia a 1 (ty) Q cambia a 0 un tpft - después, Lo tiespos de duracién para R oS deben ser nfs grandes que - Jos tpee. tp tp Fig. 7.5 DIAGRAMA DE TIEMPO PARA UN FF - RS Es muy frecuente encontrar un FLIP-FLOP Rg implementado por medio de Conpuertas MAND. a operaciGn de este TP puede analizarse de 1a wiews ma nera empleada para el FF implementado con cCompuertas NOR. En la fig. 7.6 estados @ yt)7.3 FLIP-FLOPS CON RELOS Hxiote una tercer entrada de control a un FF llamada RELOJ, con este nombre se denomina a una seiial de onda cuadrada positiva, generalnente simftrica en perfodo y con una magnitud minima de un cero légico y ~~ nfxima de un uno 16gico. La sefial de reloj permite al FF cambiar de estado. Estos canbice-- de estado pueden efectuarse en 1a TRANSICION POSITIVA del reloj (cuando- cambia de 0 a 1) 0 en la TRANSICION NEGATIVA (cuando canbia de 1 a 0) en Je Fig. 7.7 se observan 2 sefiales de reloj, no todas las oj son simétricas. ‘TRANSICTON 0 t POSITIVA +————. asssicron t NECATIVA Fig. 7.7 SERALES DE RELOJ A menudo se presentan sistemas secuenciales configurados por varios FLIP-FLOPS que operan como SISTEMAS SECUENCIALES SINCRONOS, el término — sfncrono se refiere a un sistema donde 1a secuencia de transiciones en - jos diferentes FLIP-FLOPS esta controlada por una misma sefial de reloj For otro lado los sistemas secuenciales que no tienen las caracterfati- cas discutidas anteriormente se les llama SISTEMAS ASINCRONOS. La sefial de reloj usualnente se representa por las iniciales del —- término en inglée CK (CLOCK). im7.4 FLIP-FLOP RS CON RELOJ En la fig, 7.8 se muestra un FF construfdo con NOR'S al que han agregado un par de compuertas AND. Aparece adems de R y § una ter-- lem cer entrada de control CK (reloj). Cuando 1a seal de reloj CK es igual a CERO se agegura un nivel de - 0 208-0 1a salide de cada compuerta AND, esto condiciona al FF a perma necer en alguno de los dos estados estables (0 0 1). Cuando Ja sefial de- reloj es igual a UNO los valores de R y $ pasan a las entradas del EF y - to cambian de estado (dependiendo del valor Ry S), Cuando R= 1yS=1 Provocan un estado indefinido al bajar 1a sefial de reloj CX. Fig. 7.8 FLIP-FLOP RS CON RELOJ Para representar el conportaniento de un FF con reloj se upa una ja~ bla llamada TABLA CARACTERISTICA. Aqui aparecen nuevas nomenclaturas para las Q. El valor de Q antes de que se presente el pulso de reloj se le- ‘Hana Qn o ESTADO ACTUAL y al valor de Q después del pulso de reloj se le dana Q,41 © estado pr6ximo. For ejemplo si R= 0 y § = 0 y sq presenta- tm Pulso de reloj, el préxino estado es el mismo, Q.4. - Qn, com se pues tra en le tabla de la fig. 7.9, Fig. 7.9 TABLA CARACTERISTICA PARA UN FF RS. 472He tp tp tp Fig. 7.10 DIAGRAMA DE TIEMPO PARA UN FF RS CON RELOJ 7.5 FF IK EL estado indefinido del FLIP-FLOP RS de 1a fig. 7.8 puede eliminar Se usando ua retroalimentaci6n adicional como se muestra en la fig. 7.11 ta salida Q regresa « través de una compuerta AND de tres entradas a le — entrada R del FF y lo mismo sucede con 9, Las entradas libres a las com Plertas AND se marcan como J y K, La operacién del circuito aparece gra- ficada en 1a fig. 7.12, Cuando J y K son 0, Ry S permanecen en 0 y los Pulsos de reloj no canbian el estado del FF. Cuando el estado inieial — del FF es Q = 0, La salide Q retroalinentada a 1a entrada K inhibe el com bie de esa compuerta cuya salida permanece en 0. Por lo tanto una entrada de K= 1 servird Gnicanente para restablecer el FF (o sea Q= 0). En es- Se instante una entrada en J = 1 puede lograr una Q = 1, Cuando el est do inicial es igual a 1 e1 FF puede reestablecerse por medio de la entra da K. Cuando J y K son 1 se presenta una caracterfstica especial, si el- estado inicial es Q= 0 la K se encuentra inhibida por Q = 0 Por lo tanto el FF no puede reestablecerse, sin embargo cono = 1 y J= lel PF can bia al estado 1. Cuando se presenta un nuevo puleo de relo§ el estado —~ Préximo serd el complemento del estado actual. $i @l pulso de reloj es - 173mis corto que los tiempos de retardo tp o mucho mia grande que 1a sume de tos el FF no operar& correctamente. R x Q cK J Q Fig. 7.11 FLIP - FLOP JK tp tp Fig. 7.12 DIAGRAMA DE TIEMPOS PARA UN FF JK 7-6 FLIP-FLOP Jk DISPARADO EN EL FILO DE_UNA TRANSIGION DE Cuando 1a operactén del FF JK depende de un pulso de reloj de un a cho espectfico, se puede usar um circuito que recorte el pulso de reloj-- fal como se muestra en la fig. 7.13. La aefial de reloj se aplica a ina Compverta AND de 2 entradas. La otra entrada del AND es 1a miena sefial - del reloj invertida y retrasada 3 tiempos de propagacién tp. La opere ei6n del circuito we muestra en le fig, 7.14 17%x, % Keep Fig. 7.13 CIRCUITO RECORTADOR DE PULSO DE CK Fig. 7.14 DIAGRAMA DE TIEMPO PARA ILUSTRAR LA OPERACION DEL RECORTADOR DE PULSO, Bl FLIP-FLOP JK con un cireuito de entrada de reloj cuyo comporta-— miento sea senejante al de 1a fig. 7.13 se le conoce como FLIP-FLOP JK con disparo en el filo de 1a transiciGn del CK. tn la fig. 7.15 a su efmbolo y eu tabla caracterfetica, 175Fig. 7.15 SIMBOLO Y TABLA CARACTERISTICA PARA UN FF JK 7.7 ELIP-FLOP JK MAESTRO ESCLAVO Bl circuito recortador de CK tiene un pequeffo defecto, cuando se pre, sentan sefiales de reloj lentas con respecto al tiempo, con un tiempo de - Gubida de la pendiente, promedio de 10 tpd, simplemente no habria salide~ del circuito de la fig. 7.13. El problena de recibir una sefial de CK lenta puede superarse con el- uso del un FLIP-FLOP MAESTRO-ESCLAVO. Este circuito incorpora 2 FF RS y- con un juego de compuertas cono sc muestra en la fig. 7.16, Fig. 7.16 FLIP-FLOP JK MAESTRO-ESCLAYO 176La fig. 7.17 describe detalladanente el diagrana de tiempo para un- FF JK MAESTRO ESCLAVO. A grandes rasgos 1a explicacién es como sigue: - partiendo de CK = 0, al subir el pulso de CK les compuertas3y 4 aislan - lds entradas del FF ESCLAVO en otras palabras Ry y S, son 0 y Qa y Gano pasan @ través de las compuertas por lo tanto el FF ESCLAVO no cambia de estado. fn este instante las entradas en J y K condicionan el estado del FF MAESTRO, Al bajar el pulso de reloj las compuertas 1 y 2 aislan- las entradas Ry y Sy obligando al FF MAESTRO a permanecer en el mismo tado. A ou vez las compuertas 3 y 4 permiten el paso de Qn y Jaa Ry y~ Sgy entonces el FF ESCLAVO copia el estado del FF MAESTRO ky {00 Fig. 7.17 DIAGRAMAS DE TIEMPO PARA UN FF JK MAESTRO ESCLAVO 7.8 CARACTERISTICAS DE LOS FLIP-FLOPS En los puntos anteriores de este capftulo henos trabajado con FLIP- FLOPS RS y JK y tanbién hemos descrito su funcionamiento a partir de una TABLA CARACTERISTICA y un DIAGRAMA DE TIEMPOS. Sin embargo, existen o-- tros dos tipos de FF, el FF-D y el FFT,tanbign existen otras tablas que- inerementan 1a cantidad de informacién de un FF determinado para eu apli, caci€n, Ademfs de 1a tabla caracterfstica existen la TABLA DE EXCITACION y LA TABLA DE ESTADOS. v7TABLA CARACTERISTICA TABLA CARACTERISTICA Como lo hemos visto anteriormente 1a tabla caracterfstica tado de las entradas a un FF,para cada combinaci6n existe una salida (en- Sete caso el estado préxino Q.,,). Tomando cono ejemplo 1a tabla del FF - JK se lee de 1e siguiente forma: para una entrada de J y K 1a salida es ~ TABLA DE_ESTADOS _ La tabla de entados ‘sw listado de las combinaciones del es-- ‘ado presente Qu y las entradas al FF, para cada une de estas combinacio- bee existe un estado préxine Q.41. Y se lee de ta Siguiente forma: si - TABLAS DE_EXCTTACION ABLAS DE EXCITACION La tabla de excitacién es im ligtado de. lag combinaciones det estado Pretente Qu y el estado préxing 1" Fara cada comhinacién debe de exie- tir un valor de las ENTRADAS que condicione 1a combinacién, esta tabla se~ lee asf: si tenemos un estado actual Qn y queremos cambiar un estado - . Préximo Qe iCual debe Ser el valor de 1a entrada? La tabla de @stados 178FLIP-FLOP JK a) b) °) 4) Fig. 7.18 FLIP-FLOP JK a) SIMBOLO, b) TABLA CARACTERISTICA c) TABLA DE ESTADOS d) TABLA DE EXCITACION 179FLIP-FLOP RS 00 = Q 01 cK a 10 : u ®) ») se) 4) Fig. 7.19 FLIP-FLOPS RS a) SIMBOLO, b) TABLA CARACTERISTICA ¢) TABLA DE ESTADOS 4) TABLA DE EXCITACION 180‘LOS FLIP-FLOP D ¥ T El FF JK es wm dispositivo muy veradtil, sin embargo en ocasiones - 6 necesario reducir el némero de entradas de control a un FF e incluso - restringir su funcionamiento a solo unos cuantos estados, Una de las opciones que presenta el FF JK es hacer una conexién en— tre Jy K, K = J.E1 comportamiento de este FF se describe en la fig. 7.20 Se puede ver en su tabla caracterfstica que cuando T= 1 el estado del — FF oe complementa, el nombre de este FF en inglés es togle, o simplemente FLIP-FLOP T. La otra opeién es conectar a J lo que entra a K pero negado oK= J, 1a caracterfstica de eate FF aparece en 1a fig. 7.21. 21 nombre que recibe es FLIP-FLOP D del término en inglés delay. ‘Las tables caracterfsticas del FFT y FFD se obtienen de la tabla ca~ racterfstica del FFIX. FLIP-FLOP Q : i i | cK. a a K a) b) Te) _. Oo oS) ©) e) Fig. 7.20 FLIP FLOP T.a) SIMBOLO, b) IMPLEMENTACION DE UN FFT A PARTIR DE UN FF JK. c) TABLA CARACTERISTICA 4) TABLA DE ESTADOS e) TABLA DE EXCITACIONFLIP-FLOP D — FF p— wha epee ae fees aj» LG ee frace *) ») to | o afi °) 4 00 on e) 10 ey fie. 7-21 FLIP-FLOP D. a) SIMBOLO, b) IMPLEMENTACION DE UN FFD A PARTIR ~ DE UN FFJK, ©) TABLA CARACTERISTICA, a) TABLA DE ESTADOS, ec) TABLA DE BX crracton. 4827.9 OTRAS ENTRADAS DE CONTROL A UN FLIP. Las entradas a los FF que henos discutido en los puntos anteriores de este capitulo y que denominanos entradas de control Qs, J, K, 7, D), cen en 1a categoria de entradas SINCRONAS porque el efecto que tienen ~ sobre el estado del FF depende de que se presente el puleo de reloj, en= otras palabras estn sincronizadas al CK. Gon el propésito de aunentar 1a versatilidad de los FLIP-FLOPS ee - tes dota de otras dos entradas de control que operan en forma ‘ASINCRONA- a8 entradas son el CLEAR y el PRESET. La operacin asfncrona se re-- Flere a que no necesitan del puleo de reloj para actuar sobre el FF. 0-~ tra caracterfstica de estas entradas es que son entradas prioritari es decit actGan sobre e1 compottamiento del FF sin permitir la accién de o- tra entrada, incluso el reloj CK. cuzaR Esta entrada asfncrona condiciona al FLIP-FLOP a cargar un 0 légico en Q. CLEAR = BORRAR, el. concepto de borrar una memoria jocia con - la escritura de un 0 i6gico. PRESET Feta encrada asfncrona condiciona al FLIP-FLOP a cargar in 1 Igico en Q. CLEAR = PRESET. Fi CLEAR y PRESET pueden actuar sobre el FF presentfindose cono nive Jes altos (1 0g.) o bajos (0 10g.) A diferencia de les dents entradas. 41 TF el reloj se considera ua entrada DINAMICA puesto que loa ‘canbios- del FF se presentan en las transiciones ya sea positivas o negativas, - Las entradas ACTIVAS de tipo alto 0 bajo 1o nisno las entradas dinémi—— cas 9@ representan grficamente como se muestran en 1a fig. 7.22 i le fig. 7.23 aparece una tabla caracterfstica que muestra la ac ci6n del CLEAR y PRESET sobre un FFD, la sefial de veloj tanbign aparece- en esta tabla que corresponde a un FFD SN 7474. 183»b) °) + | le | +s — a) Fig. 7.22 a) ERD CON PRESET Y CLEAR, b) ENTRADA ACTIVA ALTA, ¢) ENTRADA ACTIVA BAJA, d) ENTRADA DINAMICA’ ALTA — e) ENTRADA DINAMICA BAJA, PR ») ) PARA UN FED SN 7474 18%7,10 REGISTROS DE CORRINIENTO Se le da el nombre de REGISTRO DE CORRTMIENTO a un grupo de FLIP- - FLOPS conectados en cascada. Es decir, un registro es un circuito en el= cual las salidas de cada FF se conectan a la entrada del siguiente. Otra caracterfstica importante es que todos los FF de un registro comparten el niemo reloj, con esto se asegura que todas las transiciones sean similté- neas. Tos tegistros de corrimiento se clasifican de acuerdo a la fora en- ‘ue cargan y entregan ou informaci6n, existen 5 categorfas. 1+ mntrada serie-salida serie 2- Entrada serie-salida paralelo 3- Entrada paralelo-salida serie 4- Entrada paralelo-salida paralelo 5- Entrada paralelo-salida paralelo bidireccional #l couportamiento de cada FF en un registro debe ser igual al del — FE-D, también se usen FLIP-FLOPS JK o RS conectados como FF-D, En la fig. 7.24 a) se muestra un registro de corrimiento de 4 bite formado por 4 FF-RS configurados como FF-D, el CK es comin a todos los —~ FF lo mismo que el CLEAR. En el inciso b) de esta misma figura aparece m diagrana de tiempo, donde se puede apreciar el corrimiento que experi- wentan 2 UNOS a través del registro, ENTRADA SERIE~SALIDA SERIE Pricticanente no existe Ifmite en cuanto a 1a cantidad de bite de un Fegiatro ENTRADA SERIE~SALIDA SERIU, puesto que un eireulto integrado pre- cise de Gnicenente 5 terminales, Lyentrada, 2Z,oalida, 3, reloj, 4 ys Voc y GND. (alimentacién), Este tipo de registros se fabrican voualmen- Fe en 8 bit como se muestra en le fig. 7.25, La entrada serie ee el producto de Ay B, la salida es la del Gltino FF ayy a. 185SALIDAS PARALELO a) b) Fig. 7.26 a) REGISTRO DE CORRINTENTO DE 4 BITS ENTRADA SERTE-SALIDA SERIE, SALIDA PARALELO. 5) DIAGRAMA DE TIEMPO. at dae [ate lal lade Fig. 7.25 REGISTRO. DE CORRIMIENTO ENTRADA SERIE-SALIDA SERIE DE 8 arr, ENTRADA SERIE-SALIDA PARALELO ARIRADA SERIE-SALIDA PARALELO Bn este registro de corrimiento existe 1a limitante de la cantidad ~ Gel circuito integrado, de tal form que se fabrican en can tidades reducidas de bits. fn 1a fig. 7.26, se mue. tra un registro de rrimiento que carga 1a informacién serie, 12 entrada serie es igual aFig. 7.26 REGISTRO DE CORRIMIENTO ENTRADA SERIE-SALIDA PARALELO. ENTRADA PARALELO-SALIDA SERIE Existen dos formas de cargar datos en paralelo. La primera ee usando lag entradas de PRESET y CLEAR de cada FF, como se muestra en la fig.- 7.27. Este tipo de carga es asincr6nica. Para explicar la carga en para~ Aelo, tonenos una de les entradas. Al habilitarse 1a 1fnea de carga en P ralelo y entrar un 1 por A 1a salida del NAND superior es un 0 1Sgico y~ 14 del NAND inferior es un 1 16gico, por lo tanto se acciona el PRESET y- Q= 1, Si 1a entrada es 0 1égico, 1a salida del primer NAND es un 0 y la del segundo es un 1 por lo tanto se acciona el CLEAR y Q = 0, cuando se —~ cambia el modo de operacién LOAD = 1 los datos corren en serio. ENTRADA PARALELO-SALIDA PARALELO ENTRADA PARALELO-SALIDA PARALELO. La segunda forma de cargar datos en paralelo es por medio de un se-= lector semejante al discutido en el punto 6.2 del capftulo 6. La salid del selector se conecta a 1a entrada de cada FF, una de las entradas del- selector es la entrada paralelo y 1a otra es 1a Q del FF anterior. im la fig. 7.28 aparece este circuito. La carga de datos es SINCRONA ea decir- swe Para cargar datos en serie o paralelo es necesario el puleo del reloj. 187ENTRADAS, PARALELO Fig. 7.27 REGISTRO DE CORRIMIENTO ENTRADA PARALELO-SALIDA SERIE ENTRADA SERIE, ENTRADA PARALELO So CONTROL be) Tt | iy | I Hes {|S Lot ls HOE UE J) ey SALIDAS PARALELO Fig. 7.28 REGISTRO DE CORRIMIENTO ENTRADA PARALELO-SALIDA PARALELO, 188ENTRADA PARALELO-SALIDA PARALELO BIDIRECCTONAL Al registro bidireccional con todas las dens funciones se le conoce generalmente como REGISTRO UNIVERSAL, su operacién es semejante al re sistro con carga en paralelo que utiliza un selector, solo que aquf L entradas del selector son 3. Una viene del FF anterior otra de 1a entra da paralelo y la Gltima del FF posterior. Si se desea correr datos a la derecha se usa 1a primer compuerta, si se desea correr datos a la izquier da se usa 1a Gltima compuerta para cargar los datos del FF posterior. in la fig, 7.29 muestra este registro. ENTRADA SERIE ENTRADA SERIE CORRIMTENTO A LA CORRDMTENTO A LA DERECHA TZQUIERDA ENTRADA PARALELO Fig. 7.29 REGISTRO DE CORRIMIENTO BIDIRECCIONAL (UNIVERSAL) 1897.11 MULTIVIBRADORES dos es 1a siguiente: 1+ ELRMENTOS BIESTABLES, ticnen 2 estados estable: diados en los puntos anteriores de este mismo capitulo estén inclufdos Los FLIP-FLOPS estu-- en esta clasificacién, 2- ELEMENTOS MONOESTABLES. Son circuitos con un solo estado estable, del- cual pueden cambiar por un predeterminado intervalo de tiempo. Des--- Puée regresa a su estado original. 3- ELEMENTOS ASTABLES, se refiere a un circuito que tiene 2 estados y no- Permanece estable en ninguno de ellos. MULTIVIBRADOR MONOESTABLE También conocido como ONE-SHOT, SINGLE-SHOT o START-STOP, es un FF - empleado para producir pulsos con una duraci6n que puede ser independien- Fe a le frecuencia de entrada. E1 FF se dispara con una entrada transito via, causando un cambio al estado no estable, por un tiempo determinado - Por un circuito externo RC ¥ después regresa a su estado original. En- 1a fig. 7.31 aparece M21 multivibrador moncestable, la exactitud y dure: cién de 1a salida dependen de 1a resistencia Rx y capacitor Cx externos - y estén determinados por 1a siguiente expresién: 0.7 Eh a+ Gy Donde Ot oF Ry = ohms k = 0,28 para wn 74123 = 0.32 para un 74122 0.33 para un 741123 0.37 para un 741122 190Ov puso be miso a Tre eee eras pecs yu a) b) Fig. 7.30 MULTIVIBRADOR MONOESTABLE a) SIMBOLO LoGICo b) APLICACION DETECTOR DE UN PULSO INTERMI- TENTE. Fig. 7.31 CONEKION PARA UN 74121 MULTIVIBRADOR NONOESTABLE. 191MONOESTABLES REDISPARABLES Y NO REDISPARABLES En un multivibrador moncestable existe un retardo de tiempo entre la entrada y 1a salida determinado por 1a constante RC, in la fig. 7.32 a)- se muestra el comportamiento del multivibrador monoestable NO REDISPARAS BLE. a salida inicia en 6u estado original "0" al presentarse el pulso- A cambia al estado "1", y permanece en este estado por un tiempo "t" y los pulsos B y C se ignoran a lo largo del " al circuito y el pulso E no afecta al monoestable por que no es una tran- ", el pulso D dispara de nuevo - sicién de "0" a "1" mientras 1a salida esté en "0". El multivibrador monoestable REDISPARABLE puede redispararse antes - de que el pulso de salida termine, esto hace que el tienpo del pulso de - salida se extienda, En la fig. 7.32 b) aparece el comportamiento de este multivibrador. E1 pulso A cambia de estado al circuito y el puleo B lo - redispara logrando asf un tiempo doble para el pulso de salida. a) 1) Fig. 7.32 DIAGRAMAS DE TIEMPO PARA a) UN MULTIVIBRADOR MONO- ESTABLE NO REDISPARABLE Y b) UN MULTIVIBRADOR MONO ESTABLE REDISPARABLE. 192,FOTO-DETECTOR AMPLIFICADOR (OESTA- BLE oe 7 REDISPARA| BLE | DRIVER Foco ‘APAGADO ENCENDIDO Fig. 7.33 Detector de Cero Movimiento de la Flecha de un Motor Bn la figura 7.33 aparece una aplicacién de un miltivibrador mono-- estable-redisparable, se trata de un detector de cero movimiento de la - flecha de un motor. Este circuito es muy {itil sobre todo en motores grandes a los que - cont{nuamente se les cambia el sentido de giro. Su objetivo principal ~ es evitar 1a demanda excesiva de corriente de armadura para vencer la — inercia de giro, en sentido contrario. FUNCIOWAMTENTO Zn 1a flecha del motor se colocan una o varias marcas reflejantes ~ que se captan por un foto-detector, cuya sefial acondicionada mediante — un amplificador, dispara a un multivibrador moncestable-redisparable. Le constante de tiempo se ajusta a un valor tal que al pasar 1a pri. wer marca dispare al nonoestable y continGe este redisparkndose con 1as- siguientes marcas. Mientras al mono mantendré ~ apagado. Al no detectarse mis el paso de las marcas, el retardo de tiempo — concluirf, cambiar de estado e1 mltivibrador y el foco encenderf indi- table permmezca disparado el foco 19%‘MULTIVIBRADOR ASTABLE También conocido como FREE-RUNNING, es un dispositivo que tiene co- ‘lida dos eatados y ninguno de ellos es estable, el resultado es que 1a salida oscila entre esos dos estados obteniéndose una onda cuadrada - Positiva. El Timer 555 ee usa satisfactorianente como multivibrador table, tiene un ciclo de trabajo ajustable y opera con frecuencias de -- 0-1 Hz @ 100 Kiz, en 1a fig. 7.34 se muestra su conexién cono astable. Voc (5a + 15v) 4 ‘RESET EDSSEREREE Salida (DESCARGA) THRESHOLD TRIGGER CONTRA Fig. 7.346 TIMER 555 CONECTADO COMO MULTIVIBRADOR ASTABLE. 194PROBLEMAS PROPUESTOS 1.-Cual e6 la finalidad de un Diagrama de Tiempo? 2.- Defina lo que es un Flip - Flop 3.> Deseriba 1a diferencia entre un sistema sfncrono y un asfncrono. 4.~ Que funcién tiene el reloj en un Flip ~ Flop. S.- ‘complete. las tablas de excitaciéa para cada tipo de Flip - Flop, en los siguientes estados. Ca FF FF FP FP D r RS IK be COM mM OOH PH OOH CO] Heer oooGoOO Jorn oCCorm mH occa OM OHOnOHOrororol OCC One eH OOO Om Hoe JoOm ROOM HOCH Hoon JOM OM OM OH OHOMonne SSS rererererenas| S-raBn que consiste un Registro de Corrimiento, cuantos tipos hay y de~ fina brevemente cada uno de ello: 7-- Dos FF - JK son interconectados como se muestra en la fig. Deter-- mine la tabla de excitaciGn para los dos FF, con entrada de reloj.- Comience con AB = 00. oa 7 x . x % IR LK 1958.~ Define brevemente, los multivibradores. a) Biestables, b) Monoeste- bles (Redisparable y no Redisparable) y c) Astables. Compruebe, realizando 1a tabla caracterfetica, guracién corresponde a un FF - Jk ri 1a siguiente confi 10.~ Determine que tipo de FF representa 1a siguiente configuracién realizan do la tabla caracterfetica. x s 12 ox |= a he R 196Diseno Secuencial 8.0 INTRODUCCION Cuando hicimos referencia @ un SISTEMA SECUENCIAL en el punto 7.0 — del capitulo anterior, representamos a estos eiatemas como un bloque que- tiene una parte COMBINACIONAL y una parte de memoria formada por FLIP - - FLOPS como se muestra en la fig. 8.0 Para establecer una metodologfa de disefio secuencial partiremos del- hecho de que un FF ya esta disefiado, por ejemplo los FLIP-FLOPS JK, RS, D ¥T que también fueron discutidos en el capftulo anterior, entonces lo - Gmico que realmente queda por disefiar es 1a parte combinacional. Fig. 8.0 LA PARTE DE MEMORIA EN UN SISTEMA SECUENCIAL ESTA FORMADA POR FLIP-FLOPS. 1978.1 TABLAS DE ESTADOS Una TABLA DE ESTADOS también conocide como tabla de transicién ea un listado de los istena digital. EL méximo nfmero de estados de un sistema digital est& limitado por- el nero de FLIP-FLOPS, Si el sistema tiene n FLIP-FLOPS e1 ntmero de - estados es igual a 2". £1 nGmero de entradas o ealidas a un sistema digi tal NO esté relacionado con el nfinero de estados. Una tabla de estados debe contener 1s siguiente informacién: 4) Los estados presentes Q, indicadoa por un niimero binario, ») Los estados préximos Q,,, para todas las COMBINACIONES de Q, y la en-~ trada al sistena. ©) Las salidas correspondientes 2 cada una de estas conbinaciones. tados de un En 1a fig. 8.1 aparece un FF-RS y su tabla de estados distribufda ea dos formas diferentes. La forma del inciso c) es més préctica para la -- Fepresentacién de sistemas secuenciales. R Q cK, a : a a) ENTRAD OL 70 iT gsr. Prox. | est. Prox. | EST. RROX. Sa St St Pe fy] 1 ° Fig. 8.1 FF RS a) SIMBOLO b) y c) TABLA DE ESTADOS. 198DE_TRANSICTON El andlisis de un FF se hace generalmente usando un diagrama de - tiempo, que es un método Gtil incluso para bloques secuenciales pequefios. Sin embargo es preferible usar un DTAGRAMA DE TRANSICION de estadon. Un DIAGRAMA DE TRANSICION es 1a representacién gréfica del comporta~ miento de un sistema secuencial. La informacién de una tabla de estados- puede trasladarse a un diageama de este tipo. En un DIAGRAMA DE TRANSICION cada estado se representa por un cfrculo y cada transicién se representa por una flecha que parte de un estado- y termina en otro 0 en el mismo. Las entradas 0 salidas del sistena se - marcan sobre cada flecha para indicar su valor en cada transicién. En la fig, 8.2 se miestra un diagrama de transicién generalizado pa ra un sistema secuencial que tiene 2 estados, una entrada y una salida. ENTRADA/SALIDA ENTRADA/SALIDA ENTRADA /SALIDA ESTADO 0 ESTADO 1 ‘TRANSICIONES Fig. 8.2 DIAGRAMA DE TRANSTCION GENFRALTZADO 199Una flecha que sale de un estado y regcesa a el mismo estado indica que el sistema no experiments ninguna transicién, fig. 8.3a). Un estado transitorio se indica por una flecha que sale de el, fig. 8.3b), En e: te tipo de estados generalmente nc se puede entrar pero si se puede lir. ¥ por Gltimo los estados aiclados fig. 8.3c) se puede entrar a - ellos pero no se puede salir. a) ») ©) Fig. 8.3 VARIOS TIPOS DE ESTADOS a) PERNANENCIA, b) ESTADO TRANSITORIO, c) ESTADO AISLADO, 200ante al de diseno comb inne ie: onene ial es seme EI mitaile de diseno nal, y aunque algunos autores sofistican mucho este proceso el métode bi- sico se reduce a Los siguientes pasos I~ Especificacién del sistema. 2- Determinar el niimero de entradas v salidas. 3 Seleccionar el tipo de FLIP-FLOPS 4- Trasladar el comportamiento del sistema una tabla de estados. 5~ Reduceién de estadas. 6- Implementacién de lox bloques combinacionales de entrada y salida. ESEMPLO 8.0 Diseiie un sistema digital que tenga dos estados (0 y 1) adends una entrada Uy una salida 7,si la ontrada E= Ql sistema debe permane= cer en el mismo estado, xi la entrada E= 1 debe cambiar de estado y ta = salida Z - 1 solamente cuando 1a entrada E = 1, y el sistema esté en el - estado "0". 1+ ba deseripeién anterior cumple con el primer paso de diseio. as al sistema. 2- Determinar el # de entradas y sali 3+ El sistema sera disefiado por los 4 tipos de FF, JK, RS, Dy Nétese que una vez seleccionado e] tipo de FF resta 1a parte combina cional, que conecta la entrada A y la salida Z con el bloque de memoria. ENTRADA F. 2_ SALIDA re -— cK 4- Para trasladar el comportamieato del sistema a una tabla de ver-- dad haremos uso de un diagrama de transicién. rorENTRADA/SAL IDA ws ofo o/o Estapo " 1/0 esTapo "1" : ee Ee eevee RESET ox tno swine | RN oan a Saat Sat 0 0 0 1 1 fae te el 0 Ciara eae la tabla de estades debe inclufr 1a entrada Ev el o los FLIP~ PLOPS- que se usardn para implementar el sistema, Por lo tanto lo dmico que can- bin en Los ejemplos subsecueates es precisamente la entrada al FF. 5+ REDUCCION DE ESTADOS a) No existen estados redundantes. 202DISERO CON UN FF_T E=0 - ENTRADA ENTRADA| ESTADO ESTADO AL ESTADO aL PRESENTE ‘PROXIMO SALIDA IF PROXIMO coo FF Se Sot ‘ : Sa ' a [—e ° ° 0 Fi T 1 o oO oO o 1 Para llenar 1a tabla anterior podemos auxiliarnos de la tabla de ex- citacién del FFT Sa Sata T 00 ° o1 1 10 1 u 0 Como podemos observar en 1a tabla de estados, la salida Z y la entra da al FF T son funcién de Ey Q, y adends estén completamente especifica~ das. En 1a parte superior del mapa aparecen lae dos combinaciones de E y en el extremo izquierdo los valores de Q,, esto nos hace recordar el acomodo de un mapa de Karnaugh para una funcién de 2 variables. 1 Ze a \ 22 o fol@ 1 [ofo 1 & v2 0 0 ifo 2,9.) = B90 203IMPLEMENTACION 2 SALIDA NOTA: LA SENAL DE RELOJ NO INTERVIENE EN EL DISENO. DISENO CON UN FF JK El Gnico cambio de 1a tabla de estados es Ja entrada al FF en este - 0 gon =, Jy Ky Tabla de excitacién del FF JK. 204ENTRADA E DISERO CON UN FF D El Gnico cambio de 1a tabla de estados es 1a entrada al FF en este caso es solo una, D. 2(,@a) © E.G La salida permanece igual - Pueato que depende eolamen- te de (Ey Q&m). 2 SALIDA 0 Eel ENTRADA ESTADO | ESTADO |SALIDA] AL | ESTADO | SALIDA] AL PRESENTE | PRoxio | z FF | PRoxMO| z F % St PP Sasa be ° ° ° o | 1 1 1 1 o 1 0 o 0 Tabla de exci tacién para = un FF D. 205z oO 1 a ofeT@) 2@,Q,)% 8.8, 1 [ore] * D(E,(,)* Eada + BQ, D(E,0,)" E@Q, TMPLIMENTACION 2062(8,Q,) = E.G REQ) = EQ, S(,Q,) = £9, INPLEMENTACTON SALIDA 2078.4 SISTEMAS SECUENCIALES DE MAS DE 2 ESTADOS El disefo secuencial de fs de 2 estados implica adenfs de le reduceién de estados que se discutiré posteriormente, la asignacién de -- los estados. Conforme aunenta le cantided de estados, aumenta también la - posibilidad de seleccién de un estado apropiadamente Imaginenos um sistema secuencial con 4 estados cuyo diagrama de ~ - transicién aparece en 1a fig. 8.4, 1a asignact6n de los siguientes esta— dos conducirf a disefiar un sistena secuencial donde su parte conbinacio—- nal sea aimple o muy complicada, Bate sistema no tiene més entrada que - el CK, por lo tanto en 1a diagonal que se dibuja sobre cada flecha no a indica la entrada. 10 n Fig. 8.4 DIAGRAMA DE TRANSICION AL QUE NO SE HA ASIGNADO TODOS LOS ESTADOS. BJEMPLO 8.1 Disefie el sistema secuencial que aparece en la fig. 8.4 asignando — Jos estados restantes en cédigo binario natural ascendente. ‘SPECIFICACION DEL SISTEMA a) Para especificar el sistema usaremo: un diagrama de transicién. 208fo 00 a 10 2- DETERMINAR EL NUMERO DE ENTRADAS ¥ SALIDAS DETERMINAR EL NUMERO DE ENTRADAS Y SALTDAS a) No existe més entrada que el CK >) Las salidas es una sola y es verdadera en 2 ocasiones A cK ‘3+ SE USARAN FF T Dejarenos al lector 1a implementacién con otros tipos de FF. ‘4- TABLA DE ESTADOS Los subSndices de los estados préxinos Q,,,, s¢ omiten por sinplicidad. Tabla de excita- cién, 209a) 71%) = Go 904%) = 1 Log b) 8(Q,%) = Q IMPLEMENTACION SALIDA Wo existe una reglamentacién formal para el acomodo de los FLIP-FLOPS y compuertae en un sistema secuencial, le distribucién anterior se hizo -~ para la simplificaci6n del circuito. 210BJEMPLO 8.2 DE una asignacién diferente al sistema secuencial de 4 eatados de - la fig. 8.4 in ESTADOS PRESENTES % % a8.5 SISTEMAS SECUENCIALES QUE NO ESTAN COMPLETAMENTE ESPECIFICADOS La no completa especificacién también se presenta en los sistenas o cuenciales. Cuando el nfinero de eatados NO es un entero potencia de 2 se dice que el sistena no esta coupletamente especificado. En este caso la~ asignacién de algGn estado no se encuentra especificada por dos mot ivoa.- fL primero ex que e) estado en cuesti6n sea un estado aislado y el segundo que se trate de un estado transitorie (un estado transitorio es aquel- al que no se puede entrar por medio de las entradas de control del sistema Pero ei se puede salir de el), En cualquier caso un estado no especifi do se manifiesta como un don't care para el disefio del sistena. En la fig. 8.5 se presentan dos diagranas de transicién en uno de - Jos ‘cuales e1 estado 11 no se presenta y en el otro aparece como un esta~ do transitorio. a) b) Hig. 8.5 SISTEMAS SECUENCIALES QUE NO ESTAN COMPLETAMENTE ESPECIFICADOS- 8) ESTADO AISLADO , b) ESTADO TRANSITORIO. 212BJEMPLO 8.3 Disefie el aiguiente sistema secuencial que no eaté completamente es~ pecificado, Cc © 10 F a t cK rstapos | EsTADos ENTRADA A Presentes | Proxrwos | SALIDA | 105 'pp. %% % % TN 00 on 0 01 o1 10 o a 10 00 1 10 x x 1 % % 01 % % VT 1 3 [Gipxe FiO) BH weeeeee Tl) = Mp = 3,401 5 (24%) = a 213

Fundamentos de Diseño Digital PDF

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Fundamentos de Diseño Digital PDF

Uploaded by

Copyright:

Available Formats

You might also like