TRABAJO PREPARATORIO

LABORATORIO No. 3.2

Tema de la práctica: POLARIZACIÓN DEL TRANSISTOR DE EFECTO DE CAMPO JFET

CANAL N
1. Objetivos:

1.1 Identificar los terminales del JFET.

1.2 Determinar los parámetros Vgsoff, Idss, del JFET.
1.3 Determinar el punto de operación del JFET cuando se utiliza el circuito de polarización
por divisor de tensión.
1.4 Verificar la simetría del transistor de efecto de campo JFET.
1.5 Interpretar los resultados calculados, simulados y medidos.

2. Consultar sobre:

2.1 Procedimiento para identificar los terminales de un transistor JFET.

Ahora que sabemos la estructura básica de un JFET, podremos determinar sus terminales con
ayuda de un multímetro analógico o digital.
1- En la función de diodos del multímetro, vamos a colocar la punta de prueba negra del
multímetro, en el terminal Drain y la punta roja (+) en un terminal lateral que puede ser Source
o Gate, para determinar cuál es la que representa respectivamente, analizaremos el resultado de
la medición..

Figure 1.

Resultado de la prueba: Si se obtiene una medida de 513mv o similar (Los resultados varían
según el tipo de FET), se debe a la conexión con Source, por el contrario,
Si se realiza la medición con el otro terminal, se debe presentar que:

Figura 2.
 Resultado de la prueba: No se debe obtener lectura alguna, el FET está en circuito abierto, es
decir estamos en la terminal Gate(canal)

2.2 Estructura y funcionamiento del transistor de efecto de campo JFET.

La figura 1(a) muestra la estructura básica de un JFET de canal n (transistor de efecto de
campo de unión). Cada extremo del canal n tiene una terminal; el drenaje se encuentra en el
extremo superior y la fuente en el inferior. Se difunden dos regiones tipo p en el material tipo
n para formar un canal y ambos tipos de regiones p se conectan a la terminal de la compuerta.
Por simplicidad, la terminal de la compuerta se muestra conectada sólo a una de las regiones p.

Figura 3. JFET canal n(a), canal p (b)

2.3 Tipos de transistores de efecto de campo JFET.

Existen tres tipos de FET: el transistor de efecto de campo de unión (JFET), el transistor de efecto
de campo semiconductor de óxido metálico (MOSFET), y el transistor de efecto de campo
semiconductor metálico (MESFET). La categoría MOSFET se divide aún más en tipos de
empobrecimiento y enriquecimiento. El transistor MOSFET ha llegado a ser uno de los dispositivos
más importantes utilizados en el diseño y construcción de circuitos integrados para computadoras
digitales.

2.4 Característica de Drenaje y Característica de transferencia de un JFET canal N y canal P.

Este tipo de transistor se polariza de manera diferente al transistor bipolar. La terminal de drenaje se
polariza positivamente con respecto al terminal de fuente (Vdd) y la compuerta se polariza
negativamente con respecto a la fuente (-Vgg).
(FLOYD, 2008)A mayor voltaje -Vgg, más angosto es el canal y más difícil para la corriente pasar
del terminal drenador (drain) al terminal fuente o source. La tensión -Vgg para la que el canal queda
cerrado se llama pinch-off y es diferente para cada JFET.
Caracteristicas de transferencia de un JFET canal N y canal P
VGS < o v
(Boylestad & Nashelsky, 1997)El voltaje de la compuerta a la fuente, que se denota como VGS es el
voltaje de control del JFET. Del mismo modo que fueron establecidas varias curvas
de IC contra VCE para diferentes niveles de IB para el transistor BJT, pueden desarrollarse curvas
de ID contra VDS para varios niveles de VGS para el JFET. Para el dispositivo de canal n el voltaje
de control VGS se hace más y más negativo con respecto a. su nivel de VGS = O V. En otras palabras,
la terminal de compuerta se situará en niveles de potencia cada vez más bajos en comparación con
la fuente.
En la figura 4 se ha aplicado un voltaje negativo de -1 V entre las terminales de compuerta y fuente
para un nivel bajo de VDS. El efecto de la polarización negativa aplicada VGS es el de establecer
regiones de agotamiento semejantes a las obtenidas con Vgs = 0 V pero a menores niveles
de VDS. Por lo tanto, el resultado de aplicar una polarización negativa a la compuerta es el de
alcanzar el nivel de saturación a un nivel menor de VDS, como se ilustra en la figura 5.10 para VGS =
-1 V. El nivel de saturación resultante para ID se ha reducido y de hecho continuará disminuyendo
en tanto VGS continúe haciéndose más y más negativo. Obsérvese también en la figura 5.10 cómo el
voltaje de estrechamiento continúa decayendo en forma parabólica a medida que VGS se vuelve más
y más negativo. Eventualmente, cuando vGS= -Vp, VGS, será lo suficientemente negativo para
establecer un nivel de saturación que es esencialmente de O mA, y para todos los fines prácticos el
dispositivo se habrá "apagado".
En resumen:
El nivel de vGS que resulta en ID = 0 mA se define por VGS = Vp, siendo Vp, un voltaje negativo
para dispositivos de canal n y un voltaje positivo para JFETs de canal-p.

Figura 4.

2.5 Ecuación de la corriente de drenaje y características de las regiones de operación de un

JFET.
(Fundación Wikimedia, Inc., 2019)En la región activa del JFET, siempre que la tensión entre
puerta y fuente VGS sea menor que el módulo de la tensión de estrangulamiento o estricción, en la
cual el JFET cae en la zona de saturación, Vp también llamada VGS(off) , la curva de valores límite de
𝑉𝐺𝑆 2
ID viene dada por la expresión: 𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − )
𝑉𝑃

Los puntos incluidos en la curva (figura 5) representan la corriente ID y la tensión VGS en la zona
de saturación, mientras que los puntos del área bajo la curva representan la zona óhmica. Si |VGS| >
|Vp| (zona de corte) la corriente de drenaje es cero (ID=0).
 Figura 5.

2.6 Intercambio de los terminales de Drenaje y Fuente.

2.7 Circuito y procedimiento necesario para obtener en el laboratorio los parámetros Vgsoff,
Idss, del JFET.

Con 𝑉𝐺𝑆 = 0[𝑉], medir el valor del voltaje VRD a través de la resistencia del Drain. Usar
𝑉
la ecuación 𝐼𝐷𝑆𝑆 = 𝑅𝑅𝐷
𝐷
Lentamente aumentar VGS (más negativamente) hasta que VRD =0 [v]. este el punto ID =0
[A]. El valor de VGS donde ID =0[A] es VP
2.8 Circuitos de polarización del transistor JFET.
Figura 6. Configuraciones del JFET
(Boylestad & Nashelsky, 1997)
Bibliografía
Boylestad, R. L., & Nashelsky, L. (1997). Teoria de Circuitos. Mexico: Carol Hinklin
Robison.
FLOYD, T. L. (2008). Dispositivos electrónicos. Mexico: PEARSON EDUCACIÓN,.
Fundación Wikimedia, Inc. (3 de mayo de 2019). Wikipedia. Obtenido de JFET:
https://es.wikipedia.org/wiki/JFET#Ecuaciones_del_transistor_J-FET