Trịnh Lê Phúc Lộc 61602110

Bùi Nhật Phi 61602165

Nguyễn Trần Đình Phúc 61602171
a) Qui trình tạo wafer trong vật liệu bán dẫn.

bước 1: nuôi tinh thể và cắt wafer

-Cát được sử dụng để trồng các tấm wafer phải rất sạch
- Cát được làm nóng đến khoảng 1600 độ C, trên điểm nóng chảy của nó
-tinh thể hạt silicon nguyên chất được đặt vào bể cát nóng chảy
-tinh thể được kéo ra từ từ khi nó được quay

- kết quả là hình thành 1 khối silicon hình trụ nguyên chất: một thỏi
 -Thỏi được cắt thành các tấm wafer mỏng

-Tấm wafer được đánh bóng cho đến khi chúng rất mịn và có độ dày vừa phải

Bước 2: Photolithography
- phủ photoresist:
- phơi dưới tia UV
bước 3 : Etching
- loại bỏ các phần SiO2 không cần thiết. Có hai loại: wet-etching dùng axit HF loãng
để hòa tan SiO2; dry-etching dùng plasma để cắt SiO2 khỏi bề mặt Si.

Bước 4: Sputtering
- Là phương pháp phủ các nguyên tử kim loại (Al, Cu) lên bề mặt wafer. Ion Ar+ với
năng lượng khoảng 1 keV trong môi trường plasma sẽ bắn phá các target kim loại (Al,
W, Cu), các nguyên tử kim loại sẽ bật ra bám lên bề mặt wafer. Phần bị phủ sẽ trở
thành dây dẫn nối các transistor với nhau.

bước 5 :Annealing
- Xử lý nhiệt giúp cho các liên kết chưa hoàn chỉnh của Si (bị damaged bởi ion
implantation etc.) sẽ tạo liên kết với H+. Việc này có tác dụng làm giảm các trap năng
lượng tại bề mặt Si và SiO2.

bước 6:CMP (Chemical Mechanical Polishing)

- Làm phẳng bề mặt bằng phương pháp cơ-hóa. Đây là kỹ thuật mới được áp dụng
vào semiconductor process. Có tác dụng hỗ trợ thêm cho các xử lý như
photolithography, etching etc.

b) Tại sao người ta phải áp dụng nhiều hơn một quy trình coating?
Metal Coating Solutions for Process & Gas Delivery: Lớp phủ hàng rào silicon
có độ tinh khiết cao cải thiện đáng kể khả năng chống ăn mòn và loại bỏ khả năng
phản ứng bề mặt của thép không gỉ, cải thiện năng suất quá trình.
Vacuum Systems: Lớp phủ hàng rào trơ làm giảm đáng kể sự thoát ra của bề mặt
thép không gỉ, cải thiện hiệu quả bơm và hầu như loại bỏ các yêu cầu đốt cháy bề
mặt
Product/SEM Testing: Tăng thông lượng SEM và ngăn chặn sự pha trộn sản
phẩm trong quá trình thử nghiệm bằng cách phủ buồng và bề mặt đường dẫn dòng
chảy quan trọng bằng lớp phủ SilcoTek (độ ẩm và các chất gây ô nhiễm khác
không dính vào lớp phủ SilcoTek)
Corrosion Protection for Etch & Deposition: Lớp phủ rào cản chống ăn mòn
SilcoTek có thể được liên kết với các bề mặt đường dẫn dòng chảy phức tạp nhất
để cải thiện đáng kể khả năng chống ăn mòn của bề mặt thép không gỉ và hợp kim
kim loại.
Environmental Testing: Thử nghiệm các chất gây ô nhiễm môi trường ở mức độ
thấp và độ ẩm trong không khí phòng sạch có thể là một thách thức. Bề mặt kính
phản ứng và bề mặt thép không gỉ có thể giữ và giải phóng các hợp chất hoạt động
độ ẩm và silicon, làm giảm chất lượng mẫu. Các lớp phủ SilcoTek không chỉ ngăn
chặn sự hấp phụ của các hợp chất hoạt động, chúng còn ngăn chặn sự giải phóng
các hợp chất, đảm bảo chất lượng mẫu cao.
2) Việc tạo thành sản phẩm bán dẫn bị ảnh hưởng như thế nào bởi chất lượng của
wafer
-Như tên gọi của bán dẫn có nghĩa là sẽ dẫn điện ở điều kiện thích hợp. Nếu như
wafer bị lỗi trong quá trình sản xuất thì nó sẽ khiến cho bán dẫn không còn khả
năng dẫn điện nữa dẫn đến việc các thiết bị điện tử không thể sử dụng được bình
thường. Nếu một Si wafer chứa các khuyết tật về tinh thể, thì nó có khả năng là
hiệu suất điện của thiết bị được tích hợp trong wafer này bị lỗi. Và trong trường
hợp cực đoan, những khiếm khuyết này thậm chí có thể dẫn đến lỗi thiết bị.
-1 vài ví dụ:
*sự hiện diện của khuyết tật trong tinh thể wafer tạo ra quá nhiều rò rỉ. Rò rỉ quá
mức gây mất điện, suy giảm độ ổn định của bộ lưu trữ DRAM và thay đổi các đặc
tính dòng điện hoặc điện áp của thiết bị.
* Sự hiện diện của khuyết tật có thể cho phép dòng điện đáng kể đi vào giữa bộ
thu và bộ phát ngay cả khi dòng điện bằng không. Khuếch tán là một hiệu ứng
khác trong quá trình hình thành bộ phát, góp phần tạo ra dòng rò bộ phát cực đại.