‫درس طراحی مدارهای ‪VLSI‬‬

‫تمرین سری دوم‬

‫موعد تحویل‪:‬‬

‫‪ -1‬الف) ترای دي ياريوگر شکل زیر مقادیر ‪VOH‬ي ‪ VOL‬ي ‪ VM‬را محاسثٍ ومایید‪( .‬فرض کىید تراوسیستًر‬
‫َا در حالت اشثاع تٍ واحیٍ اشثاع سرعت می ريود)‬
‫ب) مقادیر ‪ VIH, VIL‬ي حاشیٍ وًیس تاال ي پاییه را محاسثٍ ومایید‪.‬‬
‫ج) میسان حساسیت دي ساختار ياريوگر را وسثت تٍ وًیس تا یکدیگر مقایسٍ ومایید‪.‬‬

‫‪ -2‬در تکىًلًشی ‪( CMOS 0.25um‬پارامتر َای طثق جديل فًق) یک ياريوگر طراحی ومایید کٍ‬
‫‪ TPLH, TPHL‬آن تراتر تاشىد ي مقدار تاخیر کل آن ‪ 5 ns‬تاشد ‪ -‬خازن تار را ‪ CL=4 pF‬در وظر‬
‫تگیرید ي فرض ومایید ایه خازن وسثت تٍ خازوُای داخلی خیلی تسرگتر تاشد‪ .‬طًل تراوسیستًر َا را ویس‬
‫حداقل طًل در وظر تگیرید‪.‬‬
‫‪ -3‬الف) در شکل زیر اتعاد زوجیرٌ ياريوگر َا را تعییه ومایید‪ .‬فرض کىید تاخیر ياريوگر تا حداقل اتعاد ‪50 ps‬‬
‫تاشد ي خازن يريدی طثقات متىاسة تا سایس آوُا تاشد (خازن يريدی طثقٍ ايل تا سایس ياحد ‪ 10fF‬است‪).‬‬

‫ب) تعداد تُیىٍ ياريوگر َا را ترای حداقل شدن تاخیر ي میسان تاخیر میىیمم را محاسثٍ ومایید‪.‬‬

‫‪1‬‬
 ‫درس طراحی مدارهای ‪VLSI‬‬
‫تمرین سری دوم‬
‫موعد تحویل‪:‬‬

‫‪2‬‬