Capitulo 6 Conversion analégica/digital y digital/analogica Un convertidor analigico-digital (CAD) es un dispositivo que ofrece una sa lida digital a partir de una sefial analdgica de entrada. Realiza, pues, las funciones de cuantificacion y codificaci6n. Hay modelos que incluyen un muestreador pre- vio (sampling converters), otros incorporan un multiplexor analégico. y atin otros incluyen los dos. Un convertidor digital-analogico (CDA) realiza el proceso in- verso. Amos dispositivos son inherentemente no lineales. Para el usuario de SADS, el CAD y cl CDA son elementos clave que determi nan el limite tltimo de precisidn que puede obtener. Para el diseftador de SADS las caracteristicas de los CAD y CDA justifican la necesidad de realizar determi- nadas funciones entte ellos y los sensores y actuadores. En ambas casos, el interés estén la interpretacién de las especificaciones y en el conocimiento de los princi- pios de funcionamiento hasicos, mas que en el detalle de la estructura interna de los dispositivos. Aunque en la secuencia légica dentro de un SADS Ja conversi6n A/D (en- trada) precede a la conversién D/A (salida), resulta que algunos tipos de CAD es- tin basados internamente en un CDA, por lo que conviene conocer primero la es- tructura de éste. 6.1 TERMINOLOGIA Y ESPECIFICACIONES La figura 6.1a describe las dos funciones de un CAD: cuantificacién y codifica- cin, Aunque la sefal de entrada proceda de un S&H, su gama de amplitudes es continua. La salida X; de cada comparador C., en cambio, tiene una de dos ampli- tudes (2',, X5) segdin que la entrada exceda 0 no el umbral respectivo Us tos um- brales se determinan a partir de una tension de referencia conocida con precision y estable. El codificador responde al conjunto de tensiones binarias de entrada mediante una palabra digital D, .... D,Dy en un e6digo predeterminado.286 Conversion analdgica/digital y digitalianaloyica Dray» -04 Bp KyeD%a.¥81 sumaier PS 0% 3 i) Figura 8.1. a) Modelo de las funciones de un CAD. (b) Modelo de la funcién do un CDA. Si los umbrales estin equiespaciados, U, — U, = U, - U;.. la cuantificacién es uniforme (lineal»), en caso contrario es no uniforme. Los niveles de cuantifica- cin se definen como las amplitudes equidistantes de cada par de umbrales. La figura 6.1b describe la funcién de un CDA. Cada uno de los bits D, de la palabra digital controla un interruptor para determinar si una entrada asociada X, contribuye 0 no a la Salida. Dado que hay un ntimero finito de bits, la amplitud de la salida analégica tendra s6lo un niimero finito de niveles. Si la separacién entre niveles es constante, se dice del CDA que es uniforme. Si la separacién depende de la amplitud de la salida, se dice que el CDA es no uniforme. Las entradas X, son un conjunto finito de tensiones o corrientes que guardan una relacién entre si, y que se obtienen a partir de una tensién de referencia de precision y estable. Las especificaciones de os CAD se pueden dividir entre las relativas a su en- trada, las relativas a su salida, y las que describen ia relacién entrada-salida, aparte de las especificaciones generales como subsistema (consumo, alimentacién, caracterfsticas ambientales, etc.) — Caracteristicas de entrada. De la entrada interesa el mimero de canales (normalmente uno), el tipo de sefial (tensi6n 0 corriente), su margen de valores: maximo y minimo, y su polaridad (unipolar, bipolar —con signo—). Los termina-Terminologia y especificaciones. 287 Jes de entrada suelen ser unipolares (sefial entre un terminal y masa). Ademés de Ia entrada de sefial, hay que considerar la posible entrada de la tensién de referen- cia que se emplea para la cuantificacién, es decir, para determinar la amplitud del intervalo de cuantificacién, En algunos modelos es interna, en otros es externa, ¥ aun en otros se tienen las dos posibilidades. La exactitud y estabilidad de dicha tensidn son factores clave en las del CAD. Ejemplo, Caracterisieas de entrada del MX75723 (Maxim) Niimero de canales 1 Margen de entrada 0-5 V, unipolar ‘Tensién de referencia = 5.25 V interna Deriva de tensiGn referencia 20 10°C — Caracteristicas de salida. De ta salida, interesa en primer lugar, el mimero de bits, que determina la resolucién del CAD. Esta se define como la magnitud del menor cambio que se debe producir en la entrada analégica para tener un cambio perceptible en su salida, es decir, el cambio de valor de un bit, suponiendo el convertidor ideal, es decir, sin errores. Se da como porcentaje del fondo de es- cala, 0 como el valor de una tensién para un margen de tensidn de entrada deter- ‘minado, o simplemente como el ntimero de bits. Otros datos de interés son el cédigo de salida (binario natural, binario con complemento a dos, binario decalado, BCD, etc.) el formato (serie o paralelo). la velocidad de salida (bit rate), los niveles de tensidn eléctrica de salida, disponibili dad de cerrojos (latches). ete Ejemplo. Carecteristicas de sala del MX75723 (Maxim) Niimero de 2 Cédigo de salida Binario natural Formato Paralelo 02 palabras de 8 bits Tiempo de acceso alosdatos 110 ns maximo Nivel de salida, estado bajo 0.4'V maximo Nivel de salida,estado alto 4'V miinimo Salida de tres estados — Caracteristicas de la relacion entrada-salida. De la relacién entrada-salida interesan, sobre todo, los pardmetros relativos a la exactitud y a la velocidad de conversién. Por tratarse de un sistema no lineal no se puede hablar de funcién de transferencia del CAD, como cociente entre las transformadas de Laplace de la salida y la entrada. Es mejor hablar de relaci6n o curva (en una descripcion gra- fica) de transferencia, En el caso de cuantificacién wniforme se considera que la curva de transferencia ideal es una recta que pase por el centro de los peldatios de Ja curva de transferencia te6rica, que es la que determina el error de cuantifica- cin (figura 6.22).258 Conversion analégica/digita y digitaVanalégica apse | FRET | veel yal gel ed | eee ae 0 gfe [ee Joe foe fre be Jee i a ' ' @ te Oe aa te Fe ok a a Fe Figura 62 Errores en un CAD con cuantificacién uniform. {a} Curvas de transferencia ted: rica @ ideal, (6) Eror de cera. () Ervor de ganancia. (fh Error de Vinealidad. (2) Prdida de cod 190s. (Dacumentacién Analog Devices, in). La exactitud viene especificada mediante el error total, que es el valor maximo de ta suma de todos los errores, incuido el de cuamtificacién, y puede expresarse como error absoluto 0 como error relativo. El error absoluto es la diferencia entre cl valor de la entrada equivalente al cédigo de salida actual y el valor de la en- trada real, Se da en unidades de tensidn, El error relativo es el cociente entre el error absoluto y la tension anal6gica de entrada. Se suele expresar en términos de LSB (bit menos significativo). Segtin su dependencia respecto a la entrada, se dis- tinguen varios tipos de error, cuyas fuentes suelen ser también distintas [i]. + Evror de cero El error de cero (offset, zero offset error), figura 6.2b, es el valor (anal6gico) de la diferencia entre la curva de transferencia real y la ideal, en ausencia de otrosTerminologia y especificaciones 289 errores (salvo el de cuantificaci6n). Su presencia implica que la primera transicién no se produce exactamente en + 1/2 LSB, de modo que la curva de transferencia real esta desplazada horizontalmente. Se expresa en milivoltios, o como porcen taje del fondo de escala, El error total es entonces el de cuantificacién mas dicha tensidn de desplazamiento, Algunos CAD integradores (apartado 6.3) tienen una fase de correccién de cero en la que el error de cero de entrada se ajusta a cero mediante un lazo de realimentacién © Error de ganancia El error de ganancia (slope error, gain error, scale factor error), es la diferen- cia entre la pendiente de la curva de transferencia real y la ideal. en ausencia de otros errores (salvo el de cuantificacién), Suele expresarse en tanto por ciento para una entrada igual al fondo de escala. Su presencia conlleva una rotaci6n de la curva de transferencia real alrededor del origen (figura 6.2c). Tanto el error de cero como el de ganancia se pueden corregir mediante calibracién, a una tempera- tura y en un momento determinados; sus derivas se pueden corregir mediante cali- bracion repetida en dos puntos. * Error de no lineatidad El error de no linealidad es la maxima diferencia entre la curva de transferen- cia real y la ideal cuando los errores de cero y de ganancia son nulos (figura 6.24). Es un error que no se puede corregir. Se expresa como porcentaje del fondo de escala, 0 como fraccién de LSB, y suele valer 1/2 LSB. Se denomina también linealidad «integral» porque indica el error que se tiene en una determinada pala- bra de salida, con independencia de las demas. ‘A veces el error de no linealidad no se expresa con respecto a la curva de transferencia ideal sino respecto a otras. Si se expresa con respecto a la cur- va de transferencia obtenida al girar 0 desplazar la actual de tal manera que el error de cero sea nulo, se habla de error de linealidad referido al cero. Si se ex- presa con respecto a la curva de transferencia obtenida al girar 0 desplazar la actual de tal manera que pase por los puntos extremos de la caracteristica ideal, se habla de error de linealidad terminal. + Linealidad diferencial La linealidad diferencial o incremental es la diferencia entre cualquier inter- valo de cuantificacion real y su valor analdgico ideal (FE/2*). Si la amplitud de los intervalos de cuantificacién adyacentes no es la misma, entonces la pendiente «media» de la curva de transferencia no es 1, se pueden perder cédigos (cuando este error es mayor que un intervalo de cuantificacién, figura 6.2e), y la curva de transferencia puede devenir no monstona (con pendiente negativa), aparte de producir un error de ganancia.260 Conversion analgica/digital y digitalanalégica * Velocidad de conversion La velocidad de conversién de un CAD (conversion rate), es el niimero de conversiones. repetidas, que puede hacer por unidad de tiempo, con una resolu- cidn y linealidad determinadas, y para una entrada igual al valor de fondo de es- cala, El tiempo de conversin (conversion time), es el tiempo que tarda el CAD en hacer una conversién, en las mismas condiciones de arriba; no coincide con el seciproco de ta velocidad de conversién (hay que tener en cuenta, por ejemplo, el tiempo necesario para la puesta a cero del CAD después de cada conversién). En términos generales, cuanto mayor es ta velocidad de conversi6n, menor es la res0- lucién obtenida (Figura 1.10). Ejemplo, Caracteristicas de transferencia det MX7572INOS (Maxim). Error de cero ABC 418B = Debate £6 LSB maximo = 1 LSB tipico Exrorde fondo de eseala a 25°C + I15LSB — Coeficiente de temperatura #40 % 107°C {Gncluye devivas en la tensin de referencia) No lincaldad integral #1 18B No linealidad diferencial #1188 “Tiempo de conversion 5 ws mévimo Las especificaciones de los CDA pueden dlividirse también en las relativas a la entrada, las relativas a la salida, y Jas propias de la transferencia, Son andlogas a las de los CAD, salvo que ahora la entrada es digital y la salida es analégica, esta ultima muchas veces en forma de corriente, no de tensidn. En consectiencia, se ha- bla. por ejemplo, de error de cero de salida y error de linealidad de salida. Para la velocidad de conversi6n y el tiempo de conversi6n se considera una determinada banda de error alrededor del valor final considerado. Ejemplo. Caracteristicas del PM-7542A (Analog Devices Inc.) — Caracteristicas de entrada. Namero de bits 2 (Cédigo de entrada Binaio unipotar o decalado Formato Bytes de 4 bits ‘Tiempo de establecimiento de fos datos 40.ns mfnimo ‘Tiempo de permanencia de los datos 40.ns minimo Nivel de entrada, estado bajo 08 V maximo Nivel de entrada, estado alto 24V minimo “Tres registros de entrada Tensidn de referencia -10Va+10VConvertidores D/A 261 — Caracteristicas de saa, Niimero de salidas 2 (complementarias) Corriente de salida Depende dela tension de referencia — Caracteristieas de transferencia Errorde cero A25°C £002 LSB maximo = De~a0°Casse £05 LSB maximo Error de genancia ADC +11SB méximo = De-a0°Cass-C 22 LSB méximo — Goeticiente de temperatura 45 x 10°C méximo No linealidad integral +12 LSB maximo No linealdad difereneial 412 ISB maximo ‘Tiempo de establecimiento dele salida dentro de 172 LSB, con 100 Oearga 0.25 ps méx. (no verfiendo) En las tablas 6.1 y 6.2 se resumen, respectivamente, los parémetros basicos a considerar en la seleccién de un CAD y de un CDA. Tabla6.1 Pardmetros bisicos a considarar en la geleceién de un convertisor A/D. — Numero de cansles Tipo de canales (unipoares 0 diferenciales} Margen de a tensién de entrada Resolucign (en ndmero de bits), Exactitud Tension de referencia necesaria — Velocidad: frecuencia de conversion — Formato de la senal de salida (binario, complemento a dos, ..) = Control de la conversion (interrupciones, verificacién de estado.) — Funciones adicionales a la entrada (muestreo, muitiplexado, ganancia programable, entra- {9s de bajo nivel), — Funciones adicionales ste salida (cerrojos) — Condiciones ambientaies bette 6.2 CONVERTIDORES D/A Un CDA lineal (uniforme), con eddigo de entrada binario puro, obtiene a par- tir de una palabra digital de 1 bits, D,..D,2... DiDo, 2" niveles discretos de ten- sign 0 corriente, segin la relacién Vy= Vie 121 + Dyd? + 2. D2 + D2") (A)262 Conversion analogica/digial y digita/analogica Tabla 6.2 Pardmetros basicos a considerar en la seleccién de un convertidor D/A. — Numero de canates — Codiga de entrada — Niveles de tension de entrada Formato de la entraca (sare, paralelo) ‘Margen de tensiones 0 corvientes de salida esolucion (on numero de bits) Exactitud I Condiciones ambientales donde Vy es el valor de fondo de escala, El valor maximo de la salida no es Vp sino (2) Cuando Ia tensién de referencia a partir de la que se determina el intervalo de cuantificacién no es interna sino externa, se dice det CDA que es de tipo mul- tiplicador porque multiplica la entrada de referencia (anal6gica) por la entrada di- ital. Los CDA mas comunes son de tipo paralelo y su estructura general se indica en la figura 6.30. Hay una interfaz digital que adapta el nivel légico de entrada al requerido por los interruptores, y, en ¢l caso de 10s modelos denominados «com- patibles con iP», retiene el nimero a convertir durante et tiempo que dura su conversién. El AO de salida convierte la corriente en tensiGn, y en el caso de CDA répidos suele ser externo. La presencia de un AO interno aumenta inevita- blemente el tiempo de establecimiento de la salida, La resistencia R,, sin em- bargo, es preferible que sea interna al dispositivo, pues de esta forma esté apa- reada térmicamente con las resistencias del convertidor, que determinan su resis- tencia de salida, Los tiempos de conversidn obtenidos van desde mas de 100 zs en modelos lentos hasta menos de 100 ns en modelos ultrarrépidos. La resolucién es- tandar es de 12 bits, pero abundan los modelos de 16 y 18 bits, y los hay ya dispo- niles de 20 bits para aplicaciones de audio. Todos los CDA donde la corriente contribuida por la conmutacién de cada uno de los bits es independiente, presentan en mayor 0 menor grado transito- rips (alitches) en su salida debidos a la falta de simultaneidad en las conmuta- ciones, pues los tiempos de paso a corte y de paso a conduecidn son distintos. La amplitud del transitorio se especifica como producto de tensidn 0 corriente por tiempo [«V + ns» o «mA + nse). Si a la salida hay un AO, su limitada velocidad hace que el transitorio observado a la salida sea menor que el interno, pero atin sigue siendo imporcante, Este es un problema a abordar en la distribucién de se- ales.Convertidores D/A 263 “fer mek = “ane Figura 63. (a) Estructura general de un convertidor D/A paraleto, (b) Convertidor DIA de re sistencias ponderadas. (} Convertidor DYA con sed de resistencias en escalera En la figura 6.3b se muestra un CDA basado en resistencias ponderadas. Con- siste en un sumador de n entradas, a cada una de las cuales se asigna un peso dis- tinto segtin las n potencias de 2. La corriente en la masa virtual es, Dor Par uf +e = (63a) aR aR yla tensién de salida Dot 2 2) sy pet 3 Si se disponen dos interruptores por cada bit, accionados en contrafase de ma- nera que cuando una resistencia no se conecta hacia la salida se conecte a masa, entonces la fuente de tensidn de referencia ve siempre la misma carga con inde~ pendencia de ta palabra de entrada, y esto mejora su estabilidad. Dado que et signo de la salida depende de la polaridad de V,, esta estructura se puede aplicar a CDA multiplicadores de dos y cuatro cuadrantes,264 Conversion analégica/digital y diita/’analégica Los principales inconvenientes de esta estructura derivan del gran margen de valores de las resistencias cuando la resolucién deba ser alta. Esto por una parte dificulta el apareamiento térmico y, por otra, dado que la menor de las resisten- cias debe ser mucho més alta que Ta del interruptor, lleva a wn valor muy grande para la resistencia mayor, con fo que aumentan los tiempos de conmutacién. Ade- la tolerancia en la resistencia mayor debe ser muy estricta y esto encarece su fabricacién, Ejemplo. Calcular la toleraneia en la resistencia correspondiente al MSB en un CDA de resistencias ponderadas para que el error debido a dicha tolerancia sea inferior « | LSB cuando la resolucién es de 8, 10, 12y 16 bits Para un eonvertidor de bits, sel valor de Ja resistencia asociada al LSB es 2R, enton- ces la resistencia asociada al MSB es 2°R. Si llamamos aa la tolerancia total, deseamos que se cumpla O'R <2R aco Empleando los datos de la tabla 4.1, si = 0/048%: y si = 16, < 0,015 %, $< 0,78 %: sin = 10, a < 0.19 %: sim = 12, 6.2.2 Convertidores D/A de resistencias en escalera El circuito de fa figura 6.3c tiene una red de resistencias en escalera, con slo dos valores: R y 2R. La corriente de salida es la suma de las que fluyen a través de cada resistencia de valor 2R controlada por los distintos bits. Cuando el extremo inferior de cada rama en paralelo esta a 0 V (masa, «O» I6gico, 0 masa virtual, «1» ico), al ir de izquierda a derecha la corriente se va dividiendo por 2 a cada nodo. Con esta disposicién de interruptores dobles, la carga que ve la fuente de tensidn de referencia es R, con independencia de la palabra de entrada. Por esto a veces se habla de corriente de referencia, J, = V/R. Algunes modelos tienen dis- ponible en un terminal la corriente de salida complementaria, es decir, la corres- pondiente a la palabra digital complementaria de la aplicada a la entrada. Si una de estas dos corrientes no se utiliza, hay que derivarla a masa, Ejemplo. Un determinado CDA de 8 bits con entrada en binario natural y salida de co- rriente y la complementaria, utiliza una corriente de referencia de 2 mA, que es ademés la ‘maxima que puede suministrar a su salida. {Cual es la salida de corriente en cada terminal cuando la palabra de entrada es 1111 11119 ,Y cuando es 1000 00007 Aplicando (6.2), en este caso la cortiente correspondiente a 111] 1111 = 255d serConvertdores D/A 268 La corriente complementaria es entonees nula, ‘Cuando la entrada es 1000 0000 = 128d la corriente de salida sera 127d y la corriente asociada es 19922 mA La suma de estas dos corrientes da efectivamente 1,992. mA. En ningén caso se llegan a obtener los 2 mA. Dado que en esta estructura hay s6lo dos valores de resistencia distintos, la exactitud y el apareamiento térmico son mejores que con la red ponderada, y la velocidad es mayor. El precio pagado es que ahora se emplean dos resistencias por cada bit. Esta configuracién, con distintas variantes en cuanto a la conmuta- Gidn € inyeccién de corriente, es la preferida. La precision obtenida en la fabrica- i6n de condensadores MOS con una relacién de valores determinada, permite fabricar actualmente CDA basados en redes de condensadores en ver de resisten- cias, En Jos modelos con salida ce corriente y resolucién elevada, sise obticne una salida de tensién mediante un AO externo, los errores de éste contribuyen a la sa- lida directamente, y pueden superar con creces a los errores del CDA. La eleccién de dicho AO debe ser, pues, muy cuidadosa. Ejemplo. EI PM-7572A es un CDA de 12 bits con salida de corriente y euyas especitica- cioncs bisicas se han dado en el apartado 6.1, Su resistencia equivalente de salida de- pende del c6igo digital de entrada y es R, = 10 k® cuando en la palabra de entrada hay mas de 4 bits que son «I» y es R, = 30 KO cuando uno solo cualquiera de los bits de en- trada es «1». Para obtener tm tensién de sada de 10 V a fondo de eseala se emplea un es- quema como el de la figura 6.3c, con una tensi6n de referencia de + 10 V. Determinar la tensidn de desequilibrio (offset) aceptable en el AO para que el error de cero cuando la entrada es 0000 DDOL 1111 y cuando es 1000 (000 0000, sea inferior al error de eeto del propio CDA. Latensi6n de sala debida a la tensién de desequilibri v,, del AO es 810) = Ya ( i fi ) Para tener una tensién de fondo de escala de 10 V cuando la referencia es de 10 V hard falta que R, sea Vee lov Vik, WViOKA 10K266 Conversiin analdgicaldigal y digtaVanatogica Cuando ta entrada sea 0000 0001 1111, le tension de error sera v0) = Hef #10 KAO KO) =2 (Cuando la entrada sea 1000 0000 0000, la tension de error sera ¥,(0) = va(1 + 10 2130 kO) 413) va Por lo tanto, la situacién es peor én el primer caso. Elerror de cero del PM-7572A es ¢(0) = 0,02 LSB y en este caso 1 LSB vale 10v 1LSB=— 44mv dde manera gue e(0) = 49 p1V. El AO debers tener una tensién de desequilibrio menor de unas 25 lV, que es un valor muy pequefi, en particular si el AO debe ser al mismo tiempo rapido. Los AO de la familia OP-77 ofrecen tensiones de desequilibrio de este orden. 6.2.3 Convertidores D/A logaritmicos En el apartado 4.2.2 se ha expuesto el interés de la cuantificacién no uniforme para mantener una relaci6n S/N alta al cuantificar sefiales pequefias. Se ha demos- trado también que con una compresién logeritmica se obtiene una cuantificacién ptima, Para el caso de la transmision de voz, dos funciones de compresién en uso son la ley zy la ley A. Los DAC-86 y DAC-88 son CDA que realizan la ley 1-255, mientras que el DAC-89 realiza la ley A. Empleando ef algoritmo de aproxima- ciones sucesivas (apartado 6.3.2), con estos CDA se pueden realizar conversiones AD. En algunas aplicaciones de medida y control, interesa también mantener una SNR alta para un amplio margen de valores. Una forma de hacerlo es mediante un atenuador o amplificador programable a partir de una entrada digital. Los am- plificadores de ganancia programable (apartado 5.2.1) ofrecen un ndmero muy li- mitado de valores de ganancia. Un CDA de 1 bits puede contemplarse como un atenuador con 2" valores posibles; sien la ecuacidn (6.1) sustituimas la palabra di- ital por su equivalente decimal, (Dy Dy-a os DDado= Ne (64a) podremos ponerla de la forma =a- Veg (6.46) donde ores el factor de atenuacidn. Si el CDA se pone en el 1az0 de realimenta- cin de un AO, se obticne una ganancia programable. Por lo tanto, si se excluye elConvertidores D/A 267 cédigo de entrada 000 ... 0, se puede emptear directamente un CDA uniforme (slineab») para obtener 2"— I valores de atenuacién o ganancia, Ahora bien, la separacién entre los valores de atenuacién obtenidos es muy dispar, porque mientras Ja adicidn de 1 bit implica un margen de atenuaci6n adi- ional de 20 log(i/2) = - 6 dB, sucede que cuando el mimero de bits es alto hay ‘muchos cédigos intermedios, lo que implica muchos valores de atenuacién inter- ‘medios; en cambio, cuando el miimero de bits es pequeiio hay pocos cédigos dispo- nibles. Ejemplo. Determinar la amplitud de los pasos de atenuacién de un CDA usiforme de 8 bits, expresaindola en decibelios Elmargen de valores de atenuacién que se puede obtener es, 20 log (28-1) = 48 4B ‘Cuando la entrada es 1111 1111 = 255d, =~ 0,034 dB. Cuando la entrada es 1000 0000 28d, a = ~ 6 dB. En el extremo opuesto de fa escala, cuando la entrada es 0000 0010 1d, =~ 42.14 4B, y cuando la entrada es 0000 0001 = 1d, =~ 48,16 dB. Resulia, pues, que mientras entre ~ 0,034 dB y ~ 6 dB se pueden elegir 255 — 128 = 127 valotes distintos, en cambio entre ~ 42,14 dB y ~ 48,16 dB no se puede clegir ningtin valor de atenuacién intermedio. Fs decir, para las atenuaciones altas el paso de atenuacién es de~6 dB, mientras que para las atenuaciones més bajas es de ~ 0,134 4B. Para tener un paso de atentacién constante, cuando se expresa en decibelios, hay que elegir el cédigo disponible que dé el valor més préximo al de la atenua- cidn deseada. En general, con 1 bits se puede obtener un margen de atenuacién de 6n dB. Si deseamos 2” valores de atenuacién equiespaciados, bastarén m bits. Un CDA logaritmico permite obtener uno de 2m valores con una resolucién da constante en todo el margen de atenuaciones y mejor que la correspondiente a un CDA de m bits, es decir cf < 20 log (1 -2-"). El ADTII1 (Analog Devices). por ejemplo, permite seleccionar con una palabra digital de 8 bits, uno cualquiera de 240 valores de atenuacidn entre 0 y ~ 88,5 dB, con una resolucién de 0.375 dB [2] Si en la ecuacién 6.4 empleamos Vjy en ver de Vre, su salida se puede expresar como | Viv | donde N es el valor decimal del cédigo de entrada y 0 < N < 239. Para 240 s Ns 255, la salida es cero, En términos de tensién de salida, la relaci6n es 0,375 N (4B) (65a) V, == Viy exp (-0,375N/20) (6.56) La estructura de un CDA logaritmico consiste en una red R-2R de alta resolu- cin precedida por un conversor de cédigo que pasa de los mt bits de entrada al c6-268 Conversion analégica/digial y digita'unalégica igo correspondiente al valor de la atenuacién deseada. En el caso del AD7I11 (figura 6.42) m = 8 y la red interna tiene una resolucién de 17 bits. En este caso concreto hay ademas un registro de entrada para facilitar la conexién del disposi- tivo a un uP. En la figuras 6.45 y 64c se muestra cémo conectar un CDA logarit- mico para tener, respectivamente, una atenuacién y una ganancia programables. Enel caso de la atenuacidn, ta tensidn de entrada se aplica al terminal de salida de tensién del CDA mientras que la tension de salida se obtiene en el terminal de en- trada de tension del CDA. La tensidn de salida sera (para el AD7111), V, == 10 92V (66) fa Te : rosabep te moits f+ To or er Pyne Figura 6.4 (a) Estructura simplificada del CDA logaritmico AD7111. Obtencién de una atenua cidn (bl y de una gananeia (c} programables digitalmente en pasos equiespaciados (en decibe- Tios} empleanda el AD7111, (Documentacién Analog Devices Ine.) Las especificaciones relativas a resolucién y exactitud son distintas a las habi- tuales en un CDA uniforme. La resolucién se refiere al cambio en la atenuaci6n, no al cambio en la tensién de salida, cuando se pasa de uno a otro codigo de en- trada. La exactitud es la diferencia en decibelios entre la gtenuacién ideal, segtin cespecifica el fabricante, y la atenuaciGn real obtenida,Convertidores AID 269 6.3 CONVERTIDORES A/D La variedad de circuitos empleados para la conversién A/D es mayor que en convertidores D/A. En la tabla 6.3 se presenta una clasificacidn de la que seguida- mente se deseriben algunos de los tipos mds frecuentes, Tobia 8.3 _Clasificacién de los convertidores A/D. (Adaptada de (3), pdg. 101), Tipo Ejemplo 1 Convertidores A/D directos 1.4 Sin reatimentacion 4.2. Con sealimentacion 121 Bitabit Aproximaciones sucesives 122 Nobitabit AD tipo servo {tracking 10s (vflash) 2. Convertidores AID indirectos 2.41. Sin realimentacion, 2.4.1 Por intervalo de tiempo Rampa simple Dobie rampa, 1 21.2 Por frecuencia Convertidor ViF ie rempe 22 Con realimentacion 6.3.1 Convertidores A/D paralelos Los denominados convertidores «flash» son un tipo de CAD paralelo que con- sisten, para n bits, en un divisor de tensién con 2" tomas intermedias; cada toma se conecta a un comparador analdgico de alta velocidad, cuya otra entrada va co- nectada @ la tensidn a convertir; las salidas de los comparadores se retienen en un sistema de cerrojos, de donde se llevan a un codificador de prioridad flash), fi ura 6.5a, Cuando se aplica una tensién a la entrada, todos los comparadores cuya tensiGn de referencia es menor que la entrada dan un «» a su Salida, mientras que aquellos cuya tensién de referencia es mayor dan un «0. El codificador da enton- ces la palabra digital correspondiente Este método de conversion es el mas rapido disponible comercialmente. Su principal inconveniente es que necesita 2"-' comparadores, por lo que solo puede concebirse como CI LSI, no a base de componentes discretos. También hay que considerar la gran capacidad que presentan @ la sefial de entrada todos los compa- radores en paralelo; ello obliga a atacar al convertidor con un amplificador de gran ancho de banda. Ademas, dado que dichas capacidades varian si lo hace la amplitud de la entrada, es aconsejable preceder el CAD de un amplificador S&H. Los modelos disponibles tienen una resolucién de 6 a 11 bits, con frecuencias de muestreo de hasta 500 x 10° muestrasis. Una forma de aumentar la velocidad,210 Conversion analdgicadgital y digitalanalégica L os te zt y—otoana AS erpioa =| sree er ee oe on Uy 2008 to nae | te y baat a coge L} = 4 for | sr ° Figura 65 (2) Diagrama de blogques del conventider paralelo TLCS602 (Texas Instruments Ine), (6) Aumento de a velocidad mediante dos CAD controlados por relojes de distints fase {TKADI0C, Tektronix). (e} Aumento de Ia fesolucion, a costa de menor velocidad, mediante un sistema de dos etapes (Texes Instruments inc). manteniendo la resolucién, es mediante dos CAD en paralelo controlados por se- fiales de reloj en contrafase (figura 6.56). Si se desea aumentar la resolucién, a costa de perder velocidad, se puede em- plear un sistema multietapa, 0 con subdivisién de escala (subranging), tal como se indica en la figura 6.5¢. Consiste en emplear dos codificadores paralelo répidos, deConventidores A/D 21 4 bits en este ejemplo; al primero se aplica directamente la entrada, y da los bits de salida de mayor peso: al segundo se le aplica la diferencia entre la entrada, r tardada un cierto tiempo. y la salida de un CDA que obtiene el equivalente analc ico de los (4) bits de mayor peso. Las salidas de ambos codificadores se combi- nan para dar la salida total, de 8 bits en este caso. Con este método se obtienen hasta 40 x 10° conversiones/s con 16 bits. 6.3.2 Convertidores de aproximaciones sucesivas El algoritmo de aproximaciones sucesivas ofrece un buen compromiso entre velocidad y complejidad, y es el més frecuente cuando no se trata de obtener una exactitud muy elevada. Hay muchos modelos de 8, 10, 12, 14 16 bits, con tiempos de conversién entre 1 y 100 us. En la figura 6.6a se muestran los elementos bisicos de un convertidor de este tipo; para facilitar la interfaz. con un iP, as lineas de sa lida se conectan a separadores de tres estados. Se puede montar con componentes iscretos, pero su coste supera el de muchos de los CI disponibles EI método consiste en ir comparando Ia tensién de entrada con una tensiGn a generada internamente con un CDA, cuya entrada digital se incrementa -menta segtin que el resultado de la comparacién indique. respectivamente, que fa tensién de entrada es inferior o superior a la tensidn generada interna- ‘mente, En Ia figura 6.65 se muestra cémo se van asignando los bits de salida en funcién del resultado de la comparacién, Al empezar la conversién se aplica al CDA una entrada 10 ... 00, y luego se van probando los bits de menor peso. Los errores del CDA pueden llevar a no linealidades. El tiempo de conversién aumenta al hacerlo la resolucién deseada, pero es in- dependiente de la amplitud de la entrada. Et limite actual es de unas 10° conver- sionesis para 12 bits, Dado que el resultado de una comparacién no se fija en el re aistro de salida hasta que llega el ciclo de reloj siguiente a aquel en el que se ha efectuado la comparacin, si la frecuencia de reloj es f,, el tiempo de conversion para n bits es cpa [eet ee BPs Figura 6.6 (a) Esquema simplificada de un CAD basado en el algoritme de aproximaciones sucesivas. (b) Asignacion de valor 8 los bits de salida en comparaciones sucesivas.22 Conversion analégica/digital y digitaanalégica nel (67) f Un inconveniente de este método es sti no lincalidad si la entrada varia du- ante el tiempo de conversién. Esta variacién puede ser inherente a la sefal, 0 puede ser debida a ruido superpuesto. Para evitar que la entrada cambie durante la conversién, se precede al CAD con un amplificador S&H; esto no evita, sin em- bargo, que la muestra tomada pueda venir influida por el posible ruido a la en- trada. En eualquier caso son, pues, convertidores muy susceptibles al ruido, 6.3.3 Convertidores tipo servo En la figura 6.7a se muestran los elementos bésicos de un CAD basado tam- bign en la comparacidn de Ia entrada con una tensién analdgica generada con un CDA, pero en este caso la palabra digital es la salida de un contador bidireccional. Al iniciar la conversién, el contador se pone a cero, y st salida se va incremen- tando hasta que rebasa el valor de la entrada (figura 6.76), situaci6n que es detec- tada por el comparador. Una vez la salida ha «alcanzado» a la entrada, cualquier posible cambio pequeiio en Esta es seguido répidamente, contando 0 descontando, y de abi la analogia con un servosistema, Dado que el convertidor sigue a la en- trada, no hace falta precederle de un S&H. F! tiempo de conversién aumenta con fa resolucién, pues cuanto mayor sca ésta mayor es el niimero de cuentas a obte- ner (para una entrada igual al fondo de escala). La maxima velocidad (SR, Slew Rate) de la sefial de entrada que el sistema realimentado puede seguir, esté limitada por la frecuencia de reloj j,, pues la sa- lida del CDA sélo se incrementa o decrementa 1 LSB a cada ciclo de reloj. Si la tensidn de fondo de escala es Vr, tendremos <, 1LSB_ Vee SR=—— foot (6.8) con [over ot ao te) wo Figura 67 Convertidor A/D tipo servo (tracking). (a) Eaquema de bloques basico. (b) Evol cian temporal de Ia salida en funcion de Ia tension de enteade,Convertidoves A/D 273 6.3.4 Convertidores sigma-delta Conocidos también como convertidores delta-sigma, convertidores de 1 bit y convertidores con sobremuestreo (oversampling converters), se estén convir- tiendo en los favoritos para aplicaciones de alta resolucidn a frecuencias bajas y medias. Constan (figura 6.8) de un modulador analégico y de un circuito de fil- trado digital y diezmado [4]. El modulador anal6gico convierte la sefal de entrada en una salida de dos niveles (1 bit) y alta velocidad (de aqui el «sobremuestreor), y consta de uno o varios integradores, un comparador cuya salida se almacena en un cerrojo, y un CDA de 1 bit (o més en algunos modelos). El circuito sustrae (de if la «delta») la salida del CDA de la entrada analigica e integra (de ahi la «sigma») el resultado. La salida del integrador se compara con cero a alta veloci- dad, de modo que se ticne una secuencia de unos y ceros a alta velocidad. EI CDA 1 el 1azo de realimentacién intenta mantener la salida del integrador proxima a cero; puede ser una simple fuente de corriente. El filtro digital elimina el ruido de alta frecuencia introducido por el modulador analégico. El diezmador ofrece las muestras de salida a una velocidad menor de la disponible a la salida del compara: dor, pero con mayor resolucién. sm-@7T | AL pee t con Le Figura 6.8 Estructura bésica de un CAD sigme-dette, Sila entrada es, por ejemplo, positiva, la salida del integrador sera también po- sitiva y el comparador generard una serie de «l» que el CDA convierte en una se- fial que se resta a la entrada hasta el momento en que el integrador da una salida nula; entonces el comparador da una serie de «0» a su salida, Cuanto mayor (mas positiva) sea la entrada, mas larga sera Ia serie de «1» comparada con la de «(> Cuanto menor sea la entrada (més negativa), mas larga seré la serie de «O> res pecto a fa de «1». Si Ja entrada es nula, a ta salida del comparador se producen tantos «1» como «>. Una ventaja de este método es que es inherentemente lineal, porque se em- plea sdlo 1 bit en la cuantificaciin, Ademas, no hace falta S&H previo, ni ningtin componente externo, y el filtro antialiasing puede ser muy simple por lo alta que es la frecuencia de muesireo con respecto a la frecuencia de la sefal de entrada. Su principal inconveniente es que su tiempo de conversién va de decenas a cen: tenas de milisegundos. Se utilizan en aplicaciones de baja frecuencia (10 Hz a 100 kHz), en particular audio y voz, con resoluciones de 16 a 21 bits.274 Conversion analégica/digial y digitaVanalégica 6.3.5 Convertidores de rampa: simple, doble, triple Un método de conversi6n totalmente distinto a los anteriore vertir primero la tension de entcada en otra magnitud, y después convertir esta rmagnitud en una salida digital. En los denominados convertidores de rampa, la ‘magnitud intermedia es el intervalo de tiempo de carga o descarga de un conden- sador. En el caso de rampa simple, se integra la tensién de referencia hasta que la sa Jida det integrador iguala a la tensi6n de entrada. El tiempo que se tarda en llegar a esta situacién depende de la magnitud de la tensidn de entrada, v se mide con un reloj y un contador internos. La precision depende de la frecuencia del reloj, de ka estabilidad de la tensién de referencia y de la capacidad del condensador de inte- sraci6n. Este proceso de integracién hacia innecesario un amplificador S&H antes del CAD. En los comvertidores de doble rampa (figura 6.94), se integra la seftal de en- trada v,, constante, en un condensador durante un tiempo prefijado T, y luego se descarga el condensador hasta cero, empleando una corriente conocida determi- nada por la tension de referencia, V,. En la fase de integracién, Ia tensién en el condensador aleanza un valor Lp Ve 2 “Un deteminad CDA tere, 25°C. um crore Hines diereacia de (12) LSB, con un deriva de 5 TIPEENC. (Cal exe margn detenipersaras en que we pucde blira ara ae mo de de sr monotonic? SS En un determnao CDA de 12 bts con entra en cdo binrio natural a ponderaion de DMSB excece enh % a alr cortect, jCoal eset ero de no inclidad ifort ques products? "Un dtermindo SAS incorors in CAD soterader pat eeharintrterenia em modo Se- sie provenienter sabre todo de ari de suminitoclestic, 8s dese uu el SMR sen grade tanto en pes cn ede Sitcom en pases con re de Fs el debs ere! peiodo mini de intepocion? REFERENCIAS 1) Daniela 8. Sheingotd (ed). Anatog-digital conversion handbook, 37 ed, capitulo 1]. Englewood Cis (NI); Prentice-Hall, 1986 [2]. Dieter Seiver, Gunter Prewl y Nadder A. Hamdy, Eleironic analog so-ligal converters. Chi chester (U.K) John Wiley & Sons, 1983, 15). Danict H. Sheingold (ed) Analog. igual conversion handbook, 3° ed, capitulo 16. Englewood Clits (NJ); Prentice-Hall, 1986 Is] Anne W. Swager, «Technique bolsters de-to-audio converters», EDN, septiembre 2, 199, pes. Th, {5}. R. Palés Areay, Transductores y acondicionadores de sel, apartado 55, Barcelons: Marcombe. 1989 [6] G.S. Boyss (ed). Synchro and Resolver Conversion Handbook. Surrey (U.K.): Memory Deviees Ld, 198.