Professional Documents
Culture Documents
(ICdesignVN - Com) 134122713 Thuc Hanh Thiet Ke Mach So Voi HDL PDF
(ICdesignVN - Com) 134122713 Thuc Hanh Thiet Ke Mach So Voi HDL PDF
Bộ tài liệu thực hành thiết kết mạch số với HDL được soạn thảo nhằm mục đích hỗ
trợ các bạn sinh viên trong việc tiếp xúc với ngôn ngữ đặc tả phần cứng. Mà cụ thể là hỗ
trợ cho môn học thiết kết mạch số với HDL.
Tài liệu này bao gồm 9 bài, tương ứng với 9 buổi. Nội dung chu yếu hướng đến
việc học tư duy thiết kết phần cứng. Giúp sinh viên luyện tập các kỹ năng lập trình với
Verilog, mô phỏng trên Model Sim hay trực tiếp trên board DE2.
Mặc dù rất cố gắng để nhưng cũng không thể tránh khỏi những sai sót. Vì vậy rất
mong nhận được ý kiến đóng góp từ phía bạn đọc hoặc các bạn sinh viên.
Buổi 1. Tổng quan về các phần mềm thiết kế trên FPGA ....................................... 7
I. Giới thiệu Board DE2 của Altera............................................................................. 7
1. Giới thiệu .......................................................................................................... 7
2. Thành phần ....................................................................................................... 7
3. Một vài ứng dụng của board DE2 .................................................................... 8
II. Cách cài đặt Quartus II 8.0 và Nios II ..................................................................... 9
1. Giới thiệu .......................................................................................................... 9
2. Cài đặt............................................................................................................. 10
III. Cách nạp chương trình cho Quartus II 8.0:............................................................ 13
1. Tạo 1 project:.................................................................................................. 13
2. Viết chương trình và biên dịch: ...................................................................... 17
3. Tạo file mô phỏng (simulate) và bắt đầu simulate ......................................... 22
4. Cấu hình chân và nạp lên board...................................................................... 30
Buổi 2. Mạch tổ hợp và mạch tuần tự...................................................................... 40
I. Giới thiệu ............................................................................................................... 40
1. Giới thiệu ........................................................................................................ 40
2. Hướng dẫn thiết kế FPGA thông qua sơ đồ khối/Schematic.......................... 40
II. Bài tập .................................................................................................................... 46
Buổi 3. Lập trình Verilog với mô hình cấu trúc ..................................................... 48
I. Giới thiệu ModelSim ............................................................................................. 48
1. Giới thiệu ........................................................................................................ 48
2. Cài đặt............................................................................................................. 48
3. Hướng dẫn ...................................................................................................... 58
II. Bài tập .................................................................................................................... 65
Buổi 4. Mô hình hành vi............................................................................................ 67
I. Bài tập .................................................................................................................... 67
Buổi 5. Mô hình hành vi (tt)...................................................................................... 71
I. Bài tập .................................................................................................................... 71
Buổi 6. Máy trạng thái .............................................................................................. 75
I. Giới thiệu ............................................................................................................... 75
1. Giới thiệu ........................................................................................................ 75
2. Hướng dẫn ...................................................................................................... 75
II. Bài tập .................................................................................................................... 83
Mục lục hình
W X
Hình 1.Board DE2 ............................................................................................................. 7
Hình 2. TV Box.................................................................................................................. 8
Hình 3. Chương trình vẽ (paintbrush)................................................................................ 9
Hình 4. Máy hát Karaoke và máy chơi nhạc từ card SD ................................................... 9
Hình 5. Thông báo chưa cài dirver .................................................................................. 10
Hình 6. Chọn cách thức cài đặt driver ............................................................................. 11
Hình 7. Chọn thư mục tìm kiếm driver............................................................................ 11
Hình 8. Chọn thư mục chứa dirver .................................................................................. 12
Hình 9. Thông báo lỗi ...................................................................................................... 12
Hình 10. Thông báo cài đặt hoàn tất ................................................................................ 13
Hình 11. Tạo mới một project.......................................................................................... 14
Hình 12. Hộp hội thoại tạo mới project ........................................................................... 15
Hình 13. Hộp thoại lựa chọn chip.................................................................................... 16
Hình 14. Hộp thoại tổng hợp các thông tin của project ................................................... 17
Hình 15. Tạo mới file....................................................................................................... 18
Hình 16. Lựa chọn loại file cần tạo.................................................................................. 19
Hình 17. Cửa sổ viết code................................................................................................ 19
Hình 18. Cửa sổ lập trình................................................................................................. 20
Hình 19. Hộp thoại lưu file .............................................................................................. 20
Hình 20. Lựa chọn lop-level cho file ............................................................................... 21
Hình 21. Biên dịch chương trình ..................................................................................... 21
Hình 22. Thông báo việc biên dịch thành công ............................................................... 22
Hình 23. Tạo mới file testbench....................................................................................... 23
Hình 24. Chọn tín hiệu sẽ được test................................................................................. 23
Hình 25. Hộp thoại lựa chọn tín hiệu............................................................................... 24
Hình 26. Cửa sổ lựa chọn tín hiệu ................................................................................... 24
Hình 27. Xác nhận lại việc lựa chọn tín hiệu................................................................... 25
Hình 28. Thiết lập giá trị cho các tín hiệu........................................................................ 25
Hình 29. Cửa sổ Save As ................................................................................................. 26
Hình 30. Lựa chọn chế độ simulate ................................................................................. 26
Hình 31. Cửa sổ thiết lập các thông số của quá trình simulate ........................................ 27
Hình 32. Thực hiện chức năng tổng hợp và phân tích chương trình ............................... 27
Hình 33. Thông báo thành công....................................................................................... 28
Hình 34. Thiết lập file testbench cho chương trình ......................................................... 28
Hình 35. Lựa chọn đường dẫn lưu trữ file testbench ....................................................... 28
Hình 36. Chỉ định vị trí lưu trữ file testbench.................................................................. 29
Hình 37. Tiến hành quá trình simulation ......................................................................... 29
Hình 38. Thông báo simulate thành công ........................................................................ 30
Hình 39. Kết quả quá trình mô phỏng (simulation) ......................................................... 30
Hình 40. Cửa sổ gán chân ................................................................................................ 31
Hình 41. Các tín hiệu cần gán chân ................................................................................. 31
Hình 42. Danh sách các chân có thể được gán ................................................................ 32
Hình 43. Quá trình gán chân hoàn tất .............................................................................. 32
Hình 44. Lưu lại file cấu hình chân ................................................................................. 33
Hình 45. Hộp thoại load file cấu hình chân ..................................................................... 33
Hình 46. Cửa sổ lập trình (nạp) ....................................................................................... 34
Hình 47. Cửa sổ Hardware Setup .................................................................................... 35
Hình 48. Cửa sổ lập trình................................................................................................. 35
Hình 49. Cửa sổ thiết bị ................................................................................................... 36
Hình 50. Cứa sổ Device & Pin Options........................................................................... 37
Hình 51. Thông báo thay đổi chế độ lập trình ................................................................. 37
Hình 52. Cửa sổ lập trình trong chế độ AS...................................................................... 38
Hình 53. Lựa chọn file cấu hình ...................................................................................... 38
Hình 54. Quá trình lập trình hoàn tất ............................................................................... 39
Hình 55. Cửa sổ lựa chọn loại file ................................................................................... 41
Hình 56. Cửa sổ làm việc của Quartus ............................................................................ 42
Hình 57. Hộp thoại lựa chọn linh kiện có trong thư viện ................................................ 43
Hình 58. Đặc linh kiện lên cửa sổ làm việc ..................................................................... 44
Hình 59. Cửa sổ gán chân cho tín hiệu xuất nhập ........................................................... 45
Hình 60. Hoàn tất việc vẽ mạch....................................................................................... 45
Hình 61. Lựa chọn file cấu hình cho project ................................................................... 46
Hình 62. Cửa sổ cài đặt ModelSim.................................................................................. 49
Hình 63. Cửa sổ cài đặt ModelSim.................................................................................. 50
Hình 64. Cửa sổ lựa chọn thư mục cài đặt....................................................................... 51
Hình 65. Lựa chọn tên thư mục cho chương trình........................................................... 52
Hình 66. Tổng hợp thông tin cài đặt ................................................................................ 53
Hình 67. Thanh process cài đặt........................................................................................ 53
Hình 68. Cửa sổ thông báo license của phần mềm .......................................................... 54
Hình 69. Đăng ký thông tin.............................................................................................. 55
Hình 70. Xem thông tin card mạng của máy ................................................................... 56
Hình 71. Cửa sổ thuộc tín của hệ thống........................................................................... 57
Hình 72. Cửa sổ biến môi trường..................................................................................... 58
Hình 73. Hộp thoại tạo mới một biến môi trường ........................................................... 58
Hình 74. Cửa sổ làm việc của ModelSim ........................................................................ 59
Hình 75. Tạo mới project................................................................................................. 59
Hình 76. Thông tin của project mới................................................................................. 60
Hình 77. Thêm các file vào project.................................................................................. 60
Hình 78. Hộp thoại tạo mới file ....................................................................................... 60
Hình 79. Cửa sổ soạn thảo ............................................................................................... 61
Hình 80. Tạo mới file....................................................................................................... 61
Hình 81. Thêm file vào project ........................................................................................ 62
Hình 82. Code verilog file testbench ............................................................................... 62
Hình 83. Thư viện word................................................................................................... 63
Hình 84. Thực hiện simulate............................................................................................ 63
Hình 85. Chọn tín hiệu sẽ được vẽ dạng sóng (giản đồ).................................................. 64
Hình 86. Cửa sổ lệnh ....................................................................................................... 64
Hình 87. Giản đồ thơi gian của các tín hiệu..................................................................... 65
Hình 88. Kết thúc quá trình simulate ............................................................................... 65
Hình 89. Sơ đồ kết nối mạch............................................................................................ 66
Hình 90. Kết nối mạch ..................................................................................................... 68
Hình 91. Bảng thực trị và sơ đồ mạch ............................................................................. 68
Hình 92. Sơ đồ mạch........................................................................................................ 69
Hình 93. Bảng thực trị và sơ đồ kết nối ........................................................................... 69
Hình 94. Sơ đồ kết nối ..................................................................................................... 70
Hình 95. Bảng thực trị ..................................................................................................... 70
Hình 96. Bảng thực trị ..................................................................................................... 71
Hình 97. Sơ đồ kết nối mạch............................................................................................ 72
Hình 98. Bảng thực trị và sơ đồ kết nối mạch ................................................................. 73
Hình 99. Mạch cộng 4-bit Full-Adder ............................................................................. 73
Hình 100. Tạo file máy trạng thái.................................................................................... 76
Hình 101. Cửa sổ làm việc............................................................................................... 77
Hình 102. Tạo các trạng thái............................................................................................ 78
Hình 103. Tạo các đường chuyển trạng thái .................................................................... 78
Hình 104. Thiết lập biểu thức chuyển trạng thái ............................................................. 79
Hình 105. Thiết lập tín hiệu xuất và action của mỗi trạng thái........................................ 80
Hình 106. Máy trạng thái ................................................................................................. 80
Hình 107. Chuyển máy trạng thái sang định dạng của ngôn ngữ thiết kết phần cứn ...... 81
Hình 108. Code verilog được tạo ra từ máy trạng thái .................................................... 82
Hình 109. Chương trình chính ......................................................................................... 83
Hình 110. Thiết lập top-level ........................................................................................... 83
Hình 111. Lưu đồ trạng thái............................................................................................. 84
ĐH. Bách Khoa TP.HCM Khoa KH&KTMT
1. Giới thiệu
Board DE2 là board mạch phục vụ cho việc nghiên cứu và phát triển về các
lĩnh vực luận lý số học (digital logic), tổ chức máy tính (computer organization)
và FPGA.
2. Thành phần
Board DE2 cung cấp khá nhiều tính năng hỗ trợ cho việc nghiên cứu và phát
triển, dưới đây là thông tin chi tiết của một board DE2:
¾ FPGA:
- Vi mạch FPGA Altera Cyclone II 2C35.
- Vi mạch Altera Serial Configuration – EPCS16.
Hình 2. TV Box
1. Giới thiệu
Bộ phần mềm thiết kế đi kèm với board DE2 bao gồm 2 dĩa: Quartus 2 và
Nios 2 Integrated Development Environment (IDE)
Quartus II là phần mềm hỗ trợ tất cả mọi quá trình thiết kế một mạch logic,
bao gồm quá trình thiết kế, tổng hợp, placement và routing (sắp xếp và chạy dây),
mô phỏng (simulation), và lập trình lên thiết bị (DE2).
Nios II, môi trường phát triển tích hợp của họ Nios II (IDE), nó là công cụ
phát triển chủ yếu của họ vi xử lý Nios II. Phần mềm sẽ là môi trường cung cấp
khả năng chỉnh sửa, xây dựng, debug và mô tả sơ lược về chương trình. IDE còn
cho phép tạo các chương trình từ đơn nhiệm (single-threaded) đến các chương
trình phức tạp dựa trên một hệ điều hành thời gian thực và các thư viện
middleware.
2. Cài đặt
¾ Cài đặt Quartus II và Nios II
Quá trình cài đặt Quartus II và Nios đơn giản chỉ cần đưa đĩa vào máy và thực
hiện theo hướng dẫn của chương trình cài đặt
¾ Cài đặt phần mềm USB blaster driver
Vì Board DE2 được lập trình bằng cách sử dụng phần mềm USB Blaster
(USB Blaster mechanism). Nên nếu USB Blaster driver chưa được cài đặt thì quá
trình lập trình xuống board DE2 sẽ không thành công.
Sau khi gắn board DE2 vào máy tính thông qua cổng USB, nếu USB Blaster
driver chưa được cài đặt thì hộp thoại sau sẽ xuất hiên, Chọn No, not this time sau
đó nhấn Next
1. Tạo 1 project:
Bước 1. Vào Menu > file chọn New Project Wizard
Hình 14. Hộp thoại tổng hợp các thông tin của project
Hình 27. Xác nhận lại việc lựa chọn tín hiệu
Bước 6. Thiết lập giá trị các tín hiệu:
¾ Ta rê chuột để tô khối chúng lại
¾ Sau đó sử dụng các nút 0, 1 để thiết lập giá trị cho chúng (xem hình 28)
Hình 28. Thiết lập giá trị cho các tín hiệu
Bước 7. Sau khi thiết lập giá trị của các chân xong ta Save lại.
Hình 31. Cửa sổ thiết lập các thông số của quá trình simulate
Bước 10. Vào Processing > Generate Functional Simulation Netlist để tiến
hành quá trình phân tích và tổng hợp
Hình 32. Thực hiện chức năng tổng hợp và phân tích chương trình
Bước 11. Hộp thoại thông báo quá trình phân tích và tổng hợp thành công,
chọn OK để ấn định
Hình 35. Lựa chọn đường dẫn lưu trữ file testbench
Bước 14. Lựa chọn vị trí lưu trữ file testbench trong hộp thoại Select File
DE2 hỗ trợ 2 cách nạp lên board. Đó là chế độ nạp đó là JTAG và AS. Trong chế
độ JTAG (Joint Test Action Group) thì dữ liệu cấu hình sẽ được nạp trực tiếp lên
FPGA. Trong chế độ này thì thông tin cấu hình sẽ bị mất khi tắt nguồn. Ở chế độ AS
(Active Serial), thì dữ liệu cấu hình sẽ được nạp lên bộ nhớ flash. Mỗi khi mở nguồn
(reset) thì thông tin cầu hình ở đây sẽ được load lên FPGA, do đó thông tin cấu hình
FPGA sẽ không bị mất mỗi khi tắt nguồn. Để chuyển đổi giữa 2 chế độ nạp này thì
trên board DE2 cung cấp nút RUN/PROG. RUN tương ứng với chế độ nạp JTAG,
trong khi PROG là chế độ AS.
Lập trình theo chế độ JTAG
Tiến hành theo các bước:
Bước 1. Gạt nút RUN/PROG trên board DE2 sang RUN, sau đó chọn
Tools->Programmer, cửa sổ lập trình cho board DE2 sẽ xuất hiện như hình
vẽ.
1. Giới thiệu
Ngoài việc viết chương trình cấu hình FPGA thông qua code verilog như đã
trình bày ở chương trước thì Quartus II còn hỗ trợ nhiều cách thiết kế FPGA khác:
sử dụng AHDL, EDIF file, SystemVerilog HDL file, Tcl Script file… trong đó thì
cách thiết kế sử dụng sơ đồ khối, sử dụng trực tiếp các khối luận lý là một trong
những cách khá thông dụng. Dưới đây sẽ trình bày một ví dụ thiết kế FPGA thông
qua mô hình sơ đồ khối.
Thanh công cụ
Cửa sổ project
Hình 57. Hộp thoại lựa chọn linh kiện có trong thư viện
Bước 6. Trên cửa sổ lựa chọn linh kiện bạn chọn primitives -> logic ->
nor2 sau đó nhấn OK. Tiếp đó bạn nhấn chuột trái lên cửa sổ làm việc để
thực hiện việc đặc một linh kiện cổng nor (2 ngõ nhập). Để kết thúc việc
chọn cổng nor2, bạn nhấp chuột phải vào cửa sổ làm việc và chọn Cancel
Bước 8. Bước kế tiếp là kết nối chân các linh kiện. Bạn nhấp vào biểu
tượng (orthogonal node tool) trên thanh công cụ, sau đó drag chuột từ
vị trí muốn nối đến vị trí đích
Bước 9. Nhấp đúp vào tín hiệu nhập để gán chân cho mạch thiết kế. Nhập
giá trị SW[0] vào ô pin name sau đó nhấn OK.
Hình 59. Cửa sổ gán chân cho tín hiệu xuất nhập
Bước 10. Tương tự như vậy bạn thiết lập cho tín hiệu nhập còn lại là SW[1]
và tín hiệu output là LEDR[0].
a. F = a (b + c + d )(a + bc)
b. F = a (c + b) + ad + bcd
Bài 2. Chỉ sử dụng tính chất của hàm Boole để biến đổi biểu thức F thành dạng
tổng các tích (SOP) và tích các tổng (POS), với F
a. F = a (b + c)(a + c)
b. F = a (b + c) + d + bc
Bài 3. Sử dụng phương pháp Bìa Karnaugh để
a. Rút gọn hàm F (a, b, c, d ) = ∑ m(0,1, 4, 7, 8,11,15) + d (2,13) về dạng tổng
các tích (SOP)
Bài 5. Hãy thiết kế một SR-Latch sử dụng D-Latch và các cổng luận lý và hiện
thực nó lên FPGA.
Bài 6. Hãy thiết kế một D-Latch sử dụng RS-Latch và các cổng luận lý và hiện
thực nó lên FPGA để kiểm thử.
Bài 7. Một mạch tuần tự có 2 D-FlipFlop A và B, các tín hiệu nhập của mạch
tuần tự là X, Y. Tín hiệu xuất là Z. Sơ đồ kết nối của mạch được biểu diễn
thông qua các công thức sau:
D A = ( X + Y )(Q B Q A + Y ), D B = X (Q A + Q B ), Z = X + Q A Q B
Hãy hiện thực mạch tuần tự này lên FPGA.
1. Giới thiệu
ModelSim là môi trường mô phỏng và kiểm thử (debug) phần cứng rất thông
dụng hiện nay. Ở đây chúng tôi sử dụng phiên bản ModelSim web 6.1g
(ModelSim-Altera 6.1g web edition).
2. Cài đặt
Để tiến hành cài đặt bạn lần lượt thực hiện các bước sau:
Bước 1. Nếu bạn chưa có file cài đặt thì có thể down load file cài đặt tại
https://www.altera.com/support/software/download/eda_software/modelsim/msm-
index.jsp. Bạn chọn phiên bản web 6.1g
Bước 2. Sau khi đã có file cài đặt bạn nhấp đúp chuột vào file này. Cửa sổ cài đặt
sẽ xuất hiện.
Hình 65. Lựa chọn tên thư mục cho chương trình
Bước 6. Tiếp tục bạn nhấn Next, hoặc nhập tên thư mục mới vào.
Hình 73. Hộp thoại tạo mới một biến môi trường
Bước 17. Tiếp đó bạn nhập tên biến là LM_LICENSE_FILE và giá trị biến là
C:\ModelSim\license.dat, sau đó nhấn OK để ấn định. Tương tự bạn tạo thêm một
biến khác có tên là MGLS_LICENSE_FILE và giá trị là C:\ModelSim\license.dat.
Đến đây thì việc cài đặc đã hoàn tất, để chạy chương trình bạn chỉ cần nhấp đúp
vào icon của ModelSim trên desktop.
3. Hướng dẫn
Dưới đây sẽ là quy trình để soạn thảo môt project với ModelSim.
Bước 1. Nhấp đúp vào icon của ModelSim trên màn hình desktop. Cửa sổ làm việc
của ModelSim sẽ xuất hiện như hình vẽ.
Hình 85. Chọn tín hiệu sẽ được vẽ dạng sóng (giản đồ)
Bước 18.Tiếp theo trong cửa sổ lệnh bạn gõ lện run 199 (nhỏ hơn thời gian
simulate 1 đơn vị để chương trình vẫn chưa dừng lại).
- Hiện thực bộ chọn 5-to-1 bằng cách sử dụng 4 bộ chọn 2-to-1, được kết nối
như hình vẽ:
- Tín hiệu nhập là SW[0:15], SW[16] cho phép quyết định nhập số nào (số thứ
nhất hay số thứ 2). Sau đó hiển thị 2 số này lên led 7, số đầu tiên lên HEX0,
HEX1, HEX2, HEX3. Số thứ 2 lên 4 led 7 còn lại.
Bài 7. Hiện thực bộ đếm BCD, cho phép tăng giá trị nội dung biến đếm cứ mỗi
giây một lần
- Tín hiệu KEY0 là tín hiệu reset (xóa giá trị đếm xuống 0)
- Các số BCD sẽ được hiển thị lên 3 led 7 HEX2-0
Bài 8. Hiện thực mạch trên board DE2, hiển thị thông tin ngày tháng năm
- Tín hiệu KEY0 là tín hiệu reset (xóa tất cả giá trị xuống 0)
- Hiển thị thông tin lên các led7 đoạn.
o Giờ: (giá trị từ 0 đến 23) hiển thị ở HEX7-6
o Phút: (giá trị từ 0 đến 59) hiển thị ở HEX5-4
o Giây: (giá trị từ 0 đến 59) hiển thị ở HEX3-2
o Sao: (= 1/100 giây, giá trị từ 0 đến 99) hiển thị ở HEX1-0
1. Giới thiệu
Quy trình thiết kế FPGA thông thường khá phức tạp đòi hỏi người thiết kế
phải thông qua khá nhiều bước phức tạp. Máy trạng thái là một trong những bước
trung gian giúp cho quá trình thiết kế và hiện thực code verilog trở nên dễ dàng
hơn đối với người lập trình. Thông thường có 2 dạng máy trạng thái: Moore và
Mealy. Tuy nhiên trong Quartus chỉ hổ trỡ máy trạng thái Moore. Bài thực hành
này sẽ giúp các bạn sinh viên tiếp cận với cách thiết kế HDL theo cách thức này.
2. Hướng dẫn
Để tạo một máy trạng thái các bạn thực hiện các bước sau:
Bước 1. Mở Quartus và tạo mới một project (cách tạo như đã trình bày trong buổi
đầu tiên)
Bước 2. Kế tiếp bạn vào File -> New hoặc nhấp vào biểu tượng trên thanh công
cụ, để tạo mới một file
Thanh công cụ
Cửa sổ project
Bước 7. Tiếp theo bạn nhấp vào biểu tượng (Insert input port) để thêm một tín
hiệu nhập và click vào biểu tượng (Insert output port) để thêm một tín hiệu
xuất
Bước 8. Nhấp vào biểu tượng (State table) để hiển thị bảng trạng thái (nếu bảng
này đã bị ẩn đi). Trong cửa sổ trạng thái này chọn tab Transition (xem hình)
Hình 105. Thiết lập tín hiệu xuất và action của mỗi trạng thái
Bước 12. Trong cột Output Port bạn chọn tín hiệu xuất, ở cột Output Value bạn thiết
lập giá trị xuất ra cho trạng thái đó. Sau đó nhấn OK
Bước 13. Lặp lại thao tác này cho 2 trạng thái còn lại.
a. State1: Output Port là output1, và Output Value là 0
b. State2: Output Port là ouput1, và Output Value là 0
c. State3: Output Port là output1, và Output Value là 1
Bước 14. Cuối cùng bạn sẽ được máy trạng thái như hình vẽ:
Bước 15. Nhấn Ctrl + S, hoặc nhấp vào biểu tượng trên thanh công cụ để lưu lại
máy trạng thái này với tên là Machine11.smf. Tiếp theo bạn nhấn vào biểu tượng
(Generate HDL file) trên thanh công cụ. Khi bản thông báo sinh file HDL xuất
hiện bạn nhấp vào lựa chọn Verilog HDL sau đó nhấn OK, Quartus sẽ sinh ra một
file Verilog (Machine11.v) từ sơ đồ máy trạng thái này.
Hình 107. Chuyển máy trạng thái sang định dạng của ngôn ngữ thiết kết phần cứn