Thin film

本章投影片之圖片大多取材自
Michael Quirk and Julian Serda,
Semiconductor Manufacturing Technology
 MSI世代MOS電晶體之薄膜層

氮化矽
頂部
氧化層
墊 金屬
ILD 氧化層
多晶矽 多晶矽 金屬
場氧化層
n+ n+ p+ p+

金屬前氧化層 n井
側壁氧化層 p磊晶層
閘極氧化層
p+矽基板
 ULSI晶圓的多層金屬化
保護層 接合墊金屬
ILD-6

ILD-5
M-4

ILD-4

M-3

ILD-3

M-2

ILD-2

M-1

Via ILD-1

多晶矽閘極
LI金屬 LI氧化層
n+ p+ p+ STI n+ n+ p+

n井 p井
p 磊晶層
p 矽基板
 晶片中之金屬層

(Micrograph courtesy of Integrated Circuit Engineering)

 薄膜沈積
薄膜特性
好的階梯覆蓋能力
具有充填高深寬比間隙之能力
好的厚度均勻性
高的純度及密度
理想配比可控制
具有低應力的高薄膜品質
電性佳
基板材料和薄膜附著性優越
 固態薄膜
厚度
和基板比較薄膜是非常薄的
寬度

度
長

氧化層

矽基板

薄膜沈積之深寬比Aspect ratio
Aspect ratio= D/W
D

W
薄膜於步階上覆蓋Step coverage
large arriving angle
厚度均勻

small arriving angle

均勻階梯覆蓋 非均勻階梯覆蓋

c a
Bottom step coverage=d/a

sidewall step coverage=b/a

Comformity=b/c
b
d Overhang=(c-b)/b
Void formation
dielectric

metal metal

dielectric

metal metal

dielectric

Void

metal metal
 高深寬比間隙

多晶隙閘極

(Micrograph Courtesy of Intergrated Circuit Engineering)

 薄膜成長階段
氣體分子

成核 晶粒聚結 連續薄膜

基板
 Growth rate
arrival
Surface diffusion Rate of arrival
R=
Diffusion rate

Bulk diffusion

R>1 Fast growth, non-equilibrium

leading to defective, polycrystalline film, columnar grains, This 3-

D growth is “Volmer-Weber”mode

R<1 slow growth, equilibrium, layer-by-layer growth

If film and substrate have same crystal structure, film may
grow in perfect alignment with substrate (“epitaxy”).
This 2-D growth is “Frank-van der Merwe” mode.
 薄膜沈積技術
化學性製程 物理性製程
化學氣相沈積 物理氣相沈積
電鍍 蒸鍍 旋塗方式
(CVD) (PVD 或濺鍍)
常壓 CVD (APCVD) 電化學沈積(ECD) 直流二極體 燈絲及電子 旋塗式玻
或次常壓 一般稱之為電鍍 束 璃 (SOG)
CVD(SACVD)
無電極電鍍 射頻(RF) 分子束磊晶 旋塗式介
低壓 CVD (LPCVD) (MBE) 電質
(SOD)
電漿有關的 CVD： 直流磁控
電漿 CVD(PECVD)
高密度電漿 CVD
(HDPVCD)
氣相沈積(VPE)及有 離子化金屬
機金屬 電漿(IMP)
CVD(MOCVD)
Dielectric thin film
 化學氣相沈積
CVD的重要觀念
1. 包含化學作用，經由化學作
用或熱分解 (稱之為裂解
(pyrolysis))。
2. 薄膜的材料源由外加氣體所
供給。
3. CVD製程的反應物必須為氣
相的形式
(如氣體)。

(Photo courtesy of Novellus Systems, Inc.)

 CVD precursors
poly-Si SiH4(silane)
Semiconductor SiCl2H2(DCS)
epi-Si SiCl3H(TCS)
SiCl4
SiH4, O2
SiO2 SiH4, N2O
Si(OC2H5)4(TEOS), O2
TEOS
TEOS, O3
Dielectrics
SiH4, N2, NH3
Si3N4
C8H22N2Si(BTBAS)
oxynitride SiH4, N2, NH3
SiH4, N2O, N2, NH3

W WF6, SiH4, H2
WSi2 WF6, SiH4, H2
conductors TiN Ti[N(CH3)2]4 (TDMAT)
Ti TiCu4
Cu (hfac)Cu(tmvs)
 CVD化學製程
CVD的5個基本化學反應
熱裂解：化合物分解 (破壞鍵結或分解)，以熱的
方式通常無氧氣。
光分解：化合物分解，以輻射能的方式破壞鍵
結。
還原：由分子與氫作用產生化學反應。
氧化：原子或分子與氧進行化學反應。
氧化還原：結合反應3及4，產生兩種新的化合
物。
 CVD反應
• CVD反應步驟
• 速率限制步驟
• CVD氣體流動力學
• CVD壓力
• CVD製程中摻雜
– 磷矽玻璃 (PSG)
– 硼磷矽玻璃(BPSG)
– 氟矽玻璃 (FSG)
 CVD傳輸及反應步驟圖
1)反應物之
質量傳輸 CVD反應器
氣體輸送
7)副生成物的吸解

2)薄膜先前 8)副產物移除
物反應 副產物 出口
3)氣體分子
擴散 5)先前物擴散 連續薄膜
進入基板 6)表面反應
4)先前物吸附

基板
晶圓表面上之氣流動態

High velocity
氣體流 low P
氣體流

low velocity
邊界層 High P 滯留層
 晶圓表面之邊界層
連續氣體流

反應物擴散

邊界層 
沈積之薄膜
矽基板

Diffusion in the boundary layer: J1  DC 

D

 C g  Cs 

Diffusion constant D=v/2

k BT
Gas MFP 
2 d 2 P
 Step 1: transport

x
Boundary layer 
 u0
Average layer thickness

2 L 2 L Flow velocity u Gas flow

  
3  u0 3 Re

 u0 L
Reynolds number Re  Boundary layer

L x
Re  Cg  Cs 
3D
J1  DC 
2L
 Adsorption energy
Chemisorption
Binding energy >2eV

Some dielectric deposition is low temperature

Ion bombardment in PECVD can provide enough

energy for surface migration

physisorption
van der Waals forces to dipole-dipole forces

Binding energy <0.5eV

Binding energy

Distance to surface
physisorption

Chemisorption
 Step 2: reaction
Reaction rate constant, ks J2=ksCs

reaction rate at steady state

J1=J2 hg  Cg  Cs   ks Cs
hg hg k s
Cs  Cg J2  Cg
hg  k s hg  k s
Transport-limited vs reaction-limited
Transport-limited hg  k s

Growth rate~ Tu0

Gas dynamics design is important

Uniformity of ug and Cg
Mass flow control
G

Reaction-limited hg  k s k s  k0 e k BT

G

Growth rate~ k BT Arrhenius-like
e
Temperature control
Choice of reactants
 CVD Kinetics
transport-limited
The gas-phase nucleation is
undesired

ln D. R.
Reduce temperature and pressure Reaction-limited

Reaction-limited Gas phase

Very sensitive to T nucleation

1/T
D. R.

Transport-limited
Insensitive to T
Most CVD is transport-limited.
Slow, layer-by-layer growth, epitaxy.
Requires high T, low pressure, low gas
viscosity. Chamber design, gas
T dynamics control process.
 CVD沈積系統
CVD設備設計
– CVD反應器加熱
– CVD反應器構造
– CVD反應器摘要
常壓CVD (APCVD)
低壓CVD (LPCVD)
電漿CVD
電漿增強CVD (PECVD)
高密度電漿CVD (HDPCVD)
 CVD反應器形式
CVD 反應器形式 常壓 低壓 整批 單一晶圓
熱壁式   
冷壁式    
連續動作式  
磊晶式  
充滿式  
噴嘴式  
直桶式  
冷壁平面式   
電漿式   
垂直流量等溫式   
 CVD反應器形式及其主要特性
製程 優點 缺點 應用
APCVD 反應器簡單、沈 階梯覆蓋不佳、微 低溫氧化層 (摻雜及
(常壓 CVD) 積快速且低溫。 粒污染及底產能。 未摻雜)。

LPCVD 優異的純度及均 高溫、低沈積速 高溫氧化矽 (摻雜及

(低壓 CVD) 勻性、階梯覆蓋 率、須更強的維護 未摻雜)、氮化矽、
佳及大的晶圓產 及需真空系統。 多晶矽以及 WSi2。
能。
電漿 CVD 低溫、沈積快 需 RF 系統、成本 高深寬比填溝，金屬
電漿增加 CVD 速、階梯覆蓋佳 高、應力很高為張 上方之低溫氧化物、
(PECVD) 及好的填溝。 力及含化學物 (如 ILD-1、ILD、雙鑲嵌
高密度電漿 CVD H2) 及微粒污染。 之銅晶種層及保護層
(HDPCVD) (氮化物)。
連續製程的APCVD反應器
反應氣體1

鈍氣
反應氣體2
薄膜 晶圓

(a)氣體注入形式
反應氣體
N2 N2 N2 N2 N2 N2

晶圓

加熱器

(b)架構形式
 SiH4 vs TEOS
SiH4 Perfect symmetric molecule, neither chemisorb nor
physisorb

It requires pyrolysis or plasma dissociation to SiH, SiH2,

or SiH3 radicals which easily chemisorb by the surface

The surface mobilities of the precursors are very low

so as to provide poor step coverage
TEOS H H
Boiling point 168oC
Si O C C H

H H 4

Not perfect symmetric molecule, forms hydrogen

bonding with surface atoms and physisorb on surface
The surface mobility is high, better step coverage
Step coverage of TEOS oxide

TEOS oxide

Silane oxide

H. Xiao, Introduction to
Semiconductor manufacturing
technology , Prentice Hall
 Sticking Coefficient
The probability a molecule will form a chemical bond with surface
atoms and chemisorb on the substrate in one collision

Precursors Sticking Coefficient

SiH4 3×10-4 ~ 3×10-5

SiH3 0.04~0.08

SiH2 0.15

SiH 0.94

TEOS 10-3
Good step coverage
WF6 10-4
 APCVD TEOS-O3 Process
RF
O3 generation

O2, N2 O2, O3, N2, N2O…

Trench fill by chemical vapor deposition

TEOS-O3

Trench CVD oxide

Nitride

n-well p-well
Liner oxide
p- Epitaxial layer
p+ Silicon substrate
 Premetal dielectric
PSG and BPSG (Boron) Phosphorous-doped silicate glass

Gathering mobile Na+ ions

Reduce thermal flow temperature

H. Xiao, Introduction to Semiconductor

Effect of Na+ ions
manufacturing technology , Prentice Hall
 Thermal flow planarization
Thermal flow temperature

For USG T>1500oC, higher than silicon melting point 1414oC

For BPSG T=850oC, upper limit of dopant concentration is 5%B, 5%P

再熱流前 再熱流後

PSG PSG

金屬或多晶矽

CD< 0.25m, CMP method is used for planarization

 LPCVD反應室
三區段加熱線圈
壓力閥

由真空幫浦抽出

氣體進入
輪廓熱電偶
(內部) 尖峰熱電偶 (外部、控制)
 用TEOS LPCVD的氧化物沈積
電腦端操作介面

氣體流控制器
爐管微控制器

LPCVD
爐管三

溫度控制器
區段加 壓力控制器
熱器
抽出

N2 O2
真空幫浦
加熱器 TEOS
 TEOS delivery systems
Process
MFC pump
Chamber

Boiler system
TEOS
Thermostatic oven

Process
MFC MFM pump
Chamber
carrier gas

Bubbler system
carrier gas bubbles

TEOS Thermostatic oven

 TEOS delivery systems
carrier gas
MFC

Pressurize gas
Injection Process
LFC pump
valve Chamber

Liquid flow

TEOS
Injection system
 LPCVD dielectric process

For Oxide 3SiH 4  2O 2  SiO 2  2H 2 O

Si(OC 2 H 5 ) 4  SiO 2  volatile organics 20A/min

For Nitride 3SiH 4  4NH 3  Si3 N 4  12H 2

3SiH 2 Cl2  4NH 3  Si3 N 4  6HCl+6H 2

 Poly Si as MOS gate
原因 1.電阻率可由摻雜而定。
2.和SiO2的介面品質佳。
3.可適合於後續的高溫製程。
4.比金屬電極 (如鋁) 可靠度高。
5.於陡峭外形上沈積均勻。
6.可用於自我對準閘極製程。

Polysilicon gate

n+ p+ p+ n+ n+ p+
n-well p-well

p- Epitaxial layer
p+ Silicon substrate
Poly Si in DRAM

H. Xiao, Introduction to
Semiconductor manufacturing
technology , Prentice Hall
 Poly Si deposition
Precursor
silane SiH 4  Si  2H 2 0.2~1torr
600~650oC
DCS SiH 2 Cl2  Si  2HCl

Deposition rate: 100~200A/min

Process temperature Grain size

To reduce the rough sidewall forming when etching, the process temperature is low

The grain size is enlarged by afterward annealing

 在CVD中使用電漿的優點

1. 低的製程溫度(250至450℃)。
2. 對於高深寬比間隙有很好的填溝(使用 高密
度電漿)。
3. 對晶圓有好的薄膜附著。
4. 高的沈積速率。
5. 由於針孔及孔洞小，有高的薄膜密度。
6. 由於製程溫度低，應用範圍廣。
 電漿CVD之薄膜形成
RF產生器
電極
1.反應物進入反應室
PEVCD反應器
氣體傳送 RF場

7.副產物吸解 8. 副產物
2.藉由電場將
反應物分解 去除
副產物 抽出
3.薄膜先前物
形成 5.先前物 6.表面反應 連續薄膜
擴
4. 先前物吸附 散入基
板
基板
電極
 一般PECVD構造
匹配之網路 RF產生器

氣體傳播 微控制器
遮幕
操作介面
氣體流量控制器

壓力控制器

氣體盤 電極 渦輪
幫浦 抽出

粗抽幫浦

製程氣體
 PECVD process
For Oxide 3SiH 4  4N 2 O  SiO x H y  H 2 O  N 2  NH 3

3SiH 4  PH 3  4N 2 O  SiO 2  P2 O5  x H y  H 2 O  N 2  NH 3

PSG
For Nitride
SiH 4  N 2  NH 3  Si3 N x H y  H 2  N 2  NH 3 
y~0.2 opaque to UV light
For Oxynitride
SiH 4  N 2  NH 3  N 2 O  Si3O x N y  H 2 O  N 2 
EPROM passivation (transparent to UV light)

SiH 4  N 2 O  He  Si3O x N y  N 2 O  N 2  NH 3  He

ARC
SiH 4 N 2 O ratio determines the refraction index, n
2nt=2 t= layer thickness, =lithography light wavelength
 LPCVD和PECVD氮化矽性質
性質 LPCVD PECVD
沈積溫度 (℃) 700  800 300  400
組成 Si3N4 SixNyHz

階梯覆蓋 正確 均勻

於 23℃在 Si 上之應力 1.2  1.8  1010 1  8  109

(達因/cm2) (張力) (張力或壓縮力)

STI nitride, IMD and PD

PMD barrier
Nitrite applications spacer

Sidewall spacer, for etch stop

Dopant diffusion barrier before PMD deposition, also etch stop

IMD(or ILD) seal layer (in Copper metallization), also etch stop
 Chamber clean
PECVD is superior than APCVD and LPCVD in the chamber clean method

RF plasma clean F  SiO 2  SiF4  O

Remote plasma clean F  Si3 N 4  SiF4  N
F F F F F

When F/C ratio <2, polymerization occurs C C C C C

F F F F F
The plasma cleaning can be

F line (407nm)
monitored by the light emissions
in plasma

End point

time
 Remote plasma clean
CF4 released into atmosphere may microwave
cause global warming and holes in the
ozone layer
plasma
Remote plasma clean is an alternative NF3
using NF3 gas plasma. MW power can
generate high pressure plasma, and
N2, F
more than 99% of NF3 dissociate Process
chamber Heated plate

End-point detection
No plasma-induced light emission can
be used for end-point detection. FTIR,
which measures the chemical bond N2, SiF4, O2
concentration can be applied.
 Silane PECVD
deposition rate
Increasing temperature increases

Compressive
the deposition rate and improves
step coverage and film quality

stress
Increasing RF power increases
compressive stress because of
temperature the ion density and energy RF power
For nitride film can be varied from
compressive 100MPa to tensile
100MPa within 10% power change

Refraction index
deposition rate
deposition rate

Ion bombardment
reduces adsorption
free radical
enhance reaction

RF power Silane flow rate

 TEOS PECVD
For TEOS process, Increasing temperature O3-TEOS process
decreases the deposition rate because the
TEOS is physisorption.

deposition rate
decreasing
adsorption
For O3-TEOS process, Increasing
temperature increases the chemical increasing
reaction rate and improves the film quality. reaction rate

temperature
Refraction index

Compressive
deposition rate

Wet etch rate

stress

TEOS flow rate TEOS flow rate

 高密度電漿沈積反應室
1900年代中期被廣泛
使用
高密度的混合氣體朝向
晶圓表面
所沈積的薄膜可充填高
深寬比間隙
有各種不同高密度電漿
源
晶圓偏壓及熱負載
同時沈積及蝕刻

(Photo courtesy of Applied Materials, Inc.)

 沈積－蝕刻－沈積製程
上面堆積效應 從這裡開始解決
SiO2
主洞缺陷
金屬

PECVD沈積薄膜在
1.薄膜先前物之離子感應沈
間隙口夾止形成孔洞
積

蓋層

2.薄膜於間隙開口處因氬離 3.蝕刻材料再沈積，重複此製程
子濺鍍蝕刻過度而呈現斜 使「底部－上部」輪廓相等
形
 介電質填溝的三個步驟

蓋層
SiO2

1)HDPCVD填溝 2)PECVD蓋層 3)化學機械平坦化

 介電質及特性
SiO2
=3.9
High dielectric strength >107V/m
Not good barrier to moisture and
mobile ions

Si3N4
=7.0
High dielectric strength
>107V/m
Good barrier to moisture and
mobile ions

Future trend : Copper and low  dielectrics for IC interconnection

用於ULSI內連接ILD有潛力的低材料
介電常數 填溝
有潛力的低 k 介電質 溫度 (℃) 註解
(k) (m)
FSG (氟氧化矽， 3.4 至 4.1 ＜0.35 無問題 FSG 的 k 值和 SiO2 相近。氟會
SixOFy) 侵襲及腐蝕鉭阻障層金屬。
2.9 ＜0.10 350 至 450 以矽為主的樹脂高分子可用於旋
HSQ 塗流動性氧化物(FOX)。可能需
(氫倍半矽氮烷) 表面保護以降低水氣吸附。其修
補是在氮氣下操作。
1.3 至 2.5 ＜0.25 400 無機材質，其介電常數可依多孔
密度調整。增加多孔密度降低機
奈米多孔矽 械完整性多孔材料必須抗研
磨、蝕刻及熱處理且特性不退
化。
2.6 至 2.8 ＜0.15 375 至 425 旋塗的自動高分子具有優越的附
聚芳烯醚 (PAE)
著性適於 CMP 研磨。
2.8 ＜0.18 250 至 350 用高密度電漿 CVD (HDPCVD)
aCF (摻氟之非晶
以產生熱穩定性及附著性佳之薄
碳或 FLAC)* 膜。
2.5 ＜0.18 420 至 450 CVD 薄膜符合附著力和介質孔
電阻要求需要於 200℃控制氣體
聚對二甲苯
傳送，以控制聚對二甲苯先前物
之流量。
 內連線延遲 (RC) 和大小尺度 (m)
2.5
內連線延遲(RC)
2.0
延遲時間

1.5

閘極延遲
1.0
(10秒
9

0.5
)

0
0 .5 1.0 1.5 2.0
大小尺寸
(m)
 總內連線電容
7

電容
(1012 farads/cm) 5

4
K=4
3
K=3
2
K=2
1
K= 1
0
0 0.5 1.0 1.5 2.0 2.5 3.0
間距
(m)
Redrawn with permission from Semiconductor International, September 1998
 低介電質薄膜之要求
電性 機械性 熱性 化學性 製程 金屬化
低介電常數 附著性 熱穩定 抗酸及鹼 圖案化能力 接觸電阻低
低介電損耗 低收縮 熱延展係數低 選擇性蝕刻 填溝佳 低電遷移(腐蝕)

低漏電 抗破裂 高傳導率 雜質低 平坦化 低應力

高可靠度 低應力 無腐蝕性 針孔少 小丘(平滑表面)

硬度佳 低水氣吸收 微粒少 適於阻障層金屬

(Ta, TaN, TiN
等)
儲存有效期長
DRAM structure
Stack

trench
 一般DRAM堆疊式電容之圖形
SiO2介電質 SiO2介電質 經摻雜的
多晶矽電容板
經摻雜的
多晶矽電容板

經摻雜的 經摻雜的
多晶矽電容板 多晶矽電容板

埋入式接觸擴散 埋入式接觸擴散
 High- dielectric
To shrink the DRAM size, high-K material can be employed as the dielectrics


TiO2 80
Ta2O5 ~25
(Ba,Sr)TiO3(BST) 600

MOS gate dielectric

remote plasma CVD nitride(=7.0)

oxynitride (=3.9~7.0)

Ta2O5
 旋塗式介電質
旋塗式玻璃 (SOG)
Solvents
Si(OH)4 Silicate
ketone
RnSi(OH)4-n silioxane alcohol

旋塗式介電質 (SOD)
HSQ (Hydrogen-silsequioxane) low-k material

Needs curing for crosslink

Porous material, needs barrier and cap layers
 以旋塗式玻璃 (SOG) 填溝

蓋層

1)初始SOG 2)處理後之 3)CVD氧化層

填溝 SOG 蓋層

Spin coating cure Etch back PECVD cap layer

 HSQ低k介電質製程參數

主要操作 製程步驟 參數
轉速 50 rpm
最大轉速 8001500 rpm
旋轉塗佈 背側清洗 800 rpm, 5 sec
上側邊緣珠滴去除 1000 rpm, 10 sec
旋乾 1000 rpm, 5 sec
初始軟烤處理 200℃, 60sec, N2 清洗
處理 curing
內部處理 475℃, 60 sec, N2 氣體下

Needs PECVD oxide layers to sandwich the SOD layer

 磊晶

磊晶成長模式
磊晶成長方法
– 氣相磊晶(VPE)
– 有機金屬CVD(MOCVD)
– 分子束磊晶(MBE)
矽晶圓上之矽磊晶成長

Si H H
H
Cl Cl
Cl
H
副產物
化學反 Cl
應
沈積之矽 Si
Si 磊晶層

Si Si Si Si Si
單一矽基板
Si Si Si Si Si
 Epi Silicon deposition
Silane SiH 4  Si  2H 2
Precursor
DCS SiH 2 Cl2  Si  2HCl Heat to 1000~1100oC

TCS SiHCl3  H 2  Si  3HCl

Doping:
AsH3

PH3

B2H6

H. Xiao, Introduction to
Semiconductor manufacturing
technology , Prentice Hall
 Epi Silicon deposition

RF感應加熱線圈

真空幫浦
晶圓
H2
承座 SiH2 Cl2
摻質
(AsH3或B2 H3)
 Types of VPE reactor

氣體進入
氣體進入

RF加熱

RF加熱
抽出

抽出 抽出

水平式反應器 垂直式反應器 直桶式反應器

Metallization
 多層金屬化
金屬內連線結構

金屬堆疊內連線

具有鎢插塞之介
質孔內連線結構
層間介電質
區域內連線(鎢)
初始金屬接觸

次0.25微米CMOS橫切面 矽基板之擴散區
 傳統及鑲嵌式金屬化
雙鑲嵌式流程
傳統內連線流程

蓋ILD層及CMP
蓋ILD層及CMP
氮化物蝕刻停止層
(圖案化及蝕刻)

氧化層介質孔-2蝕刻
第二ILD層沈積及蝕刻穿
過二氧化層

鎢沈積＋CMP

銅充填
金屬-2沈積＋蝕刻

銅CMP
 銅金屬化

(Micrograph courtesy of Integrated Circuit Engineering)

成功的金屬材料之需求
1. 導電性
2. 附著性
3. 沈積
4. 圖案及平坦化
5. 可靠度
6. 腐蝕性
7. 應力
矽及選用晶圓製造的金屬 (在20℃)
電阻率
材料 熔點(C)
(-cm)
矽 (Si)
1412  109
多晶矽 (Doped Poly)
1412  500 – 525
鋁 (Al) 660 2.65
銅 (Cu) 1083 1.678
鎢 (W) 3417 8
鈦 (Ti) 1670 60
鉭 (Ta) 2996 13 – 16
鉬 (Mo) 2620 5
白金 (Pt) 1772 10
晶圓製造中所用的金屬及合金

鋁
鋁－銅合金
銅
阻障層金屬
矽化金屬
金屬插塞
 鋁內連線

Bonding pad Metal-5

Top Nitride (Aluminum)
ILD-6

Metal-4
ILD-5

Via-4 ILD-4
Metal-3

Metal-4 is preceded by other vias, interlayer dielectric, and metal layers.

歐姆接觸結構
阻障層金屬
鋁、鎢、銅
等
氧化層

閘極
源極 汲極
歐姆接觸
 接面尖峰 junction spiking

The aluminum would diffuse

into the silicon to form spikes
and punctuate through the
doped junction. The junction
淺接面
spikes short the source and
drain with substrate.
接面短路

Apply 1% Si alloyed with Al to

prevent substrate Si
dissolving into Al.
 Electromigration
Al Si Cu alloy is introduced for reducing the electromigration

Cu concentration 0.5~4%

However, Cu make the

metal etch more difficult

H. Xiao, Introduction to
Semiconductor manufacturing
technology , Prentice Hall
 銅內連線的優點

1. 降低電阻率
– 鋁內連線電阻率為2.65-cm，
而銅可降至1.678-cm
2. 降低功率消耗
3. 緊密的構裝密度
4. 優越的抗電遷移性
5. 較少的製程步驟
– 減少20至30%之製程步驟。
 內連線延遲之變化
0.25 0.18 0.13
技術
m m m
傳統的內連線技術
 Al/Cu 內連線及 TiN 阻障層金屬 0 +21% +93%
新世代技術
 降低阻障層厚度 -10%
 低 k (3.0) 介電質 -27%
 雙鑲嵌式銅內連線及插塞 -16%

性質／製程 Al Cu
2.65
電阻率 (-cm) 1.678
(3.2 for Al-0.5%Cu)
抗電遷移性 低 高
抗腐蝕性(空氣中) 高 低
蝕刻製程 是 否
CMP 製程 是 是
 在半導體內連線使用銅的
3個主要的挑戰難題

1. 銅很快速地擴散進入氧化物及矽中
2. 銅若使用一般的電漿蝕刻技術，將不易形成圖案化
3. 在低溫下 (＜200℃)，銅在空氣中易氧化且無法形成
一保護層使氧化作用停止
阻障層金屬
銅
 阻障層金屬的重要性質
1.使用阻障層金屬使得在燒結溫度下 (意謂材料
受熱處理) 兩介面材料 (如鎢與矽) 的擴散率
是低的。
2.高電子導電率，具有低的歐姆接觸電阻。
3.半導體和此金屬間有好的附著性。
4.佳的抗電遷移率。
5.厚度薄及在高溫下穩定度高。
6.抗腐蝕及氧化。
 銅阻障層金屬的特殊需求

1. 防止銅擴散。
2. 低的薄膜電阻率。 鉭
銅
3. 介電材料和銅之間有好的附著性。
4. 適合於CMP。
5. 金屬層在高深寬比間隙中必須是連續
的且有佳的階梯覆蓋能力。
6. 最小的厚度可使銅佔有最大的橫切面
面積。
在矽接觸的耐高溫矽化金屬
Ti矽化金屬(多晶
矽化金屬)接觸
Ti/TiN阻障層金屬
多晶矽閘極 鎢金屬

氧化物 源極 汲極 氧化物
矽基板
Ti矽化金屬接觸
Ti多晶矽化
多晶矽閘極 金屬
Ti矽化金
屬

經摻雜的矽
 所選用矽化金屬的性質
最低共熔溫度 一般形成溫度* 電阻率
矽化金屬
(℃) (℃) (-cm)
鈷／矽 900 550700 1319
鉬／矽 1410 9001100 4070
白金／矽 830 700800 2835
鉭／矽 1385 9001100 3555
鈦／矽 1330 600800 1317
鎢／矽 1440 9001100 31

TiSi2的回火相 燒結溫度 電阻率

TiSi2 – C49 625 – 675C 60 – 65

-cm

TiSi2 – C54 800C 10 – 15

-cm
自我對準矽化金屬 (Silicide) 之形成
間隙壁氧化層
多晶矽 場氧化層
矽主動區

矽基板
1.矽主動區 2.鈦沈積
鈦－矽反應區域 TiSi2形成

3.快速熱回火處理 4.鈦去除
 晶片之自我對準矽化金屬結構
降低閘極至
片電阻降低 S/D間阻值
TiSi2

TiSi2
TiSi2 TiSi2
G
STI S D STI

接觸阻值降低 二極體漏電流降低
 多重金屬層的鎢插塞
接觸窗內(介質孔)
鋁接觸 之鎢插塞 氧化層
(介電質)
氧化層
(介電質)

早期金屬化技術 現行金屬化技術
1. 厚氧化層沈積
1.穿過氧化層之蝕刻接觸
2. 氧化層平坦化
2.鋁沈積
3. 穿過氧化層之蝕刻接觸
3.鋁蝕刻
4. 阻障層金屬沈積
5. 鎢沈積
6. 鎢平坦化
 物理氣相沈積

蒸鍍
濺鍍

(Photo courtesy of Applied Materials, Inc.)

 簡易的蒸鍍機
晶圓承載器

蒸鍍金屬
製程反應室
坩鍋 (鐘罩式)

高真空閥

高真空幫浦 粗抽幫浦
E-beam evaporation
 濺鍍的優點
1. 易於沈積且可維持合金成分。
2. 可沈積高溫及耐高溫金屬。
3. 可控制沈積均勻的薄膜於大晶圓上(200nm或更大)。
4. 多重反應室群集機台可於金屬沈積前清除晶圓表面污
染物及原生氧化物 (稱之為現場濺鍍蝕刻 (in situ
sputter etch)。
 DC二極濺鍍系統之簡單平行板

陰極
金屬靶
1)電場形成Ar 離 +
+ 
子
+ 2)高能Ar 離子撞擊金屬靶
+ +
e-
氣體傳送
e- e-
氬原子 3)金屬原子從
靶材移出 抽出
電漿
6)過多的物質藉由真空
電場 4)金屬原子往基板移動 幫浦從反應室中移出

DC二極濺鍍機
5)基板上沉積金屬
基板
陽極
 從濺鍍靶材表面移出金屬原子
陰極 (－)

金屬原子

被濺擊出之
金屬原子

反彈之氬離子和自由電
0
+

高能Ar 離子 子結合以形成中性原子
濺鍍產額和下列條件有關係

1.轟擊離子的入射角。
2. 靶材的組成及幾何形狀
3. 轟擊離子的質量。
4. 轟擊離子的能量。
 落於基板上之不同物質

陰極(－)
金屬靶

源自輝光電漿之光子
源自靶轟擊之X射線
高能電子
＋離子包含雜質
e- 濺擊出之原子
– －離子
電場 中性原
子

基板
陽極(+)
 Basic Sputter process
De-Gas Heat the wafer to drive out the gases and moisture

Pre-clean Remove the oxide layer on the metal surface

3種濺鍍系統形式
RF(射頻)
磁控
IMP(離子化金屬電漿)
 RF濺鍍系統
匹配之網路 RF產生器

電極 電容 微控制器
操作介面
氣體流量控制器
靶材
基板
壓力控制器

氣體盤 平盤
渦輪幫浦 抽出

粗抽幫浦

氬氣
 磁控濺鍍
DC功率供應
磁鐵

氬氣進入
陰極

靶材

熱晶圓平盤
真空幫浦
 準直管濺鍍

準直管濺鍍系統
靶材

Ar

準直管 介質孔之濺鍍薄膜覆蓋之橫切面
 離子化金屬電漿
DC供應

電極
鈦靶材
高能 濺擊出之Ti原子
DC場

感應線圈
＋Ar 離子 +
電漿
e-
e-
RF場 + ＋Ti離子

基板
電極

DC偏壓供應
RF產生器
 Tungsten CVD

– 有優異的階梯覆蓋及填溝
– 抗電遷移性佳
WF6  3Si  2W  3SiF4 Selective W deposition

Metal CVD Step coverage is important for electric contacts.

WF6+ 3H2→W + 6 HF

G~70 kJ / mole (0.73 eV/atom)

用Ti/TiN阻障層金屬之毯覆性鎢CVD
Ti
介質孔

PECVD SiO2
填溝介電質
鋁
1.層間介質孔蝕刻 2.平行式Ti沈積覆
於介質孔之底部
TiN
鎢插塞
鎢充填
介質孔

3. CVD TiN均勻沈積 4.CVD鎢沈積 5.鎢平坦化

 銅CVD
Precursors: Cu(hfac)2 or Cu(hfac)(vtms)

hfac=hexafluoroacetylacetonate

Vtms=vinyltrimethylsilane
 銅電鍍
Low temperature ECP process

ECP rinse and dry anneal CMP

陰極(-)
出口
基板
CuSO4
電銅溶液

+銅陽極
Inlet
(Photo courtesy of Novellus)
 使用雙鑲嵌之銅金屬化
製程步驟 : SiO2沈積

SiO2

說明 : 以PECVD法沈積ILD氧化層至介質孔所需的厚度。填
溝並不是很關鍵，因此PECVD法是可接受使用。 .
 使用雙鑲嵌之銅金屬化
製程步驟 : SiN蝕刻停止層之沈積

SiN

說明 : 在ILD氧化層上沈積薄的 (250Å) SiN蝕刻停止層。此

SiN必須是稠密且無針孔，因此，可使用HDPCVD
法。
 使用雙鑲嵌之銅金屬化
製程步驟 : 介質孔圖案化及蝕刻

SiN

說明 : 以光學微影形成圖案並以乾蝕刻在SiN形成介質孔。
蝕刻結束後去除光阻。
 使用雙鑲嵌之銅金屬化
製程步驟 : 再沈積SiO2

SiO2

說明 : 於ILD氧化層上沈積PECVD氧化層。
 使用雙鑲嵌之銅金屬化

製程步驟 : 內連線圖案化

光阻

說明 : 微影以光阻形成SiO2溝渠圖案。前面的介質孔開口位
於溝渠中。
 使用雙鑲嵌之銅金屬化
製程步驟 : 內連線用之溝渠蝕刻及介質孔用之孔洞

說明 : 於ILD氧化層中乾蝕刻至SiN層上成溝渠。繼續蝕刻經
由SiN開口形成介質孔。
 使用雙鑲嵌之銅金屬化

製程步驟 : 沈積阻障層金屬

阻障層金屬

說明 : 以離子化PVD在溝渠及介質孔的底部及側壁沈積Ta或
TaN擴散層。
 使用雙鑲嵌之銅金屬化

製程步驟 : 沈積Cu晶種層

Cu晶種層

說明 : 沈積連續的Cu晶種層，此層必須是均勻的且無針孔。
 使用雙鑲嵌之銅金屬化
製程步驟 : 沈積Cu充填

銅層

說明 : 以電化學沈積 (ECD) 方法沈積Cu，以充填介質孔開

口及溝渠。
 使用雙鑲嵌之銅金屬化
製程步驟 : 以CMP方式去除多出的Cu

說明 : 以化學機械平坦化 (CMP)方式去除多出的Cu，這使
表面平坦，作為後續製程之準備。此平坦表面是在介
電質中有金屬鑲嵌，以形成電性迴路。
 Refraction index
nr sin  r  ni sin i SiO2 = 1.46
Si3N4 = 2.01
鑽石 = 2.12

快速介質 空氣 (n 1.0) 低速介質 SiO2 (n 1.46)

玻璃 (n 1.5) 低速介質 空氣 (n 1.0) 快速介質

 
Refraction index for dielectric films

4.0 Poly-Si

Si rich

2.01 Si3N4

SiOxNy
Oxygen rich nitrogen rich
1.46 SiO2
 橢圓偏光儀的基本原理

雷射 檢測器
過濾器 
極化 分析儀
¼ 波板

所量測的薄膜
Rp
  tan e I 
Rs
 薄膜層的光反射
At least 3000A~4800A to
support 2 modes

film t

substrate
 spectroreflectometry
detector

UV lamp

1 1 1
 
m m 1 2nt
H. Xiao, Introduction to
Semiconductor manufacturing
technology , Prentice Hall
 X-ray fluorescence(XRF)的薄膜厚度量測
檢測器 檢測器
X射線入射
X射線螢光
X射線螢光
X射線入射
散射的X射線 散射的X射線

X射線螢光法 全反射式X射線螢光法

signal

thickness
 profilometer
Profile signal
Useful for thickness >1000A

Stage motion
 Acoustic method (I)
低的輸出量 微小的輸出量
入射雷射光束
光學 檢波雷射光束
撞擊 檢測器
音波
(a) (b)

微小的輸出量 高的輸出量
檢波雷射光束 檢波雷射光束
表面反射率改變
Echo 1 Echo 1
(c) (d) Echo 2

Redrawn from Solid State Technology, (June 1997), p. 86.

 Acoustic method (II)

t
H. Xiao, Introduction to t  Vs
Semiconductor manufacturing 2
technology , Prentice Hall
 4 probe measurement
Sheet resistance
Four point probe
W
Rs   R I
固定電流源 R
t L 伏特計
V
For infinite film area

V
Rs  4.53
I

晶圓
 stress
compression

tensile

intrinsic: due to film nucleation and growth

extrinsic: due to thermal expansion CTE

SiO2 0.5
E h  1 1
2
Si 2.5
   
1  v 6t  R2 R1  Si3N4 2.8
W 4.5
Al 23.2
E: young’s modulus
v: Poisson ratio
h: substrate thickness
t: film thickness
R: curvature radius