HECTAOHICR TOMO 2 Digital /SALVAT BgCICPTDAMION LLLUINNUNIUH TOMO 2 Digital SALVATDIGITAL Electronica digital Practicamente inexistente hasta hace unos decenios, la rama al de la electronica ha tenido un crecimiento explosivo y empieza a convertirse en la mas importante {Qué altura alcanza el sol en el cielo? Depende de la hora y ge la estacion: varia continuamente entre in- finitas posiciones, ‘También el numero de huevos frescos y enteros que hay en la nevera puede variar, pero no de un modo continuo: 0 hay tres huevos 0 cuatro, no podemos tener'3.475. LO DIGITAL NO CAUSA EQUIVOCOS Anies Ge alrontar las bases de la electrénica digital tratemos de entender los motivos de su extraordi- naria difusion. Tomemos un reloj de agujas (analdgico) y uno con huimeros (digital). El primero indica la hora con una aproxmacién razonable. El digital tiene, sin embargo, un valor definide, que no ha de ser necesariamente la hora exacta, pero que todos leen del mismo modo. Un valor digital no sure errores de lectura o inter: pretacidn, lo cual simpilfica atin mas su comunicacién a otras personas. £1 reloj digital indica un mimero, no necesariamente ‘e1acto, pero perfectamente definido, La velocidad del viento varia entre (nates valores: ¢s una medita analégiea. EI nuimoro de vari de un paraguas es un valor digital La atitud del sol es un valor analégico, mientras que | numero de huevos es un valor digital: puede cam- biar s0io @ saltos, no de manera continua. La altitud de un plano ‘nclinado varia de modo ‘analdgico, mientras que ef de una escalera lo hace de manera dighal (por eseatones). Por motives similares, los circultos electiénicos puie- den tratar un valor digital sin alterarlo por el efecto acumulativo de muchas pequefas imprecisiones, Por ejemplo, es mas facil transmitir a una gran distancia una informacion gigtal y estar seguros de que llega idéntica al original.DIGITAL Verdadero y falso La seleccion entre dos dnicas posibilidades basta para crear un mundo digital Un dispositivo digital, como hemos visto, tiene un determinado nil- Interuptor mero de posibles valores pertectamente definidos, o estados. see pe Interearpi Como maximo puede haber dos unicos estatos. como en nee él interruptor de la luz: 0 esta encendidao esta anagada. corrente La electrénica digital moderna esta basada precisamenie en circultos que tienen dos tinicos valores, por ejemplo: 0 pasa corriente o no pasa. Jn, abjorto = rio cara Interruptor cerrado: ef Ine, corral = Sictioe clreulto esta cerrado, la comlente pasa, Por comodidad llamamos verdadero al estado en el que el inieruptor esta cerrado (pasa cortiente, luz encendida) y falso al estado en el que esta abierto (luz apagada) En lugar de los simbolos también podemos utl- lizar nmeros: uno (1) si la luz esla encendida, cero (0) si esta apagada. En inglés “cifra" es digit, de donde deriva la palabra “digital. Pero el iérmino procede a su vez dal latin “digitus’, dedo: jcontar con los dedos es un procedimiento digital! {Un simple dispositvo digital de dos estado: encendido (4, verdadero) y aoagado (0, falso) Esquoma de una finterna: ef interruptor letra (2, verdadero) o abro (0, falso) el Ceuito que une la pia a ta bombil (IES cone S| Utilizar solamente las cifras 1 y 0 significa emplearun ros cecimales, pero inter- c6digo de numeracién binario, es decr, de solo dos namente utlizan nimeros | valores. binarios, es deci, emplean | solamente las cifras 1 y 0. Como veremos mas adelante, no es dificil utilizar estas dos ciffas para representar cualquier numero decimal (por ejempio 4813), Intermamonte, cada nirmero ‘esta representado de forma binaria, es decir, solo con las Los ordenadores y las calculadoras muestran nume- citas ty 0.Entrada y salida Un circuito légico recibe comandos de entrada y produce resultados a la salida Conviene distinguir entre nuestra accion sobre el interrupter y su efecto sobre la bombilia El circuito recive a la entrada (en inglés, input) la accién sobre ei interruptor y produce a la salida (on inglés, output) ol encendido de la bombilla. Observando, por ejemplo, un ardenador, la dite- rencia entre entrada (teclado, ratin) y salida (pan- talla, impresora) resulta evidente. ‘Nuestro sencillo cireuito tiene una entrada (el Interruptor A) y una salda (la bombilla 8). BLAS DE VERDAD Podemos compilar una tabla que describa el com- La primera columna lista los posibles valores a la portamiento ldgico de un circulta digital. entrada (es decir dos: 0 y 1) y la segunda los valores, correspondientes a la sallida. La figura muestra la tabla, o tabla de verdad, de la linterna. Hemos llamado A al interruptor (entrada) y B Cada linea os un estado del cicuito, Por ejamplo, en la bombilla (salida) la primera linea la entrada es 0 (interruptor abierto) y por ello la salida es cero (bombilla apagada) crirca atoupton) | __ sa 8 bot = ee he Hintera: muestra el valor de a Q ° —2- salda (bombila) omespordiente a bs ® Dosis tleres de emraca (ectade dat te Soa 4 4 pton. CATE En la prdctica, para la linterna la salida repite la entrada. Pode: mos eseribirio de un modo forrnal con una expresién légica: B=A Es decir: sea cual sea el valor de la entrada A, la salida B tended siempre el mismo valor: se trata de un caso de identidad Las expresiones ldgicas resuttan muy titles al proyectar circui- tos digtales compejos. La linterna funciona segin una ogica binaria elemental,DIGITAL Algunas veces es atil invertir una sefial la ‘Tomemos una de esas bombillas de emergencia que se encienden automaticamente en caso de falta de energia eléctrica, Con respecto a la linterna, las cosas funcionan a ta inversa; ci abrimos ol intorruptor (0) la tombita se enciende (1) utlizando su bateria de emergencia incorporada La bombilia de emexgencie esté proyectads para encenderse (con sus baterias internas) si falta la ccorrlente, y apagarse si ésta esta presente. En osto caso la tabla de verdad de la pagina ante- rior (identidad) ya no puede aplicarso. La bombita de ‘emergencia esta proyectada para cencendorse (con sus boaters internas) si falta la coriente, y apagarse si ésta esta presente, EST Como se ve en la tabla, Ia salida es et contrario de la entrada: se trata de una inversién, o negacién logica La expresién logica correspondiente se puede escri- bir de varias maneras. En electronica se ullizan va- ios convenios equivalentes, En todos los casos se lee “B qual a no A’: B es el ‘opuesto (complemento) iogico de A. La operacion de. inversion se llama NOT ("n9" en inglés), ‘onic A (inieruptor) Al contrario: NOT , es decir, transformar un “Si” en un “No” y viceversa Bomba so ‘emergoncia con ator La nueva tabla de verdad lists siempre las mismas entradas, pero muestra las salidas cambiadas de sitio, sala 8 bombil) Como veremos, en los simbolos tradicionales do los componentes electrOnicos digitales ia inversion se indica con un efrcule pequeno.DIGITAL El uno y el otro: AND Cuando el valor logico de una salida depende de la combinacién, de varios valores de entrada, se habla de “logica combinatoria” Tomemos un circulto con dos interruptores en serie, es decir, uno después dol otro on el mismo cable, A 8 como el mostrado en la figura. ,Qué hay que hacer ooo para encender la bombilla? ' ' Intoruplores ® Evidentemente no basta con cerrar un solo interrup- tor: para cerrar el circuito hay que cerrar ambos necesariamente, Este es un ejemplo de AND légico, “AND” en inglés quiere decir “y": en realidad hay que cerrar Uno Y ambos intemuptores deben cerrarse para que la bombila también el otro. ppg La tabla de verdad de AND muestra el valor de salida _Habitualmente utilizamos 0 para indicar un interrup- con las cuatro posibles combinaciones de las tor abierto (no pasa corriente) y 1 para indicer un entradas, interruptor cerrado (pasa la corriente). Observamos que la salida C es 1 (verdadero) s6lo en el caso de que ambas entradas A y B sean 1. En todos los demas casos la salida es 0. EnvacaA EniradaB Sala G (eteruptores) | (Interruptores) Tabla de verded de AND: muestra el vaior de la SIMBOLOS DE AND. En los esquemas eléctricos un AND se incica nor- maimente con los simbolos mostrados en la figura: el primero es el simbolo tradicional, e! segundo es el que responde a las normas IEC. Por convenio, se sueien dibujar los esquemas de mo- do que se lean de izquierda a derecha, siguiendo la trayectoria de la sefal desde las entradas hasta la salida rn c Hemos dibujado dos entradas y una sola salida, pero Simbole ée AND 8 las entradas pueden ser mas de dos: la salida vale 1 pees tee: rnormas IEC. sélo si todas las entradas son 1,AND como puerta logica Un AND puede vtilizarse para dejar pasar o bloquear una sefial lagica Observando Ia tabla de verdad de AND de la pa gina anterior se descubro un interesante ofecto que puede resultar muy util rina ¢ ? Cuando la entrada A vale O, la salida C siemore es A sale: 0. Sin embargo, cuando A vale 1 ia salida C es igual a la entrada 8. E| efecto, naturalmente, es reciproco (intercam- Contre de a puta biando Ay B ocurre lo mismo), pero supongamos ‘t= pasa, O= 10 pasa por un momento que B sea la sefal logica a la entrada y A sea una especie de porteria, Miréndolo bajo este punto de vista, Vemcs Ue g/g entrada A vale 2, la entrada @ se repite on lasalida C, cuando A vale 0, B esta "bloqueado”. Cuando sin _§}, sin embargo, A vale 0, & ho pasa y la sada se queda embargo A vale 1, B pasa y recoge la salida. siempre a 0. Se Un AND utilizado de este modo funciona come puerta légica, os dec, una especie do cancela que permite dejar pasar o bien bloquear otra sefal légica. Asi, el término “puerta” se aplica, por extensién. también a los otros dispositivos idgicos elementales, descritos en las paginas siguientes. Las puertas Idgicas son muy utiles, ya que permiten controlar una senal logica con otra senal logica. LOGICA BOOLEANA Y AND E| matematico inglés George Boole estudio las expre- Los resultados, en este ca- siones Iégicas, creando jo que hoy llamamos légica 90, corresponden a los de booleana. Esta Ibgica se aplica cuando hay dos Uni- la multiplicacién norma cos valores (verdadero y false, 1 y 0) ovo En la légica booleana, AND (interseccidn logica) co- 0° 1 Iresponde mas 0 menos a la multiplicacion. Enese 1° 0 ‘campo se utiliza un simbolo especial, pero en elec» 1° 1 lronica habtualmente se escribe: Goorge Bocle, C=A'B tno de spaces de la (C igual a A por 8) o, simplemente: égica binania, tal y C=AB ‘como la conocems hoy.£l uno o el otro: OR A diferencia de AND, para OR no es necesario que todas las entradas valgan En inglés OR significa “o": en realidad la salida vale 1 si tuna u otra de las entradas (o incluso ambas) valen 1 Las figuras muestran un ejemplo de OR de interruptores y los simboios gréficos de OR (el tradicional y el que res onde a las normas IEC), El comportamiento de OR se resume en ‘5 tabla de verdad, mostrada a la iquierda. Tabla de verdad de OR: la salda vale 4 ‘al menos una entrada esti a 1. En la lgica booleana, si AND representa la multi- plicacién, OR (unin Iégica) corresponde a la ‘uma; aqui tambisn utlizamos el “4” en lugar del simbolo praterido en la logica: C=A4B Pero @s una suma un poco extrafia, dado que no € puede superar nunca 1 ni dar resto: O+0=0 O+t=1 1+0=1 4+1=1 (no supera 1) Verdad de OR: ls salide vate 4 si al menos El compartamiento de OR se resume en su tabla tuna entra 1 de verdad, mostrada a la izquiorda. R ETT) También OR puede funcionar como puerta, es decir, dejando pasar o bloqueando una sefal logic, solo que con respecto a AND, funciona al contrario. onto} 0+ pase, 1 = no pasa En la tabla de verdad se ve que siA vale O la sa- lida reproduce fielmente la entrada 8, mientras que si A vale 1 la salida C esta siempre blo- queada'a 1 SIA vale 0, B pasa tal cual a ©. Pero siA vale 1, B ‘no pasa y fa sailda siempre se mantiene como 4.DIGITAL Uno solo de los dos: XOR ELOR exclusivo permite saber si las dos entradas son iguales o distintas Existe un dispositive légico mas extrafio que los dos que ya hemos visto (AND y OR), Se trata del OR exclusiva, abre- viade como XOR. Tiene siempre y Unicamente dos entradas y, como se ve en su tabla de verdad, la salida vale 1 solo si las entradas son distintas entre si (1 y 0 0 bien Oy 4). En otras palabras, desde el punto de vista légico la salida ‘significa: son verdaderos uno y otro, pero no ambos, El simbolo de XOR en las expresiones ldgicas es un Como veremos a continuaciin, XOR se puede facil- "+" encerrado en un circulo: mente construir con las os puerias, y las expre- siones l6gicas 9¢ pueden combinar entre si para ob- =0 tener otras mas complejas. =1 @ z @ En la practica, no obstante, se utilizan circuitos inte- =0 grados que contienen circuitos XOR ya ereados, igual que se hace con las demas funciones logicas. —P—: : | Simbotos de XOR: a ta iquierda et tradicional, 5 a la derecha el que sigue la norma IEC (rama sola entrada a 4"), 0 0 1 1 CIN Un XOR funciona come una puerta de tipo especial, que no bioquea la sefial pero la puede invertir si se desea. Si A vale 0, en realidad, la salida C reproduce fiel- mente fa entra B, mientras que siA vale 1 la salida C ‘Conta de a pusrta ‘65 el opuesto (negacién logica, NOT) de la entrada B Si A vale 0, B pasa tal cual a C. Pero si A vale 4, el valor loglea de B se invlerte. Un XOR se encuentra en muchos casos: dos conmutadores {interruptores de dos posiciones) pemiten encender y ‘pagar una luz desde dos puntos.La logica de los reles Los interruptores electromagné pueden considerarse dispositivos logicos elementales Los piimeros procesadores (ordenadores) moder- nos no se podian definir como electrdnicos, sino mas propiamente electromecanicos. No utlizaban ni valvulas (tudos de vacio) ni transis- ores, sino. sencilios interruptores elecvomagneti- cos: los relés. Los relés se han utilizadio mucho en circuitos légicos para automatizacién, hasta la llegada do 105 cir cuitos integrados en los afios 70. 1a bobina se convierte en un Iman si es atravesada por la comiente. Los contactos se cierran si sor atraidos por la bobina. CIMA Un relé esta formado por un electroiman, 0 bobina (un cable arrollado en un nucleo metalico) y un con- tacto movil de muelles. Comun een = =< Ss TK El esquema de la figura muestra una identidad 16- gica ‘ealizada con un relé: aplicando tension a ta entrada (1 logico, verdadero), el relé salta y envia tension a la salida (1 1gco). El +12 del esquema indica una tension constante con respecto a masa, procedente por ejemplo de una baterla. Observe el uso del simbolo de masa para no dibujar el cable de vuelta (0 V). Este circuito no sirve para nada desde el punto de vista |6gico, aunque en la practica se utiliza para controlar una corriente fuerte con una débil, Sin embargo, es la base para construir circuitos mas DIGITAL (0s, orelés, conacos ¥—=—?—9 Bobina Aplicando tersién a la bobina, la corriente crea un campo magnético; éste atrae al contacto mévil ceirandi el cicuito (si se quita la tensién, el muella lo abre de nuevo). Por lanto, un relé pueds controlar tuna cortiente eléctiica (entre los contactos) con otra mas débil (en la bobina), Los relés se utiizan aun hoy en dia, gracias a su ca- pacidad de controlar comentes fuartas y de garantizar 61 alslamiento elecirico entre dopina y contactos. El simbolo del relé representa de un modo ‘esquematica su funcionamento, complejos: utlizando de otro modo los contactos, se pueden realizar las distintas funciones logicas. +12¥ o_o @ —_ Salida Entrada ‘Simbolo de masa tz eH ‘Sila entrada esta a 4 (hay tensiin con respecto a masa) el contacto se clerra, producienéo 1 a ‘a sada.DIGITAL NOT con un rele wersion logica se realiza simplemente vtilizando un contacto en la apertura en lugar de en el cierre Muchos relés de uso comuin son conmutadore: cuando saltan, conectan un punto central a un con- == tacto y lo desconectan de otro. . Se habla respactivamente de contacto normal- mente abierto (n.2., 1.0. 2° inglés) y normalmente cerrado (nc). Por “noimalmente” se entiende ja ausencia de ten- sién en la bobina, es decir, el estado en el que el Role conmutador: n.c. es el contacto normaimente cerrado, relé se encuentra en condicién de reposo. ‘na. ol nermalmente ablorto. LEE La tabla mostrada en la figura representa el com- E! contacto (salida) n.c., sin embargo, es la nega- ortamiento de ios dos contactos desde el punto de ¢lén légica del valor de entrada: por tanto sa com- Vista I6gico, con respecto a la tensién aplicada a la porta como un dispositive NOT. bobina. La barra situada sobre el simbolo C Indica que se El contacto (salida) n.a., como ya hemos visto, es el trata dal complemento (égico de Ia salida C. Se menos interesante: comesponde siemore al valor suela también incicer con otros simbolos, como se logico de la entrada, ilustra en la leccién 1. Erase 8 | Salen C Shia e Tabla de verdad de un relé conmutador: {as dos salidas son complementarias, 5 decir, una es opuesta 2 la otra ‘APLICACION: UNA BOMBILLA DE EMERGENCIA El comportamiento de NOT nos permite utilizar un Asi, Se cierra el contacto n.c., que proporciona a la relé para realizar una sencilla bombilla de emerger- salida (a la bombilla) la tensién procedente de la la, que se enciende si no hay tension. bateria de emergencia (+ 12 V), ‘Como se puede ver en el esquema, la ausencia de tensién en la entrada (que nos imaginamos que ind ca la ausencia de cortiente) hace saltar el relé, que vuelve a la posicién de repose. on Entrada lighico, si ta entrada es coro (no hay tensi6n), Ia sallda os su ‘complemento, es decir, uno, 10AND y OR con los relés Combinando varios relés se pueden realizar las funciones logicas fundamentales Conviene hacer hincapié en que en estos circuitos de relé adopiamos un convenio en lo que se refiere a los niveles l6gicos: Valor togico 1 Valor logico 0 ' y +22 VI ov Entrada [Salida oy 2v Valor logico 0 O significa ausencia de tension. 1 sagnfica tension de allmentacién (por ejemplo, de la bateria), referida a masa. Por ejemplo, si € circuto esta alimentado por 12 voltios, 1 significa “apicer 1 Va una entrada, o bien “se encuen- tran 12 V" en una salica Valor 1ogico 1 Reciprocamente, 0 (0 voltios) significa “no hay tensiGn os valores fagicas 0 y 3 son convenies; aqui por ejemplo Indican aplicada a la entrada” o bien *no hay tensién a la Salida’. _ausencia 0 presencia de tensiéa a a entrada o a la salka, La figura muestra como realizar un AND con dos re- Sin embargo, hay una diferencia importante: los in- és, poniendo los coniactos en seria terruptores son de control mecanico, mientias que los relés son de control eléctico, En este circuito te- En la practica, so trata det mismo eircuito de inte- nemos, por tanto, una tensidn eléctiica controlada rruptores descrito en la leccién 2 por la combinacién de otras dos tensiones oléctricas: La salda de este AND pue- de conectarse a la entrada de otros dispositivos [6g cos, d modo que se pue- den realizar circuitos mas complejos, incluso hasta tun ordenador entero! El otro componente légico elemental, el OR, es igual do sancillo: basta con conectar los dos relés con los contactos en paralelo en lugar de en serio, como muestra la figura. También en este caso, el comportamiento del cir- cuito es idéntice al del OR de interruptores aborda- do en la leccién pasada, Un OR con dos relés: basta con aplicar tension al menos a una de las bobinas para tener tension a la salida.DIGITAL Un XOR de relés También el OR exclusivo se puede realizar facilmente utilizando los contactos conmutadores Un XOR (OR exclusivo) puede construirse con circui- tos ldgicos elementales (NOT, AND, OR), como vere- mos en una proxima leccion Pero, utilizando los relés, hay un truco mas sencillo para realizar un XOR solo con dos relés: e! circuito corres- pondiente se muestra en la figura, Se trata del mismo sistema visto ya para el XOR de in- terruptores (conmutadores) de la leccion 2: una vez mas utilizamos fos reles pata obtener el mismo efecto con contiol eléctrico. Un KOR can wos reves; observe ot cruce de cables pera mostrar que In salida osta a 4 sdlo si los dos rolés no estan on ia misma posicion RSs En el momento actual los relés ya no se utllizan para la rea- lizacidn de circuitos ldgicos de Uso practico, salvo en casos espaciales. En la proxima leceién presentaremos los circuitos integra dos, que ya les han sustituido universéimente, con notables ventajas ba distintos puntos de vista En cualquier caso, una buena comprensién de los circuitos iiustrados en estas paginas es sin duda muy uti, y no solo con fines tedricos: De hecho, os circullos cambian. pero la légica sigue siendo #1 cxdenador do rlés Mark I, realizado en 1944 en todo caso la misma: NOT, AND, OR y XOR siguen siendo en la Universidad de Harvard. funciones fundamentales de la logica electronica (CSS ae Aunque las funciones légicas ya son desarrollacas casi exclusivamente por cifcuitos integrados electroni- cos, los relés siguen utilizindose bastante. De hecho pueden controlar fuertes corrientes o aislar entre si dos circultos; ademés son muy robustos y practicamente insensibles a las interferencias, Por ello se utiizan a menudo como intertaz, es decir, comunicacion, entre un deticado cirouito electronico y el poco tolerante mundo extemo. En un sistema de apertura de puertas, ! cireuito controla algunos relés, ‘que a su vez controlan la corviente de los motores.Integrados digitales 'os integrados han hecho posible la realizacion de dispositivos complejos de bajo coste Los cire Tebricamente seria posible utilizer los relés para realizar cualquier re dispositive I6gico, incluso un ordenador entero (realmente eso ha sucedido) En la practica, sin embargo, los dispositives electromecanicos tienen serios problemas de velocidac, duracion, tlabilidad y con- sumo, Actualmente se utllizan los circuitos integrados digitales (0 "légicos') especialmente diseniados para este uso, Un circuite intogrado digital esta disesado para desarrollarfanclones logicas. | COTES Los circuitos integrados (0 IC, integrated Circuit) son, millones de veces mas rapidos que los relés, ocupan un espacio bastante raducido y tienen consumos ca si superiluos ‘Se venden en contenedores (cajas) estdndares, nor- maimente de material plastico y con dos filas de pines adaptados para su soldadura o para su insercion en Zocalo’ especiales de soporte Dentro del contenedor hay un minisculo rectangulo de silicio, el chip (literalmente, pedazo, astila), en el que esta implantado el circuito con un procedimiento, que describimas en otra seccién, Al chip estén conectados los pines (literalmente, alfi- Jetes) que aseguran las conexiones eléciricas con el exterior, Muchos circuitos integredos son componentes es Lin miniaturizacion de tos eireuitos loglees en un chip de andar: conectandolos entie si del moda adecuado poces milimetios es una obra maestra de Ingenieria Se puede realizar cualquier dispositivo |6gico. SSO as Un circuito integrado digital puede contener desde una tinica puerta ldgica (por ejemplo un AND) hasta tun circuita completo, Los IG digitales mas complejos, como los micropro: cesadores y las memorias, contienen millones de componentes lsgicos elementales implementados en el mismo chip. 0s microprocesadores, de altisina densidad do component ‘han hecho posible la revolucién informitica, 13DIGITAL Niveles logicos En los circuitos integrados digitales, los estados logicos se representan generalmente mediante tensiones eléctricas La légica binaria se basa en dos dnicos estados (1 y 6, verdadero y falso): por aso es necesario repre- sentar estos estados en los circuites. El convenio empieado por los integrados digitales més difundidos del mundo es muy sencilla 0 = no hay tensién (por ejemplo 0 V) 1 = hay tension (por ejemplo, 5 V) A menuco, para evitar ambiguedades, se utilizan los simbolos L (low: bajo) y H (high: alto) para indicar fy i9s sefales eléctricas dighales, 1s tos explicitamente el nivel eléctrico; seguiremos este estagos se representan con riveles de tension, convenio en la seccién Componentes. como 0 Vy +5 \ COE Los circultos integrados ‘equieren una cierta corriente. proporcionada por una tension de alimentacién, por ojompio, +5 V. La tensién se aplica_entre el pin de alimentacién (Ve) y el de masa (GND), que es tambien el cero de referencia para las senalas iogicas: - Una entrada conectada a masa (bajo, L) vale cero. Una entrada conectada a Ia alimentacion (alto, H) vale uno. Las entradas y satidas de os circuitos logleos pueden _Las entradas no se deben dejar nunca abiertas (90 co ‘asumir des inieas valeres, normalmente nectadas), porque su estado logico serla indetermi- Correspondientes a masa (0) y @ alimentact6n (2). nado. Como las entradas y las salidas utilizan los mismos Convanios. los circuitos ldgicos pueden conectarse directamente entre si sin problemas. ‘Antes 0 después, sin embargo, es necesatio conec {arse con el mundo exterior, por ojempio para de- tectar la intarrupcién dol rayo de una céliula fotoelée- triea o para poner en marcha el motor de una puerta automatica Desarrollan esta tarea los circuitos de interfaz: por ejemplo accionan (desde una salida idgica) un rele, que a su vez controla la corriente de un motor, Un circulto de intorfaz conecta Jos delicados circuitos 16gicos con los robustos motores que mueven la puerta.Umbrales jeles logicos no son tan precisos como su representacion tedrica En realidad, los ni La electronica digital se puede aprendar también desde un punto de vista puramente Iégico: para sencillos proyectos de aficionados es sufi clente, Pero cuando se afrontan disefios medianamente complejos 0 se entra en el campo profesional, se descubre que las cosas Son un poco me- nos sencillas de io que parecen. Asi, 60rd Ut istrutar de una rapida panoramica sobre algunos de los, problemas a los que se enirentan ios disenadores. NSCS Enos circultos ideales existen solamente los dos niveles de tension que definen con precisién los valores correspondientes a Ly H. En realidad, sin embargo, hay infinitos matices intermedics. Por ejemplo, zqué sucede durante el paso de La H de una salida. y por tanto de la entrada de otro integrado a ella conectado? Como a ten sion no puede pa- sar magicamente de 0.25 Ven un tiempo nulo, se moverd rapida: i mente do un valor a otro, atravesando todos los. : valoras intermadios. l<> Tempo a subica La sei! loglea eal pasa Instanténeamente de un valor 4 otro, pero la real emples un clerto temo, Ire La detinicion real de los niveles i6gicos es por tanto distinia de la ideal. En los integrados se definen dos rivelea de umbral, por ejemplo, 1,5 Vy 3,8 V. Asi, una tensién de entrada se evalia con estas regias = Si es inferior ai umbral bajo, vale L (cero) = Si es superior al umbral alto, vale H (uno). - Si es intermedia entre jos dos umbrales, no esta definida: puede considerarse Lo H, 0 causar pro- blemas. Para un eortecto funcionamiento, as sefiales no Para que el valor Iégice de una seal no set deben encontrarse nunca en la tercera situacién, ambigu, no debe quedar fuera de los unbrates salvo durante el paso rapido de un estado al otro. Perifeadns.DIGITAL far la corriente necesaria. en cuyo caso hay un pico de absorci6n, Es necesaro para esto un “dopésito de reserva’ Una serial logica real no esta nunca “limpla” como su equivalente tedrico, MN muchas probabllidades de recalentarlo y destruio Igual de peligrosas son las cargas mente en invierno, puaden llevar al cuerpo incluso con respecto a tierra: tocando un componente, se ‘mediante una La tension de alimentacién debe ser estable, dentro de la tolerancia indicada por el fabricante, y proporcio- Esia dltine es normalmente minima, pero no durante Ja conmutacién, es decir, el paso de un estado al otro, 0s do cir, un condensador entre alimeniacén y masa (los con. densadores se daseriben en la leccién 5 de Analégica), tos condensadores de desacoplamlento proporcionan los pleos de coriente durante las eonmutacionos, ovitande Interferencias en los ciruitos adyacontes. Poniendo en cortocircuito (vulgarmente, "en corto”) integrado, es decir, conectandola a masa o a la alimentacion, hay lectrostaticas quo, especial- “fulmina’. En fa Industria $0 toman precauciones ntra las caigas electiostaticas, por jemplo, fa puesta a thera de! cuerpo Problemas practicos No basta un esquema logicamente correcto, es necesario poner atencian tambien a la realizacion fisica del circuito Gondensadior de dosacoplamiento Mine Las sefiales digitales no estan limpias: tienen distorsio- nies y ‘ecos" (eflexiones) en les conexiones y pueden recibir interferencias del exterior. Lapropia eorriente, pasando por la resistencia baja (pero no nuia) de los cables, causa pequenas caidas de tension y altera los niveles logicos. Los umbraies logicos de las entradas garaniizen una cier la inmunidad a las interterencias, aunque pueden variar con la temperatura Esios problemas se manifiestan normalmente en circuitos complejos y rapidos, y requieren un detenido estudio de la disposicién de los componentes ) la salida de un miles de voltios resistencle,DIGITAL Logica combinatoria Conectando varias puertas elementales, se pueden res Una sola puerta légica desarrolla un trabajo de gran sencillez. La {uerza de Ia electrénica digtal reside en {a posibilidad de combinar las puertas entre si, Consideremos por ahora circuitos des- provistos de memoria, en los que el e8- tado de las salidas depende solo y exclu- sivamente del estado de las entradas, in- dependientemente de ios eventos suica- didos. jomplo do légica combinatoria: una puorts AND dd tres entradas construida con dos puertas ‘AND de dos entradas. jizar funciones légicas complejas Se utiliza en estos circuitos el término logica combi- natoria, contrapuesto a ia Igica “secuencial’ que intreduciramos dentro de algunas lecciones. Saiiga 0 Tobla de verdad de un AND de tros entradas: la salida es 1 ‘slo si todas las entradas son 4. ES Desde el punto de vista formal, esta es la expresion ldgica que describe las dos puerias AND combina- das: Y=(A'B)°C done la parte entre paréntesis (A * B) representa el primer AND. Es equivaten- te ala expresion logica que describe un AND de tres entradas: Y=A"B*C Con e! mismo sistema se puede construir un OR de tres entradas. La expresion logica 05 ‘en este caso: Y=A+B+ C. CCE ‘Supongamos que disponemos tan solo de puertas AND de dos entradas, ;Podemos realizar con éstas un AND do tres entradas? Ciertamente: basta con combinarlas como muesira Ja figura de arriba, La salida es 1 solo si todas las en- tradas son 1, como se ve también en la tabla de ver- dad adyacerte Desde el punto de vista légico, los dos circuitos ilus- trados son totalmente equivalentes (aungue, en la practica, el oircuto de dos puertas es ligeramente ‘mas lento) Ei sistema es naturalmente extensible, aplicando repetidamente la misma técnica para realizar AND ‘con cualquier numero de entradas. En la practica, en el AND logico, igual que en la mul- tiplicacién normal, los paréntesis no alteran el resul- tado. El uso de la letra Y para representar la salida 8 un convenio muy difundido. 7DIGITAL NAND y NOR Con frecuencia se utilizan puertas lagicas en las que la salida esta negada, es decir, invertida lagicamente Los primeros circuitos integrados légicos no conte- La negacién, o invorsién Iégica, se indica en los es- nian puertas sencillas AND y OR, sino sus corespon- quemas con un pequefio circulo situado en la salida dientes con la salica negada: NAND y NOR, de ia puerta ldgica Un NAND no es otra cosa que un NOT AND, es decir, un AND seguido de un NOT, como muestra la figura, aplicéndosa lo mismo para el NOR (NOT OR), NAND y NOR equlvaton rospoctivamente a AND '¥ OR, seguléos de un inverscr (NOT). En os albores de los circuites integrados cigitales, rea liar un NAND en lugar de un AND permitia una mayor simplicidad de construccién y una mayor velocidad de funcionamiento por motives estructurales. ‘Ademas, existia la ventaja de poder realizar un NOT simplemente utiizando uno de los distintos NAND (normaimente dos 0 cuatro) contenidos en el mismo integradbo. Asi, era posible utilizar un eirctito integrado para desa- rrolar varias funciones, ahorrando componentes. Es- Uniendo las entradas de un NAND 0 de un NOR, ta ventaja todavia hoy es valida, aunque en menor ‘8 obtiene un invetsor (NOT). medicla MNEs Ena figura puede verse la disposicién de un glorioso Rlecuperaremos mas adelante esta ventaja moderni- componente histérico: el 7400, quizds el integrado di- zada, enlos circuitos integrados programables por e! gital mds antiguo todlavia en uso (aunque sea en ver- usuario. siones actualizadas, como el 74HC00). Este componente contiene cuatro puertas NAND, por lo que puede utilizarse para construir NOT, AND y, como veremos, también OR: en la préctica, cualquier circuito combinatorio. £17400, como su moderno Es evidente la ventaja de poder tener un solo com- sane ponente logico, utiizandolo para todas las aplicacio- guar puortas NAND. ‘nes, aunque con alguna pequefia complicacion en el peng cn proyecto, componente,Construir un XOR Como ejemplo de circuito logico combinatorio, realizamos un OR exclusivo utilizando puertas AND, OR y NOT ‘Observando la tabla de verdad del XOR (en la figura donde 8 significa NOT B, exprosién que es preci- de al ado), podemos deseribir todos os casos en los samente cierta cuando B vale 0 (Io mismo ocurre con que la salida vale. 1 Ay. la entrada A vale 1 y la entrada B vale 0 ©: la entrada B vaie 1 y la entrada A vale 0 Sustituyendo *y" por “*” (AND) y "o” por "4" (OR), ob- tenemos la expresién Idgica quo da el valor de la salida Y: Y=(A'B)+(B*A) ‘Tabla de verdad del XOR: las dos combinaclenes Utilizando inversores como NOT, AND en lugar de la tradas y examinar ol valor {égico de los distintos pun- ‘multiplicacién (*) y OR en lugar de la suma (+), obte- tos del circuits, continuands hasta las salidas nomos un circuito equivalents al XOR, mostrado en la figura Por ejemplo: si A vale 1 y B vale 0, el inversor conec- tado a B dard 1. Ambas entradas del AND de abajo Para asegurarse del funcionamiento correcto, basta estaran a 1, por lo que también estard a 1 su salida con aplicar las cuatro posibles combinaciones de en- Enconsacuencia, el OR final encontrara al menos un 1 a la entrada y dara por tanto 1 a la salida (independientemente de la otra entrada) Del mismo modo se pueden analizar las otras tres posibilidades. ‘Como realizar un OR exclusiva (XOR) con AND, OR y NOT: no es ef sistema mas sercilo 0 ‘comodo, pero funciona, SME! El circulto de arriba no ese! mgs sencillo posible; en _ficar las expresiones ldgicas, y por tanto los circultos Ja figura aparece otra alternativa también valida, que que las representan. utiliza. una puerta menos, Une uote te». - > = Ferono ambos Existon numerosas técnica (en las que profundizaremos fen este curso) para simpli- ‘tro posible modo de realizar un XOR, logicamente equivatente af arriba mastrado,DIGITAL Directo y Tomamos la tabla de verdad del AND y escribimos el complemento légico (es decir, el inverso o la ne: ‘gacién) de las entradas y la salida; cambiamos 1 por Oy vicoversa. La tabla de verdad asi obtenida... ino és otra que la del OR! Lo que significa que invirtiendo las entradas negado Con la ayuda de algin inversor, un AND puede sustituir un OR y viceversa y la salida de un AND (con inversores, @8 decir NOT), ‘se obtiene un OR, Reciprocamente, invirtiendo las entradas y salidas de un OR se obtiene un AND. Por eso es suficiente una sola de las puertas pata poder construir también la otra, aunque sea mas edmodo tener las dos. Tabia de verdad det AND 2n version normal ¥ con el comolemento (inversién logica) de las entradas y a saliéa: se ebtiene fa dol OR. La que acabamos de describir es una aplicacion del teorema de De Morgan, que escrito de un modo mas formal confirma las dos equivalencias. PEEEnIOr) Los tres simbolos de Ia figura son equivalentes; re- presentan todos un NANO. En los esquemas puede Ccurtit que nos encontremos estos diferentes con venios de representacién,... ino todos juntos, se supone! El uso de Ios pequetios circulos (como abreviatura del NOT) pa- —— Tres modos de disefar un NAND: ‘rinoro 05 01 clisico, ol tercero of ‘que sigue la norma NEC. (A+B) =A°B (A‘B)=A+8 Podemos leer ia primera como “un NOR equivale a un AND con las entradas negadas" y la segunda co- mo “un NAND equivele a un OR con las entradas negadas*. La figura muestra cémo construir una puerta OR utlizando solamente puertas NAND, por ejemplo tres de fas cuatro contenidas en un 74HC00. ra indicar jas entradas negadas del segundo simbo- lo complica probablemente la legibilidad. De hecho, el.uso de un simbolo OR puede hacer poco evidente, el hecho de que en realidad (por efecto de las entra- das negadas) se trate de un NAND: 66 mojor utilizar @l primero o al tercer simbolo. —=3p—DIGITAL Familias de integrados Una quia para orientarse entre los principales tipos y variantes de los circuitos logicos Los circuitos integrados digitales se dividen en dos grandes categorias: MOS y bipolares, divididas 2 su vez en varios grupos. La diferencia oxistente radica en su estructura inter na (lo8 primoros utlizan transistores “MOSFET”: los, segundos, transistores “de junta” o BJT"), pero aqui ‘nos interesan solamente las implicaciones précticas Entre los MOS prevalecen ahora los CMOS (MOS complementarios), mientras que entre los bipolares estan los TTL (transistor-transistor logic: \dgica tran- sistor-transistor) y los ECL (emitter-coupled logic: I6- gica acoplada de emisor), 7sHc00 7aNCTOO Sa CMOS y TTL, jas dos familias mas difundidas tanto ‘en al Ambito industrial como en el particular, tienen a menudo en comiin la disposicién de los pines. La serie 74, introducida inicialmente por Texas Instr ments para sus TTL, constituye un estandar confir- mado. Asi, podemos tener un 7400 (TTL) y un 74HCO0 (CMOS), distintos eléctricamente pero con dispost clon de pines idéntica y con la misma funcién logica (NAND cuddrupie). Las versiones CMOS y TTL de este NAND cvddruple, y muchas de sus variantes, tlenen las mismas conexiones. Wa) Los primeros integrados eran SSI: single-scale into- gration (integracién a pequena escala), os decir, rou- nian pocos componentes (transistores) en sus chips de silicio. Después Ilegaron los MSI (medium-scale integra- tion; integrecién a mediana escala), los LSI (arge- scale: a gran escala), los VLSI (very large-scale: a muy gran escala)... y e! numero de componentes au- menta ahora mas rapidamente que las siglas. Des- mentidas continuamente las previsiones de un pro- ximo limite fisico a la miniaturizacién, es previsible Que continde al ritmo actual todavia algunos anos, por lo menos. En un solo chip ya es posible inclu decenas de miliones de componentes. a Una curiosidad: hasta ahora siempre se ha cumplido la empirica ley de Moore: el numero de componen- tes integrables en un chip (de un detorminado tama- fio} se duplica mas o menos cada 18 meses.DIGITAL MOS y (MOS Un bajo consumo y una buena inmunidad a las interferencias estan entre las ventajas de la tecnologia MOS Los circultos MOS requleren muy poca corriente para funcionar: practicamente consumen solamente duran- te las transiciones de un estado a otro. Sus entradas astan a una alta impedancia, es decir se comportan como una resistencia de valor muy ele. vado (decenas o centenas de megaohmios), sin inter- ferir en el circuito al que estan conectados. Finalmente, tienen un buen margen de inmunidad al tuido: normalmente, una interferencia que altere por encima de 1 V la tensién en una entrada no causa la lecture de un nivel lagico errdneo. La geile 74HC tesiste bien a las intorferoncias ‘sh interoretar errineamente las seriales fogicas TESS ‘Ademés de los modemos CMOS de la serie 74HC y similares, todavia se utilizan (aunque estén en vias do extino'én) los integrados MOS de la serie 4000, me. nos recientes. Son bastante mas lentos, sensibles a las cargas electrostaticas (es tacil estropearlos mien: tras se manejan) y estan expuestos a un problema ce Todos ios cireutos bloqueo destructivo llamado “latch-up" integrados estén protegidos Sin embargo, pueden funcionar con una tension de oe entacion mas elevada (incluso 15 V), lo que ga- ‘puro los CMOS rantiza entre otras cosas una inmunidad alin mas ele- son especialmente vada a las interlerencias, sensibies. UMBRALES: HC ¥ HC Una variante de la familia: 74HC es fa 74HCT. en te que la "T” adicional significa “TTL”: son CMOS. pero disefiados para su conexion directa a los TTL. “< > Dy La diferencia reside en los umbrales logicos de la entradas que, como hemos deserito en la siguiente pagina, en el caso de los TTL son distintos (y peores), als rancr ay im (cmos) (eM Adaptodor En los proyectos nuevos es mejor emplear solamente los HG, pero a menudo es necesario conectarse 2 ctros dispositivos que proporcionan sefiales a nivel TTL, por lo que puede ser util recurrir a los HCT. La salida de un TTL no puede conectarse directamente a un KC, ‘es necesaro utilizar un HCT que tenga los umbrales correctos,TTL Durante mucho tiempo los sefiores absolutos de la serie 74, Los TTL son rapidos, pero tienen varios inconvenientes El primer inconveniente de los TTL, la familia mas di: fundida de integrados bipoleres, consiste en que tie- nen umbrales 1bgicos esimétricos, Salat oe ‘eed En particular, el umbral del nivel bajo (L, cero) esta demasiado préximo a la masa: una débil interferencla puede ser ya sufioiente para causar un error. Ademés, funcionan s6lo a5 V de alimentacion, mien- tras que los 74HC son mas flexibles (normaimente de 246), Les umbrales de tas entradas representan fos TTL, ‘camo el 7400, sensibles 21 ride oléctrice. La interlerencia on of nivelL podria iaterpretarse como H, lteerancio ave uber eta EELS aes Adiferencia de los MOS, la entradas de los TTL requieren co- triente; en la practica, para indicar 6! nivel Les necesario ab- sorber corriente hacia masa. La figura. muestra un circuito equivalente, en primera aproxi- macién, @ una entrada TTL: una resistencia conectada a la alimentacién S| la entrada esta a nivel alto (H) no pasa cortiente, mientas que si esta a nivel bajo (L) pasa coriente (de! orden de un miliampero) Multiplicando esta pequefia corriente por el numero:de entradas, es facil aicanzar consumos basiante elevaclos, Ademas, esto limita e} numero, de entradas que pueden conecterse a una salida (fan-out) ‘La entrada de un TTL se comporta mis o menos como una resistencia: s! e! nivel es bajo (L, cero) 82 tine absorcion de comriente. VARIANTES DE En algunas versiones de los TTL se ha reducida ta co- mente de entrada, como an el caso de la serie TALS un 74.800 consume mas o menos una cuarta parte del consumo de un 7400. Otras variantes ofrecen mayor velocidad, como los 745 (Schottky), los 74F (fast) y otras versiones utliza- das donde los CMOS ne llegan. Para velocidades suporioras (con 6! coste de consu- ‘mos elevados) es necesario recurrit a familias bipola- res especializadas, como la ECL.DIGITAL Problemas de conexion Para un buen funcionamiento es necesario respetar algunas reglas Ala salida de un TTL el nivel Hes muy bajo: solo 2,4V, insuticiente para la enirada de un CMOS serie HC. Ademas de la solucién ya citada, pero no siempre practica, de utilizar un HCT adecuado como interme- Fesidtencia de pulp diario, a menudo basta una resistencia (pull-up, tirar hacia arriba), como se muestra en la figura De hecho, las salidas TTL “aspiran” corriente hacia abajo cuando estén a L; si estan a H son casi libres. y puede “tirarse de ellas’ hacia arriba con la resis fencia para aumentar al tension. Una soneilla resistencia os a menudo sutfclente pora adaptar luna salida TTL a una entrada CMOS, sublendo el nivel logico H. PST Un CMOS de la sere 74HC puede controlar de todo; en su salida se pue- den conectar tanto TTL como CMOS, No obstante, coma las entradas TTL fequieren corriente para estar a nivel L (bajo), es necesario verificar que la salida la pueda proporcionar. Capocied equialente de Un segundo problema es mas enga- ‘ioso y se produce, especialmente con los CMOS, cuando una misma salida esté conactada a varias entradas. Como cada entrada tiene una peque- fa capacidad hacia masa, estos pe- quefios condensadores (en paralelo entre si) se suman, formando un filtro que altera ligeramente 12S SeNaIeS 5) ung saide contola vies entradas, para los TTL fsrncpal a l6gcas. contente (fanout), mientras que para los CMOS es la capacidad elas entradas, ene) Las entradas MOS y CMOS no se deben dejar nunca cluso recibir una Interferencia a $0 Hz de la red de abiertas, porque su estado es indetinide: pueden in- _alimentacién (por “acoplamiento capacitivo’), Una en- trada TTL abierta es tedricamente H (Alto), pero conviene conectarla en cualquier caso a la alimentacién con una resistencia, para eliminar posibles sefiales no deseadas, Las entradas no se deven dejar nunca abiertas: asi 0s como se pueden conectar correctamente para tener 0 (t) 6 4 (H).DIGITAL Nomeros binarios Las combinaciones de bits, o sefiales eléctricas digitales, pueden representar ndmeros Un bit puede estar en dos tnicos estados, por lo que podemos utilizarlo para representar dos valores ‘uméricos: por convenio 0 (cero) y 1 (uno). ‘Afadiendo un segundo bit tenemos cuatro posibles combinaciones: 00, 01, 10 y 11. Con otro bit las combinaciones se duplican y llegan a ocho, como se ve en la figura agjunta, Tres bits ofocen Disponiendo de un numero suficiente de bits, o bien * “ambwaclnes detaes, de las seftales légicas correspondientes, podemos _caednenaor eon ioe representar cualquier valor decimal valores do 08 7, aes El eédigo binario habitualmente utilzado es comple- sos (multiplicadores) de fas columnas no son tamente equivalente al cédigo decimal habitual, salvo potencias de 10 (1, 10, 100, 1.000, etc.) sino potencias or el hecho de que emplea dos tnicas cifras (0 y 1, de dos: 1, 2, 4, 8, 16, 32, etc. ‘obviamente) en lugar de diez. Con nuestros numeros decimales, la primera columna de la derecha es Ja de las unidades, después estan las decenas, las centenas, los miles, ete. Numero bina ~ BB Bb: “am Lee Ox ax8= on 16 —— 1x32 Lo mismo se puede hacer con los uimeros binarios, sdlo que los pe- ara caleular el valor de un nimero binario, se suman los pesos de las ccolumnas donde hay un 4. 41 (decimal PEE Si todo cable de un circuito digital representa un bit positives digitales, como un ordenador o un lector de (con el convenio H=1 y L=0), un grupo de cables discos compactos, representan los nimeros en su puede representar un valor. Basta con ordenar los _ interior cables de modo que el que represente el bit menos significativo (LSB: Least Significant Bit) sea ol de peso 1 y el que corres- MSB (Mag signieatvo) onde con el bit mas. significatvo (MSB: Most Significant Bit) de peso | cabie3 peso 8) H—> 8 est ole su peso 82, en el caso de 6 cables. Es exac- | Cadre 2(pes0 4) L— 0 es vale coro tamente de este modo como los dis- | Gable 1 (pes0 2) —————L —® 0 esL vale cro Cobie 0 (peso 1) —————H —® 1 esi, vale su peso Un grupo de cables puede representar un 8 (ecima) 38 (Menos Sgnticstvo) niimero si se asigna un peso : i“ i ‘a cada cable,DIGITAL Los circuitos intagrados un poco mas complejos que las sencillas puerias légicas se llaman MSI (Middle Scale of integration: escala media de integracion); existe una gran variedad de tipos, Se uliliza mucho el decodificador, que activa una de las posibles salidas segiin las combinaciones de las sefales de entrada. A menudo se utiliza para elegir un dispositivo entre los disponibles, aplicando en su entrada el nimero de la salida al que esté conec- tado. Sipor ejemplo hay 3 entradas, das lugar 4 8 posibies combinaciones: habré por tanto 8 salidas cistintas, Se trata de un decodificador "3 a 8°. Observando la tabla’ de verdad de ia figura, se puede ver que representa las mismas combinaciones de tres bits mostradas en la pagina anterior. En la prdctica, el decodificador no hace otra cosa que poner @ 1 (nivel eléctrico H) la salida correspondiente al numero binario configurado en las entradas. Sipor ejemplo a la entrada hay 011 (es decir ‘Az1), 88 pondrd @ 1 sdlo la Salida Y3: en realidad ei ‘numero binatio 011 corresponde al numero decimal 3. re Sidecinal | a 4 Decodificadores Estos circuitos eligen una salida segon la combinacion de las entradas ‘salldas YOAV las dens a0 las demas 00 las demas 0.0 Ins deonas 8 0 las demas 2 0 (as demas a 0 ‘Yeet, as domas 20 tas camias'2 0 Tabla de verdad de un deceditcacor “3 a 8': es verdadera (1) solo fa sala lndicada por e] ntnere tinavio configurade a la entrada, CE D Normalmente los decosiicadores disponen también de una sola entrada de habilitacién (enable), cuya funcién os la de activar o desactivar las salidas. Si el decodificador esta desactivado ninguna de las salidas se activard, sea cual sea la combinacion de las entradas. En los dispositivos comerciales es necesario tener cuida- do, porque las salidas y la entrada de habiltacion pue- den también estar negadas (es decir, activas a 0), como ‘en el ejemplo mostrado en e! curso de Componentes, Dado que ef numero binario a fa entrada (0441) correspond al 3 decimal, y la entrada de habiitacidn (6) vale 4, la salida ¥3 se hace vordadera.Sumas en binario Las sumas en codigo binario son identicas a las realizadas en codigo decimal a las que estamos habituados Para hacer sumas en cédigo binarlo, es decir, en base 2, se procede exac- tamente como en las sumas normales, recordando que: 0+0=0 es decir 0 "llevandose” 1 En realidad, dado que la cilra "2" no existe, 1+1 se pone a cero y produce acarreo, Recordemos que “10” en binario se lee uno-cero (no “diez’) y va~ le realmente 2 en decimal Puede parecer oxirafio, pero los sistemas binario y decimal funcionan exactamente del mismo modo: si estuviéramos acostumbrados de otro modo, encontrariamos normal el binario e incomprensible el decimal. bina ‘0000 ‘0001 00 01s Partiendo de 0 y sumando 1 cada vez, se obtiene ia tabla mostrada en la oS figura de al lado: son los primeros 16 nime- oor oto £05 binarios, que en electronica se encuentran ha- bitualmente pe En realidad los bits estan a menudo reunidos en grupos de 4 0 sus miltiglos ae ' (especaimente 8, 16, $2 y 64) como normaimente ocurre en los ordenadares. ag Se debe observar la regularidad de ‘a taba: la primera columne de la derecha ao Cambia en cada cia, la segunda cada dos, la tercera cada cuatro, la cuarta cada 1400 oohe tot 410 t Los primeros 16 nimeros binarios, que pueden ropresentarse con ef estaso logo ce Bas Ailes, y a0 equlvalente decimal, Cuando varios hilos representan un grupo homogé- La anchura del bus indica ol numero de hilos, 08 deci neo de datos, como por ejemplo un nimero binario, el riimero de bits; por ejemplo, un bus de 16 bits (16 es iniil dibujarlos uno 2 uno. hilos) puede transpartar un nlimero de 0 a 65535, Se ultliza en lugar de ello un hilo con fa indicacién del 0 loque es lo mismo 65536 (ae AC Esquema ¢o un bus Aumero de hilos Unicos representados. Un conjunto combinaciones distintas, to > Call (i ‘compuesto por 4 hilos ve de hilos homogéneos se llama también bus. os sercnod eertar DN ned mu A tomeDIGITAL Arboles de decodificador Existen decodificadores con mas y menos salidas, y los que no exi Ademas de los decodificadores "3 a 8° ya descriios, se pueden conseguir decodificadores 2 a 4, es decir con 2 entradas y 4 salidas, 0 bion do 4a 16. Si se necasitan decodificaciores con varias salidas, es posible realizarlos partiendo de decodficadores mas sencillos y aprovechando la entrada de habiltacién Es 61 principio de la divisién del trabajo: jos bits de mayor valor (mas significativos) eligan qué dacodificador activar, el resto eligen la sala, Para encontrar un destinataro, el cartero “decoditica” primere la calle y después ol numoro, Tey Con 6 bits se obtienen 64 combinaciones: seria posible un decodificador "6 a 64", poco practico ero en un sola chip: se necesitarian al menos 72 pines, ‘Se puede construir con el principio antes deserito: ‘ocho decodificadores de 8 salidas, drigidos a su ‘vez por un posterior decoditicador de 8 salidas. La figura muestra et esquema cel dispositive, omitiondo por simplicidad los otros 6 decodifica- | tin» dores (U4 a US) en paralelo a los dos dibujados |p \e1resa en lo que se refiere aA. B,C, pero cada uno con | **** habilitacién propia (G) El primer decodificador Ut. drigido por 1s 3 bits Inds significaivos,elige cusl de los otros 8 activas CURE Para entender el circuit, dividimas los 6 bts de De este modo, toda posible cambinacién de entrada entrada en dos grupos de 3 bits, como muestra lafigura activa una sola salida de un Unico decoditicador, adjunta El grupo de la izquierda, el mas significativo, va al decodiiicador U1, que activa una de sus 8 salidas, act- Usaumeiaude vando (con la entrada G de habilitacén) uno de los 8 decodilicadores U2-US. El grupo de 3 bits de la seed Bik eons derecha, el menos significativo, va a los decodifica- | Set ibceciteada aie dores U2-U9; uno solo de ellos estara sin embargo ‘activo, @l elegido por U1. ene: Goi! “oad Divisin dl trabaj: os ties bits de la lqulerda eligen el decodk- ‘icador que van a activa; éste elige la sada segin os tres bits se la derecha,Temporizaciones El tiempo juega un papel fundamental en los circ Aparentemente, los circuitos ldgicos responden a las. safiales de modo inmediato: en cuanto cambia la entrada, la salida se acomoda al cambio, Se trata sin embargo da una impresién debida a la lentitud de los reflejos humanes con respecio a fos tiempos de respuesta de los dispositivos electro- nicos. Vista desde cerca y con una escala de tiempos distinta, la electronica digital pierde su caracter binario (1/0, verdedero/talso) para asumir contornos mas imprecisos. Para representar el comportamiento de las sefiales logicas en @) tiempo, basta ver el dia- grama adjunto, Se suele aibujar en el eje horizontal el paso del tiempo, mientras que en el verical se muasira ‘| nivel kgico (es decir, en la préctica el valor de ta tonsién). En un mismo diagrama se pueden reproséntar varias sefales, de modo que se resalten las relaciones temporales: io que ocurre antes y lo que ccurre después. Por ejempio, en la figura la transicién (cambio de estado) de H a L de la seal A precede en 50nsaladeL aH de la sefial B. Si un circuito cambia de estado regularmente un millon de veces por ‘Segundo, el tiempo entre una transicién (cambio de estado) y la si guiente es de una millonésima de segundo, o mierosegundo (3). En electronica, un mictosegundo es un tiempo bastante largo: la Unidad de medida normaimente utiizada es el nanosegundo (ns), es decir, una miimilionésima de segundo, Para examinar de cerca los detalles de algunos tendmenos electonicos, se utlizan ademas los picesegundes (ps), milésimas de nanosegundo. Diagiama de temporizaciones: 3! eje horizontal mi tiompo en nanosegundos 0s electroni También los circuitos mas rapidos tionen sus tiempos de respuesta; inguin cambio de esta- do se produce de mane- ra neta, Un zestaiieo parece inetantineo, pero sin embargo es gradual: Jo mismo ocurte con fos ‘reuitos lgicos, millones de veces mas teDIGITAL ae Retardo de propagacion Atravesar una puerta logica requiere tiemp Sao Un primer nivel de aproximacién, suficiente en muchos casos, consiste en fingir que la transicién de un estado a otro es instantanea. ‘Asi, se presta solamente atencién al tiempo que emplea la serial \égiea para atravesar un circuito digital, por ejemplo una puerta legica, ‘A-esto también se le denomina tiempo (0 retardo) de propaga- cién de la sefal, medido desde la entrada a la salida, o bien "tiempo de transito" Gat] Los diagramas de las temporizaciones permiten Tepresentar explictamente los retardos debidos al cruce de los circuites ogicos. Por ejemplo, la figura muestra las sefales medidas en tres puntos de un sencillo circuito, constituide por dos inversores en serie. Desde el punto de vista puramente légice, la sefal en Ia calida C os idéntica a la de la entrada A, dado que las dos inversiones se anulan: si hay un 1 en la entrada hay un 1 en {a salida, y viceversa Enel mundo real, sin embargo, C estd retrasada con tespecto a A: la seftal debe atravesar los dos NOT, cada uno de los cuales le hace perder tiempo. ada Inversor tiene, en este ejemplo, 2 ns de tiempo de propagacion; la salida C tiene por tanto un retard de-4 ns con respeeto a la entrada A. EL RETARDO DEPENDE DEL CIRCUIT No todos los circultos integrados tienen el mismo productos (por ejemplo 74HC), Cada familia que se tiempo de propagacién., Esto depende, en primar puede acquirir en comercios tiene un tiempo tipico de lugar de las caracteristicas de la familia de propagacién de la puerta logica individual; los circuits formados por varias puertas tienen naturaimente tiempos mas largos. Este tiempo no es constante, sino que de- pende, entre otras cosas, de las tolerancias de produccién y de la temperatura, EI tiempo de propagacién se puede estimar por e! rnlimero do puerias ldgicas entre fa entrada y ia Salida que interesan, 7 en este caso.Fallos imprevistos (glitch) Los retardos de propagacion pueden causar molestias extrafias, como por ejemplo crear interferencias breves pero molestas Circuitos relativamente lentos, como las centralitas Los tiempos de propagacién pueden originar la apa~ de antirrobo, pueden responder en tiempos de! orden _rici6n de breves senales no deseadas, lo cual seria de decenas de milisegundos 0 mas. causa de posibles problemas. Asi, el dise"iador podria pensar que no tiene que Preocuparse por los pocos nanosequndos del | tongs aman on enero (ao ns invite saneat ota ioe apes aie eer eee ‘sebal de entrade. TE iz La figura de arriba muesira una pueria XOR (OR En ausencia de transiciones la salida esié siempre a exclusive), una de cuyes entradas se ha retrasado 0; las dos entradas A y B tienen el mismo valor 6gico. con un par do inversores (NOT) Pero, sin embargo, si la entrada A cambia de estado, una entrada del XOR cambia rapide. mente mientras que la otra (B) cambia poco después. En el breve intervalo en que las dos entradas del XOR son distintas, la salida se pone a 1, es decir, ©) circuito produce un breve impulso. EI dagrama temporal adjunto muestra como fas sefales en las entradas Ay B estan desfasadas, es dec, Iigeramente retrasadas una con respec to ala otra. Eldesfase entre A y 8 causa un impuiso en la saliéa Y de ‘a puerta XOR, en e! breve periodo en que A y 6 tienen un valor légieo distinto. TE Tees ‘Todo va bion si el impulso se desea, pero sino se de- entrada, por un instante sea toma el nombie de fallo imprevisto (glitch), una se activen dos salidas, 0 de las pesadilas de los disenadores digitales. ninguna. Enisten circuitos (muy utiizedos) sensibies a las transi- 4 menudo, falls imprevistos ciones: un fello imprevisto los activa accidentalmente, 9 breves superposiclones \Veremos a continuacién cémo se afronta este problema. {pe elemie dos saldas Endltintositegrados, como normalment os decosi. Reampatls activa a ficadores, el retardo no es el mismo para todos 10s tra- dentro de low mismos yectos: puede suceder que, cambiando el nimero ala integrados.DIGITAL Tiempos de conmutacion La transicién de un estado logico al opuesto no es en absoluto instantanea En los diagramas de las temporizaciones nuestras sefales ldgicas cambian de estado (conmutan) con una transicion neta. En el mundo real... (las sefales digitales no existen! Los cirouitos se realizan con componentes anal6- gices, y una transicién de La H pasa por infinitos estados intermadios, ——____> Seal ideal Elio no constituye normalmente un problema para los disefiadores, pero hay consecuencias practicas que 80 deben tener en cuenta, ‘Examinada en tiempos muy breves, una sofa! ligica real os bastante mencs linpia que su forma rectangular ideal STEEL Para pasar de La H, una sefial légica emplea tiempo: este intervalo se llama tiempo de subida, Su reci- proco es el tiempo de bajaca empleado para pasar de Hal. Lo que significa que conectar muchas entradas a una En una parte de la subida, o bajada, el valor de la_ sola salida ralentiza ja seni tensi6n esta fuera de los limites que definen Ly Hy esto es importante, es por tanto indefinido — Los tiempos estan influidos en- | IL 7 tre otras Cosas porla capacidad —>-- = de las entradas: cargar un con densacor, aunque sea pequero, requiere un cierto tiempo. clea Las capacidades presentadas por noel = las entradas de tas puertas logicas (7 por las conexiones) requieren tiempo para ser eargadas, El consumo de los modemos circuitos digitales CMOS es supertiuo, pero solo hasta que las entra- das quedan esiables. Cada transicién implica un cierto. consumo de co Fonte, que ee produce durante el paso gradual de El¢onsumo do an un estado légico a otro. uito CMOS al ‘depend mucho de la frecuencia de trabajo, El consumo solamente ce la transicién os minimo, esuenele o& taba, ero si se produce en gran numero el total no es “fe'wansbmes por supertiuo.Multiplexor Es frecuente la exigencia de seleccionar una seiial logica entre las disp Cuando cambiamos de canal en la televisién, no ha~ cemos ctra cosa que conectar la (nica pantalla dis- Ponible a uno de los distintos canales de recepcion. El problema de seleccionar un “canal” surge a menu: do también en electiénica digital, cuando es necesario realizar un selector que elja entre varias sefales. La version digital de este selector, dirigido por sona: Jes légicas on lugar de por la mano de un operador, toma ef nombre de multiplexor. Concepto de muitipiexor: girando ol selector, la bombilla puede conectarse a uno de los cables ée entrada, Un sencilio muitiploxor de 2 entradas: 6) C es cero Ia salida Y 0s igual a a entrada DO; si C es uno ¥ es igual a D4. CEE La tabla de verdad (figura adjunta) no tiene los habituales valores 0 y 1 para las salidas, sino que indica los valores de las entradas DO y D1; significa que la salida es igual a la entrada indicada. Seria posible indicar explicitamente las posibles ‘combinaciones de DO y D1, que en este caso son solamente cuatro (00, 01, 10 y 11). Ello haria sin embargo poco préctico indicar, por ejemplo, las 65.596 posibles combineciones de un multiploxor de 16 entradas. 33 DIGITAL Entrada 1 ———e — Entrada 3 ————e Entrada 2 Enuiads 4 ———e Bombila PES | esquema légico de ta figura muestra un sencilla multtiplexor de dos entradas de tipo "AND-OR’ el nival l6gico de la entrada de coniro| C selecciona la entrada (dato) DO 6 D1, Pero si © vale cero, su inverso © vale 1 y habilita (‘abre’) la puerta logica de arriba, dejando pasar DO. La puerta de abajo esté sin embargo “cerre- da: su salida es siempre cero, Si, por el contrario, C vale 1, pasa solamente D1 £1 OR final combina las salidas de los dos AND, asegurando que el posible 1 alcance la salida Y. Dado que las entradas no seleccionadas no interesan, la tabla de verdad indica asi el funcionamiento del dispositive en modo sintetizado y eficaz. ‘Salida ¥ Tabla de verdad sintetizada del multiplexor de dos entradas: no se listan expicitamente los posibles estados, sino que hay toda Ia informacién nocosaria,DIGITAL EI multiplexor de dos entradas yuna salida se \lama “2a 1" hay cireuitos integrados con muttiplexor de 4,8 0 16 entradas ("a 1","8.a 1", "16a 1) Para elegir entre més de dos lineas no basta una sola entrada de seleccién: si, por ejemplo, hay 8 entradas, son necesarios tres cables (0 "lineas', termino generico). Con tres cables son posibles 8 combinaciones; como ya hemos visio en la leccidn 7 con los decoditicadores. tres bits permiten represantar los nimeros de 0 a 7. ‘Tres cables de seleccién permiten olegr una de las 8 entradas; obser ve la ladicacion sintetizada de las tres lineas A, 8, C en el esquena. Entrada cle datos Demultiplexor 4 a 4 realizado con un decodilicador 2 a 4 dotado de entrada de habiltacién (0). Multiplexor y demultiplexor Normalmente hay mas de dos lineas, y aveces es necesario elegir una salida en lugar de una entrada > Sulida Entvada de catos Selecci6n de entrada Esios dispositivos encuentran muchos usos en los circuilos digitales, Si por ejemplo es necesario examinar al valor de varias entradas légicas, se puede utilizar un multiplexor para hacerias pasar una cada vez Si la operacién se lleva a cabo periddicamente, haciendo “contar’ las entradas de seleccidn a intervalos regulares, de modo que se roten las distintas entradas, toma el nombre da barrido o exploracién. Ejemplo de multiplexor: 1a maestra elige un alumno af que preguntar. CESS El problema simétrico al del multiplexor consiste en tener una Sola entrada y varias salidas: le seal se envia a una sola de las salidas. En realidad ya hemos visto antes este demultiplexor: no es ctra cosa que el decodificador de habilita- cidn, descrito on la leccidn 7 De hecho, las salidas no seleccionadas estan a cero, mientras que la seleccionada repite el valor légico de Ja entrada de habilitacion (posibles inversiones aparte). Conectando asi la sefal a “clasificar’ a la entrada G (habilitacion), bastaré con configurar el numero de la Salida deseada para encontrérselo a ia sala.Otros circuitos combinatorios Varias combinaciones estan disponibles en forma de integrados ya preparados El codificador de prioridad es un dispositive que dad més elevada, es decir, el que necesita mayor urgen indica a la salida el numero de la entrada activa (es cla, dejando los demés en espera (aunque el dseno de decir 1, 0 bien 0 si esté negada) de numero més alto. los PC no es perfacto bajo este punto de vista). Por ejemplo, si las entradas 3 y 5 estén activas, en las tres lineas de salida se encontrara el rlimero binario 101, es decir, 5: 615 as, por tanto, mas importante que el 3. Entrades a I dela entrada mas “importante” Los codificadores de prioridad se utiizen por ejemplo en os PC, cuando vatios dispositives (por ejem- plo, el teciado, al ratén ye! disco duro) requieren al ‘mismo tiempo la atencion del microprocesador, - — En este sencilo cadicador de prioridad no existe una entrada cero: Sera "servido" en primer lugar el que tenga la priori- un valor binaro 000 a Ja salida indica que ninguna entrada vale Si un grupo de hilos (lineas) puede representar un Por ejemplo, dos nimeros de 0 a 15 pueden numero binario, es posible comparar dos nimeros representarse con 4 hilos: el numero A con las para saber cual de ellos es mas grande. entradas A0..A3 y el nimero B con BO..B3. Un comparador tiene normalmente tres salidas: una (A= B) se activa si los Gos velores son iguales, las ottas dos si A es mayor que B (A>B) 0 menor (A (Total 1003) Estos citcuitos, en una época utiizados en ¢! ordenador, se han quedado practicamente obsoletos ‘debido a los microprocesadores, pos gumadores de tres bits con acarreo conectados de modo que salvo en casos particulares. forman un sumador de 6 bitsDIGITAL Logica combinatoria a medida El uso de los integrados MSI va declinando en favor de soluciones mas versitiles Ei paso de la \dgica SS! (de puertas independientes) la MSI, circuitos combinatonos ya creados, fue une enoime comodidad para los disenadores: eran “le diillos* esidindares, compactos, econémices y fiables. Pero después, come ccurre a menudo, volvié a sor conveniente realizar los propios circuitos combina tories, incluso con técnicas totalmente distintas. Los integrados de complejidad media, aunque toda- via se utlizan, han perdido gran parte de su impor: tencia, {En clerta {poca ls crcuitosldglcos complejo se levabun « cabo ‘con un gran nimero de integrados estindsres: hoy y3 no os eémodo, MEE Dos técnicas permiten realizar circuitos de logica combinatoria en un proyecto propio, sin hacerselos producir a propésito La primera consiste en utilizar una PROM, 0 ROM programable. Como veremos, se trata de un circuito @n el que puede definirse la combinacién de salida para cada combinacién de entrada Una alternativa mas economica y rapida son las légi- cas programables, por ejemplo PAL (Programmable Array Logie) y derivados. Estas permiten producir sobre la marcha los circuitos \deseads, con la posterior ventaja de no tener que dis- Poner de numerosos integrados diferentes. Hablaremos de elo mas 0 menos hacia la mitad del curso, Ces Una alternativa radical consiste en eliminar jos cir- Cuitos \6gicos, sustituyéndolos con instrucciones de software, es decir, un programa. Sila velocidad no es especialmente fundamental, esta solucion permite ob- tener importantes ahorros, especialmente con los mo. demos "microcontroladores" eeanémicos (por ejemplo fos PIC) Este tema es de gran importancia: a él se dedican las ultimas 15 lecciones del curso. Parece un integrado légico normal, poro es un mictocontroiade: tun pequenio ordenador completo, 36DIGITAL Corriente de salida tegrados ldgicos normales no son siempre capaces de proporcionar la corriente deseada La sslida de un integrado digital CMOS equivale a un conmutador: puede conectarse a la fuente do alimentacién o a masa, segin su estado I6gico. La corriente que puede proporcionar es sin embargo limitada: cuanta mas corriente se necesita, mas se aleja la tensi¢n en la salida del valor correcto, Es como si hubiera una resistencia en serie a la salida, aunque en realidad se trate de la resistencia La sala de un ereulto Integrade fgico equal, en una primera interna de jos componentes mira see Hao A S DE CORRII ‘Ademés de la caida de tensién, la corriente de salida (que atraviesa la resistencia inter na) produce una disipacién de potencia, que calenta el circuito. Los circuitos estanda- res no son por lo tanto adecuados para proporcionar Corrientes elevadas: con este fin se utizan ampiticadores de corriente especiales, lamados “buffer” 0 “driver. NTE Se tata fundamientamente dé crcuites que, feniendo una resistencia interna menor, pueden proporcionar mae corrianio en las salicas. Un. sencilo bulfer se puede realizar con varios dispositivos (por ejemplo, inversores) en paralelo, como en la figura, de modo que se pueda proporcionar mas corriente. Varios dispositivos en paraielo ‘proporcionan mayor coniente. LOLA Una capacidad conectatla a la salida, por eemplo varias entradas (0 también un cable bastante largo), produce un calentamiento. Resistencia y condensador torman un filtro RC, que "rodea" ia sefial digital. Tambien en este caso, para mejorar la situacién, es necesario proporcionar mas Corriente. Se producen drivers (conductores) espe- ciales adecuatlos para controlar, por ejemplo, largas lineas de conexion, como las que puede haber entre ordenador y mocem. |Lareststenca interna y fa capacitad de carga en la sada tlenen como efecto una aitoracion de a forma de las serials eitales,DIGITAL Circuito de control (Driver) Para ciertos tipos de carga se necesita un circuito de interfaz especial Para controlar una carga no soportable por ol circuito integrado, se puede utilizar un transistor indapendiente, como muestra fa figura adunta. Funciona como. interruptor, controlado por la sefial logica; fa resistencia limita la cortiente de base a SORT valores aceptables tanto para el integrado como para el propio transistor. Sima transistor funciona como driver, es decir, se ocupa 010 de controlar una carga inaceptable para el Integrado, €en161 ejemplo, tanio la tension como la corriente sertan Ganane En otras palabras, es la interfaz (elomenio de cone- Cuando la sada del intagrado est ata, pasa coriente de base xidn) entre e) ckcvito logico y el mundo extarior. Yel transistor so comporta como un interuptor cerrade CSS Si la salida de un driver controla una carga inductive cuando la tensién en el colecior supera la de como ia bobina de un relé, existe 6! peligro de _alimentacién, ol diode la conduce, evitando dafos sobratensién. Cuando se abre el transistor del Conductor, la inductancia gene- . fa una tensién elevada, que [ ta soprtensien ‘edescogs puede destruir el componente. Dias de abavesordo protecctn aes E problema se resueive con un Fars dodo, como muestra la figura | "stint to carga i Proton ora cangas nat: L {a apertura, of Inductor se descarga, Conavee | No condice Imctendo eieular contente on of coco ee ‘on lngar de cavsar sobvetensln OTRAS CARGAS Sun lado de la carga no esta conectado a la alimenta- separados, que se conectan con los integrados I6gicos ion, sino por ejemplo a masa, no basta un solo normates. transistor como driver, sino que es necesario un circulte ligeramente mas complejo. ‘A voces hay problemas de otro tipo: por ejemplo, puede ser conveniente limita’ la velocidad de subida de la sefial enviada por un cable para evitar producir interferancias de radio. Generalmente estos crivers especiales estan disponibles come circuitos integradosColector abierto En algunas situaciones es dtil que una salida alta no se conecte a la alimentacin, sino que se quede abierta Hay circuitos légicos estandares ya predispuestos table por el transistor es generalmente superior a la para funcionar como drivers, por ejemplo con un tolerable por el resto del integraclo. transistor adicional incorporado. No consotado A menudo el colector de este transistor no esta conectado internamente, sino que esta libre: se llama entonces “colector abierto’, = Para los CMOS e) termino corecto es “drenaje abierto” (tratandose de un FET), pero esencial- mente es lo mismo: la salida se conacta a masa (0) 0 se deja abierta (1). Un circulto de colector ablerto (0 drenaje ablerto) equivale a un solo interiptor drigio hacia masa, cerrade cuando ia sallda es O Enlos TTL (pero no en los CMOS), la tensién sopor- yrabierto cuando es 2. PULLUP (ENPUJI Como es una salida de colector ablerto, 0 drenaje abierto, en el estado ldgico 1 no esta conectada a ayer ninguna parte, no lleva tension alguna (el estado no Yeo esta exactamente ni en Lnien H). puto Si queremos "tener alte" la salida cuando no esté.co- Pulup nectada a masa, se anade una resistencia de pullup (empuje), como puede verse en Ia figura adjunta, _ ar Una salida as! conectada tarda mas en subir que abet luna salida légica normal, ya que no se conecta ¥ directamente a la alimentacion cuando va a1 La resistonsia de pulup mantione la sallda de coleeter abierto (0 ‘drenaje abierto) alta cuando no esté conectada (estado H). ‘OR CABLEA Una aplicacién curiosa de los colectores abiertos es @! OR cableado, on ol quo varias salidas de osie tipo estén conectada juntas. La salida esta baja si al menos uno de los integrados tiene la salida en estado \égico 0, y por tanto la ‘conecta @ masa (L), de otro modo es mantenida alta (H) por la resistencia de pullup. La terminologia “OR cableado" se refiere a la légica ne- gada (L=1, H=0) y se utliza por motivos historicos: en Tealiad el circuito se compora como una puerta AND. (OR cableado: si ambas salidas de las puertas astin altas (2, H), la resistencia de pullip se encarga de llevar a Y al positive. 39DIGITAL Triestado Los circuitos lagicos tiene sdlo dos estado: Una salida normal logica puede estar consctada a la alimentacion oa masa, Esto se consigue normaimente. por medio de dos transistores (BJT 0 FET) que funcionan medkante interruptores. i Esta configuracién tipica de salida se llama totem | D pole, ya que los dos transistores parecen las caras de dos idolos superpuestas como en un "totem" de los indios americanos, pero jpueden tener también tres! En una sailta habitual totem pote, 10s des interruptores son tansistores, aqui del tipo BJT utilzado en los integrados TTL. LIDA im ‘Obviamente los dos transistores no pueden eonducir alimentacién, pero permanece abierta (llolanie). Las. (cerrarse) al mismo tiempo: habria un cortocircuito salidas con estas posiblidades se denominan triesta- entra alimentacién y masa. do (tres estados), El torcer estado, do circuito abierto ‘de "alta impadancia’, esta indicado normaimente con Sin embargo, pueden abrirse al mismo tiempo: en este el simbolo Z. Una entrada de output enable (habilta- aso la salida no esta conectad ni a masa ni a la cidn de Salida), permite en general activar las salidas (valores posibles: L o H) 0 desactivartas dejandolas abiertas (2) — Out ou =z 7 (Abierto) oe «3, ——1 oE=0 Hapiitado) (Dashasitiade) a entrada de habiltacién permite aigta la ‘alida abriendo ambos transistores, como si 1 lategrado no existiers Las salidas de triestado no se utilizan para afiadir un tercer estado logieo, sino para compartir un mismo cable o grupo de cables (bus) entra varios dispositivos. En un determinado instants, s6lo uno de los dispositivos tiene dere- cho a controlar el bus: sus salidas estén habililadas, mientras que las de los demas estan a alla impedancia, es decir. aisladas, para syitar cortocircuitos.Los buses se utlizan mucho en los micropro- esadores; por ejemplo, las tarjetas de expansién de un PC estan | conectadas a un mismo bus. ¢ 7 t Hotnnade = 0 ous ‘Solo a salida habilitads (8) puede conducir el bus de salida (aqui fommado por tun solo cabie); las denias estan en estado Z, es decir alsladas, apunage =Flip-flop ‘cuitos biestables, es decir, capaces de permanecer en dos situaciones distintas vilidas Existen Conectando dos inversores en serie, y llevando la sallda ala entrada, se obtiene un circulto estable: un valor ldgico invertido dos veces vuelve a ser igual que antes de ser invertido. El hecho curioss es que este sencilo circuito posee dos estados astablos, de signo Iégico puesto, como se musstra on Ia figura adjunta. No se puede prever en qué estado sa vaa encontrar 4 circuita en el momento del encandido; depende de cémo se "despierte” cuando se proporciona alimen: SaaS Sustituyando fos inversoros con dos NOR (figura aduurta), se afiade la posibilidad de configurar el esiado deseado en cualquier momento, Si las entradas S y A estan a cero, el circuito funciona exactamente como antes: permanece estable en el estado en el que se encuentra. | emia envade Se Pra 0 Los circultes con dos estados estables (biestables) se llaman flip-flop, que podre- mos tradueir libremente como "va y viene” Como el estato de Ia salida no depende sdio del de las entradas, no son sencillos circuites combi- ators, sino ejemplos de légica secuencial. Cuenta también la historia pasada por las sefia- les, es decir, la secuencia de events que han tenido luger previamente en el mismo circuit. DIGITAL tacion; permaneoera siempre en el estado en el que estuviera al empezar Un sencito circulto ‘2apaz do pormanecor ‘en dos posibles estados estables Poniondo a uno la entrada S, la salida’A va a cero, sea cual sea el valor de la otra entrada: en consecuencia la salida B va a uno, Quitando el estimulo, es decir, levando la entrada S a cero, el circuito permandce estable en esta situacién; S significa set (configuracién), es decir, “pone la salida (8) a 1". Del mismo modo, aplicando bre- ‘vemente 9 valor geo 1a entrada Ri, la salida B va.a cero y se mantiene estable; R significa reset, velver @ poner a cero. Circuito biestable: un impulso en tn entrada Set configura la sala B # | 4 un imputso en ta entrada Reset la pone a cero,DIGITAL Control d En lugar de con dos puertas NOR, un biastable con entradas de set y reset (es decir, un flip-flop S-R) puede realizarse también con dos NAND. La figura muestra como se disefia normalmente el circuito, para subrayar la simetria constructiva; se incluye también la salida complementaria Q En este caso, las entradas deben estar normalmente a 1 y ser puestas momentaneamente a cero cuando se desee cambiar de estado el circuito. Es decir, estan negadas, o activos bajos, y se indica con un guién sobre el simbolo (S y R), 0 bien con una PGE La figura muestra una posible secuencia de sefiales légicas durante el funcionamiento del flip-flop: S y Fi son las entradas, Q y su complemento Q son las salidas. Desplazando el tiempo de izquierda a derecha, se ven las consecuencias (resaltadas con las flechas de color) de las variaciones de las seftales logicas aplicadas a las entradas 8 y R. Si una entrada confirma la situacién ya presente, no tiene efecto alguno; también la duracién del impulso es indiferente, Las entradas estan normaimente en condiciones de Feposo, que en este caso (traténdose de entradas negativas 0 *activas bajas’) es el valor ldgico 1. ‘Secuencia de eventos y sus consecuencias en un flipfiop de tipo S-R de NAND, CEES) Activando simulténeamente S y R, ambas salidas van a 1: este es un estado no valido, ya que Q no es el complemento de Q. Estas situaciones se deben evitar con culdado, aseguréndose en la fase de proyecto de que no puedan producirse, es decir, modificando el circuito para evitar este inconveniente desde el principio. 42 e los S-R Los flip-flop del tipo set-reset se realizan a menudo con las entradas negadas, es decir activas a cero barra: (/S y /R) u otros simbolos; por lo demas, el Circuito funciona como antes. Un flipfop realizado con dos NAND; para cambiar de estado se pone brevemente a cero una de las dos entrad Todo bien |Usos de los flip-flop Los distintos tipos de biestables son componentes fundamentales de los circuitos digitales complejos La primera funcién de los flip-flop es conservar el recuerdo de un evento, es deci, << actuar como una memoria digital capaz ce conservar una informacién, La capacidad de recordar eventos anteriores es esencial en gran parte de los dispositivos electrénicas, incluso nosotros mismos no serla- mos capaces de “tuncionar” sin memoria, Dado que un ntimero puede expresarse de forma binaria con un conjunto de cables, es posible recordarlo eléctiicamente utilzando ‘ottos tantes flip lop, SERS ees Cuando se acciona un interruptor, una serie de mi- crorebotes mecainicos hacen que él contacto se abra y cierre varias veces, antes de dejarlo cerrado. Este comportarriento no es demasiado deseable si se tiene que producir una sefal para un circuito digital: en lugar de un solo impuiso, llegan muchos. Ulizando un conmutador y un flip-flop se resueive el problema: una vez cambiado de esiaco, el flip-flop igniora los posteriores impulses en ia misma entrada. Antirebotes con lipflop; las resistencias mantienen altas (H) las ‘entradas no conectadss, asegurand un valor logico de 4. RSE Saari ‘Como veromos, gracias a jos flip-flop @s posible no conmutador sélo recordar un niimero sino ademas realizar conta- ey dores, es decir, circuitos capaces de avanzar una cifra con cada impulso recibido, En general, un biestable permite cambiar el! compor- tamiento de un circuito logico combinatorio, seguin el estado en el que se encuentra, el cual depende de los eventos pasados, Las salldas de un circuit que contiene elementos secuenciales dependen asi tanto de los valores de entrada, como del estado de estos elementos (como, los flip-flop). Diagrama temporal de ciculto antirebotes: los impulsos ‘repotides no tone efecto alguno sobre el estado de In said.DIGITAL Problemas de los circuitos secuenciales La capacidad de memorizar eventos tienen también consecuencias no deseadas Como e! comportamiento de un crrcuito depende de! estado de sus flip-flop, es importante que sea cono- eido cuando el circulto se encienve, Los sencillos biestables S-A que hemos visto no garantizan la situacién en que se encentraran al ser activados: es necesario un circuito de reset que ponga todos los flip-flop en el estado deseada. La figura muestra que un condensador puede ser Suficiente para mantener baja una entrada durante un tiempo suticiente, incluso aunque no siempre esta solucién sea aceptable (la subida no es clara), [Astoreset on ol encondide: el eondensador omplea tlompo para ear- ‘Bars, y mantiene a coro la entrada de resat durante unos instantes, Eee Un fip-fiop cambia de estado (Yeormuta') también con Sin embargo, hay varios circultos combinatorios, por ap enw become 0 ini. eerie ean HecaASaSe, 4U0 Salen) breves impulsos (glitch) debi- dos a los tiempos de transito de las sefiales (leccién 6). Desartfeado Imputso no deseece x ip Feb Una posible solucion consiste I fen bloquear la sefial con una puerta hasta que sea estable, por ejemplo utlizando la entra- da correspondiente de enable de la que estan dotados distin- tos integiados combinetoros. Envedas fue eambian El flp-fop poctia recibir un impulso cuando la entrada del docedificador cambla entre dos valores, por ejomplo 3y 6 rs Existen otros tipos de flip-lop, diseados tanto para eliminar los probie~ ‘mas del tipo S-R, como para afadr nuevas posibilidades, como veremos en proximas lecciones, A continuacion veremos como una solucidn radical para el problema de los glitch consiste en un ‘director de orquesta’ que marque el ‘compas de todo el circuito. En estos circuitos sineronos, los cambios de estado se producen solamen- te cuando todas las entradas son estabies; en ese punto, quien debe cambiar de esiado es capaz de hacerlo sin interteranciasDIGITAL Dentro de las puertas logicas Los dispositivos digitales se realizan con componentes analagicos Para un circuito logico no son obligatorios jos integra- dos digitales: es posible construirlo utlizando sencilos transistores como interruptores. Inversorlégico (NOT): et traneistor trabaje ‘on 8s decir, ablerto (sida 4) 0 en ‘saturacioe, es decir, eonade (salida 0). Histéricamente se utilizaron primero jos reiés electo- mesanicos, después los tubos de vacio (valvulas) y finalmente los transistores. La figura muestra como realizar un sercillo inversor. con un transistor y dos resistencias: si la entrada esta alta (1) la Salida esta baja (0), y veeversa, LOGICA ATL Una de las primeras familias de circuitos dgitales utill- zaba transistores y resistencias: era la RTL (rosistor- transistor logic: ldgica de resistencia-transistor).. La figura muestra un ejemplo de NOR en técnica ATL: si al menos uno de los transistores recibe un 1 (nivel alto) y conduce, la salida va a cero. Estos cirouitos funcionan, pero son relativamente lentos debido al fitro AC constituido por las resistencias de base y por la capacidad del transistor, Ademas, las entradas requieren corriente para controlar la base del transistor, mientras que la salida, no puede proporcionar mucha a causa de 12 pyerta NOR realeada en RTL, es deci, con resistencias siebstendie oassolatior Y ttansistores: tecnologia primitiva pere que funciona. ERs Posteriormente tuvo un cierto éxito la tecnologia DTL (diode-transistor logic: I6gica diodo-transistor), en la que muchas de las resistencias eran sustituidas por diodos. En la puerta NAND mostrada en la figura. el transistor se mantiene normalmente en conduccion desde la resistencia Rp que proporoiona corriente a la base; la salida es baja (0), Gonectando @ masa (0) una de las entradas A, Bo C, ¢| punto X baja casi ¢ cero, por tanto la base no recibe mas corriente y el transistor se abre. Como desde las entradas es necesario “aspirar® co- rriente hacia masa, una salida puede controlar varias entradas (es decir, el fanout es alto), Puerta NAND en tecnologia DTL: el diodo D, compensa la aida de tension en los diodos de entrada,DIGITAL Los integrados TTL Los circuitos TTL fueron los padres de este campo durante muchos aiios, y todavia hoy se utilizan Los circuitos DTL pueden realizarse con mejores caracteristicas, utilizando transistores de emisor multiple. La figura muestra une puerta NAND en tecnologia TTL (tansisiortransistor logic: légica transistor-transistor) equivalente a la de DTL de la pagina anterior. El transistor miltiple de entrada trabaja do un modo extrafo, con la unién base-colector en conduccién: cuando se "aspira’ corriente de un emisor, no sale ya del colector Puerta NAND TTL: si una de las entradas esta baja, T, no recibe ‘mas corrinte de base y se abre, enviando la sallda alta, Meee) La tecrologia TTL se presta especialmente a ser realizada en tecnologia integrada, es decir, ‘en un Unico chip de silicio, En los afios 60 se inicié el éxito de la serie 74, la familia mas célebre de integrados TTL: economicos, rapidos y de consumo moderado. Como se ve en el esquema del 7408, la estruc- tura interna es més complaja del minimo nece- sario, para mejorar las caractoristicas, La etapa de salida de los TTL proporciona poca corriante, pero puede “aspiar mucha mas, para controlar varias entradas. ‘Esquema interno del 7408, un AND en tecnologia TTL; observe a entrada ée emisores multiples y la Salida habitual totenrpole. ROS INTEGRADOS BIPOLARES Para aplicaciones en las que la velocidad es transistores, la PL (integrated injection logic: l6gica de esencial, se desaroliaron otras familias légicas inyeccién integrada) utiliza sin embargo transistores bipolares, es decir, hechas con transistores BJT Cita- con colectores miitiples. mas por ejemplo la ECL (emitter-coupled loge: idaioa ‘ acoplada de emisor), curiosamiente almentada con Soe eaemadadk tna tensién negativa de 5,2 V, empleada princi- iba pes oe oe china Metcos palmente con usos aeroespaciales o miltares. Una TTtde a serie 74 en los CMOS familia mas reciente de integrados répidos de ‘mas medemos. 46Familias (M0S Gracias a los modernos y veloces T4HC, los integrados CMOS se han impuesto como estandares El transistor es un buen interruptor, pero tiene un defecto: requiere corriente de base para mantenerse ‘en el estado de conduccisn, Con cienios 0 miles de transistores an los poces mil matros cuadrados de un chip, se produce un ealenti miento inacepiable, ademas de un notable consumo. El problema se ha resuelto sustituyendo los BUT por transistores de efecto de campo (FET), en especial de tipo MOS (metal-oxide semiconductor: semiconductor de oxido metaico) Como veremgs en el curso de Analdgica, pueden funcionar como Interruptores controlados por una sencilla tensién: la cortiente requerida es supertlua, Solamente gracias a los MOSFET so pueden realizar creuitos Integrados que contionen millones de transistores MMs La figura muestra un inversor GMOS, es decir, hecho con dos transistores MOS complementarios: uno de canal N y otro de canel P, similares a los transistores de unién NPN y PNP, Si conduce 6 MOS de arnbay el de abajo esta abierto, {a salida esta alta (1); si sin embargo conduce solo el de abajo, la salida esta baja (0), No hay resistencias ni otros componentes: ello hace posible una elevada densidad en los integrados; CRIM Los primeros CMOS de la serie 4000 eran lentos y delicados: podian desiruirse con una minima descar- ga eldctrica. Los modernos circuitos de la serie 74HC (high-speed CMOS: CMOS de alta velocidad), con disposicion de pines idéntica a los antiguos TTL, son mas veloces y robustos, aunque la tension de funcionamiento maxima es mas baja. Como se puede ver en ol esquema del 74HC08, tienen resistencias y diodos de proteccién contra descargas accidentales; se deben tratar de todas formas con Cuidado. Esquema del 74HC08, un AND CMOS. Observe (a ausencia de com ponentes pasivos, apurte de resistencias y dodos de proteccién, ademés le salida es simétiica y las entradas requieten una corriente minima. Inversor 60 tecnologia [€M0S (complementary ‘MOS: MOS complomen- tara): sencilo y casiDIGITAL Consumo y calentamiento Los integrados lagicos (MOS no consumen corriente ‘Como hemos explicado en la teccién 8, los circultos digitales CMOS absorben un breve pice de corriente durante la fase de conmutacién de un estado a otro (por ejemplo de 1 a 0), excepto cuando estan parados Uno de los dos MOSFET de salida puede empezar a conducir cuando el otro no esta todavia del todo abjerto, causando un paso de corrienta, ‘demas, todo cambio de nivel de tensién debe cargar 0 descargar las pequerias capacidades pardsitas de los transistores MOSFET. ‘Muchos microprocesadores, furcionando a slevada frecuencla, ‘consumen tanta cortente quo requieron tun enfriamiento forzado. [sam Gada paso de corriente causa un eniriamiento, Porque la resistencia interna del transistor no es a wee cer0 y por lo tanto se disiga potencia. {Po En las fases de transicién entie un asiado y otro, la resistencia asume valores intermedios y el calenta- } 350 do n> out oe L. — miento es mas notable vdycesbio G2 Cuento mayor es la frecuencia de conmutacién, Conde able J entra mayor es el consumo. Un circuito 6gico en el que no BV se producen transiciones consume poco o nada pero @ 30 MHz se producen 30 millones por segundo! ‘La transicin de abierto a cerredo de los MOS no os instantanea; ‘2 las ases intormodias pasa corrente y se produce calentamento. CIEE ae Como los picos de corriente son muy rapidos, las evitando que se traduz- conexiones de alimentacion no les dejan pasar can en picos de tension. facilmente a causa de su propia inductancia. Puode haber por tanto otros brevisimos pices de ten- sién en alimentacién y masa, a su vez causa de inter ferancias en el mismo circuito 0 en otros adyacentes. Hocua ah hace las veces de eposito Para evitario, se pone un pequenio condensador (47 ‘de Foservic pes. AF es un valor habitual) entre los terminales de — pequaes plcos de corrente. alimentacion y masa. Este condensador de bypass (0 ‘desacoplo") proporciona los picos de corriente,DIGITAL El reloj Una sefial adicional ayuda a evitar muchas conmutaciones no deseadas La presencia de circultos sensibies también a los impulsos breves, como fF) los flip-top de tipo S-R, constituye un problema no de poca importancia, Ademas es dificil, como ya hemos visto, evitar los glitch causados por las diferencias entre los tiempos de transito de las distintas sefales (a menudo dentro de los integrados, sin posibilidad de intervencion), Los problemas se verifican sobre todo durante os cambios de estado de alguna sefial, y duran hasta que todos los circuitos com- binatorios se asientan en la nueva stuacion, Seria titi poder activar ios circuitos sensibles a jos impulsos slo cuando las sefales son seguramente estables, para ovitar transiciones no deseades. Un sole impulso en ef momento equivocado puede crear problemas, CON RELOJ Para activat un flip-lop a voluntad, basta con afiadir una puerta idgica a caca una de las entradas, como muestra la figura (supongamos logica positva, es decir, entradas actives a 1). Si la sefial de control llamada clock (‘relo)’ Veremos después la razén) esta a cero, las entradas 0n insensibles a variacén alguna. Sielreloj esté ano, las entradas pasan y el circuito ‘se comporta como un S-R biestable normal: saita en Este fipop $R puede cambiar éo estaio sla la sofat ex 1a dos posiciones si recibe 1 como S.o como R (ver (clock: relo)) esta activa, es dech, a 1. figura de abajo). Er El reloj se utiliza también de atro modo como veremos dentro de poco: cuando todas las sefiales son esta- bles, se da un breve impulso (de 0 a 1, yde nuevo a 0) para activar el tip-top, Impulsos lanorados Entonces registra la nueva situacion, cambiando de estado si es necesario, y después se hace de nuevo ‘insensible a cualquier posible interferencia, Los cambios de estado se producen entonces de un modo sinerono con el reloj, es dacir, s6lo en cortes- pondencia con el impuiso. Los cambios de estado de las entradas fuera del impulse de ‘elo se ignoran,DIGITAL Latch transparentes Estos circuitos permiten recordar el estado de una sefial Para cambiar el estado de un fip-iop es neoe- sario actuar alternativamente en las dos er tradas S (set, salida Q = 1) y Ri (reset, salida Q = 0). En realidad, una vez que el biestable ha saltado, s6lo una sefal en la otra entrada puede devolverlo a la posicién anterior. Sin embargo, si conectamos las dos entradas entre si con un inversor, como se muestra en la figura, obtenemos un dispositive bastante interesante: el “latch transparente’. : 1 CK=4 Ia serial pasa de D a Q, si CK=0 ol pop ‘8 queda en e! estado en et que se encontraba, Si el reloj esta a 1, las puertas estan ‘abiertas": la sefial D activa ola entrada S 0 |a entrada R del biestable, segun su estado, En le prdctica, el dato D a la entrada se repite exactamente igual en la salida Q. Si D cambia de estado, también Q cambla del mismo modo: el latch es transparente. 1 latch transparente pormite fotografia fa situacion oa serial, ‘ndependientemente de 0 que ecurra a ontinuactin. Pero i ol roloj 06 0, la seal de entrada no llega al flip-lop: S y A 80 quedan ambas a 0 y el estado de Ia salida so congela haste e| préximo Impulso de reloj, Un latch transparente es ttl para muestrear una safal digital, € decir, examinar el estado en un determinado instante Si por ejemplo se desea controlar cada segundo si un inte- rTuptor esta cerrado, se captura el estado con un breve impul- 80 de reloj y después se examinar con calma, sin riesgo de que cambie. Desde otro punto de vista, podemos ver e! latch transparente como primer ejemplo de memoria, capaz de recordar un solo bit durante todo el tiempo que el relo} se queda a 0 Disponiendo un numero suficionte de estos circuitos, se puede almacenar un numero binario grande a placer. 4 bits reallzaga con otros tantos jateh transparentes: el ‘reloj representa un "write", es deck, “escibe y recuerda”, | MemonFlip-flop de tipo D Un reloj sensible ala transici6n evita problemas durante la fase de actividad del propio reloj La entrada de reloj permite al tip-top y latch ignorar las transiciones ro deseadas (por ejemplo, glitch) cuando esta inactivo, ‘4 ntertorencias (gor elemipla, witch) y of} JUULI UL i ——— 1 es El problema se presenta sin embargo en el breve tiem- po do actividad del relgj, durante el cual les entradas deben permanecer estabios Si hay varios dispositives conectados mediante Cireuitos combinatorios, cuando uno de ellos salta es osible que otro reciba un glitch: haria falta entonces Un reloj independiente para cada uno. En circuitos complejos, la salida de un biestable puede también volver (mediante otros circuitos) a la entrada del mismo circuito. {Como asegurarse la establidad Up fateh transparente ignora las interfrencias, poro slo con ol Mientras e! reloj esta active? ‘elo inactivo (0). Cuando esta activo (1), las interferncias pasan, E] problema se resueive de un modo similar al com- y controlando el segundo con el relo) invertilo, se partimento estanco, la doble puerta empleada por los obtiene un flip-flop de tipo 0 (9 latch no transparente).. ‘astronautas para no dejar escapar el aire de los vehi- culos espaciales, No es sensible al estado del reloj, sino a una transicién (cambio de estado), en nuestro caso la Conectanco dos laich transparentes como en la figura, negativa (de 1 a 0). Master Saas Se Secundav: ester date pasa el gato no pasa ejaateropasa Bi doble latch del fip-top de tbo D deja a Kp pe eam sete Primera fase, ro) <1 Segunda fase, rio] <0 ‘eorrespondencia Ei secundarle bleauea ¢ paso Ii seal es captureda con of frente de y recordacs por 6 aster bajada del rel). Si ol roloj osté a 1, ol primer latch (master, principal) Como los latch no eatin nunca actives al mismo tiem- deja pasar la sefal hasta la entrada del segundo po, ninguna interferencia puede circular. La sefal so (secundaria), que sin embargo esta bloqueado estan- almacena en el insiante de la bajada (de 1 a 0) del do el reioj a 0 reo) Cuando e! reloj pasa a 0, el primer latch se bioquea Tampoco la subida del reloj crea problemas, poraue el mientras el segundo se activa, dejando liegarla sefial segundo latch (secundario) se bloquea, manteniendo ala salida, estable la salida.DIGITAL Limites de los flip-flop D Entradas y salidas de reloj deben respetar algunas especificaciones para un correcto funcionamiento ‘Aunque los fip‘iop D no dejen nunca pasar directa FI mente la sefal desde la entrada a fa salida, no son 4 Las imterferencies se ignoran totalmente inmunes a las interferencias. re Es por tanto necesario que la entrada permanezca es 1 | table durante algunos instantos antos de la transicén | 2 | JULI uu = activa (por ejemplo, bajada) dal raloj ylo tras la misma. —on | of f At Por otra parte. con una entrada no bien definida entre fe 1y 0, seria excesivo pretender que el circuito tomara la ‘il decision "justa” por iniciativa propia. i En los Mp-op 0 1a sallda cambia sito corespordiendo con ta transicion activa (en este caso, la bajada) del relo) easy Una entrada que no debe tener glitch es la de reloj: un impulso no deseado causa la susiitucién del dato almacenado por el actual | De ello se deduce que el reloj no puede proceder (al menos, no | directamente), de crcuites de légica combinatoria, que podrian ‘causar glitch, Veramos mas adelante como se resuelve el problema de raiz sineronizando todos Ios circultos con un unico reloj central, E’ reloj no puede subir y répidamente bajar: hay una longitud minima de impulso que se debe respetar. Ademds, la subida y la bajada deben ser rapidas y limpias. CLEAR Y PRESET Como en el primer y mas sencil flip-flop AS, el tino D tiene o! problema del estado inicial on el que se “dospiorta" on el momento de la-activacién. Por tanto, las versiones integradas estan dotadas nor- malmente de una entrada Clear (borrado), que pone acero la salda cuando se activa, Disponiendo de pines libres, puede exist a entrada reciproca de Preset (preinicializacién), que pone la salida a uno. Estas entradas de control actuan en general inmedia- ‘Simbolo de fipflop de tipo D con entradas de Clear y Preset tarnente, sin esperar al relo), es decir, son asincronas. (activos bajos) el tlangulo indica la entrada de reo).Monoestabl Los circuitos que vuelven siempre al estado de reposo se utilizan, Hasta ahora hemos visto circuitos cuyo estado depende de los valores légicos a la entrada (I6gica ‘combinatoria) o de la historia anterior de los mismos, (l6gica secuencial) Hay también otra posible variable: el tiempo. Hay circuits que cambian de estado tras un cierto tiempo, sin la necesidad de estimulacién externa. EI impulso de excitacién que pone en marcha at tiempo se llama trigger (‘disparador") y se aplica a la entrada homénima del monoestable, La duracion del impulso de salida esta normalmente determinada por un grupo RC, es decir, una resisten- cia y un eondensador. ‘Aumentando el valor de uno o de otro, dentro de jos limites admitidos, se inerementa el tiempo durante el que la salida permanece activa antes de volver al estado de reposo, Este tiempo es en general proporcional a la cons- tante RC, es decir, al producto de los velores de la resistencia y del condensador. Como estos dos com- ponentes (0 al menos a! condensador) son externos al citcuito integrado, es posible elegir el tiampo deseado en la fase de proyecto del circuito, 53 DIGITAL ira Wenerar impulsos y retardos En particular, los mono- estables (0 "one-shot" de un golpe) cambian de estado bajo control se mantienen durante un cierto tiempo en el nuevo estado y des- pués vuelven al ante- Tor. Normalmente no cuenta el valor ldgico de la entrada de trigger, sino su transicién: por ejem- plo de arriba abajo (de 1 a 0), es decir, el frente de bajada, Cuando se produce esta transici6n, 6! monoestable pasa al estado activo y empieza a contar al tiempo: tras el periodo predeterminado, vuelve al estado de feposo. La seital de tigger, en este caso ef frente de bajada, pone ata la salda, que vuelve a ser baja tras ol tiempo configurado. ‘eo an st ent ‘detajeda a ‘Tiempa determina por Rx Resistencia y condensador extomos ostablecen Ia longitud (duracién) del impulso de salida.DIGITAL La figura muestra un posible esquema interno de un mono- estable: un grupo RC, un fip- flop de tipo D y uno ¢e tipo RS, un transistor y dos "compan dores” Estos ultimos comparan dos sefiales analdgicas, indicando 1 sila tensidn a la entrada ” supera ala de la entrada (veremos més adelante su funcionamionto), El condensador esta normalmente cargado: cuando e! impulso de trigger hace saltar el tlip‘lop, ie da coriente al transistor, que descarga el condensador. Tension Como funciona un monoestable El mecanismo se basa en una combinacion de técnicas analogicas y digitales Monocstable: e Mipflop D controls le descarga de C2 (mediante 1) y su recarga con RA; el fip-lop ®S eontrola Is sallds. Se El comparador CM1 mantiene la tension en el condensador: nada mas descender por debajo del minimo Vygis reinicializa oi fip-fiop 0 con Clear (CLR) y activa la salida (activacién dal fp-llop FS). Q1 se abre y el condensador se recarga lentamente, mediante R1, hasta la tensién de alimentacién, El comparador CM2 observa e! condensador: cuando se recarga suficientemente, envia un reset al flig-flop R-S, de modo que ia salida final vuelve a 0. Tensin en et condensador durante un ciclo: Vi Y Vaux $0" las tensiones de referencia de los comparadores CM y GM2, CSR Enviando un impulso de trigger mientras el conden- sador se recarga, es posible reactivar (retrigger’) el moncestable, es decir, volver a contar el tiempo desde cero. La salida permanece activa: ¢| tiempo del impulso simplemente se alarga, dado que el con- densador se descarga como si el ciclo acabara de iniciarse. Hey en general también una entrada de Clear (puesta { cero) para interrumpir el ciclo y poner de nuevo @ 0 la sala, £1 monoestable 65 simiiar a un contador de minut ‘ocergerse antes de que suene, para alargar el tlampo.Limites de los monoestables La dependencia de los fendmenos analogicos hace que los monoestables se utilicen relativamente poco Los monoestables estan bien para obtener impulsos bastante breves y relativamente poco precisos; de hecho tienen algunos inconvenientes, Derivan de su naturaleza en parte analégiea, que los hace mas susceptibles a los problemas, ya que no Son circuitos puramente digitales. Por ejemplo, el tiempo depende de Ia tolerancia ve los componentes analdgicos: resistencia y conden- sador, este ultimo menos estable y también mas sensible a la temperatura, ur duracién de! mpulso producids por un monoestable ro puede dleterminarse con precision, La tensién de alimentacién pue- de influir en la duracién del impulso, también y sobre todo por posibles interferencias superpues- ‘asa ella. Dado que el integrado se ha disehado para compensar vatiaciones de alimentacién y de jemperatura, una cierta dependen- cla.es ineviabee El tiempo minimo esta determ- nado por los tiempos internos (por | ejemplo, de los flip-flop), mientras ALTERNATIVAS A LOS MONOESTABLES Para tiempos limitados, existen las lineas de retardo (delay line), dispositivos basados en grupos LC y construidos para que la sefai ilegue a la salida tras un cierto tiempo, en cualquier caso muy breve (por ejemplo, 50 nseg) Otras tecnologias, como las ondas ultresOnicas, permi- ten tiempos mas largos, pero son costosas y ademés imprecisas (han nacido para circuitos analégicos, como los televisoras), La major solucién consiste, como veremos, en utilizar circuitos totalmente digitales también para retarcles y temporizacienes en general < 3 | alee que el tiampa maximo est ligado a las corrientes en juego. Una tesistencia de valor elevado suiriria corrientes de pérdida, mientras que un condensador grande podria causar cortientes de descarga excesivas (que pueden resolverse imtando fa corriente) La dependencia de comporentes i anelogicos es algo que se tiende 1 evitar en electronica digital. Los reloes dgtales no dependen ‘de componentes analdgicos: ‘cuentan fos impuisos productos 4 latorvalos egulares (por ‘ejemplo, 1/100 seg)DIGITAL Conectando la salida de un monoestable a la entrada de un segundo monoestable, al término dal impulso del primero se activa el segundo. El frente de bajada hace de trigger para el segundo monoestable, que a su vez produce un impulso de una cierta duracion, Reenvianco este ultimo a la entrada del primero, et proceso continua hasta el infinito: hemos construido un dispositive "no estable" (privado de estados), es decir, un oscitador Dos monoestables en anlle: 3 envian el trigger reciprocament a intarvalos tegulares, produciendo una sore infeita de mpuleos. Oscllador de puerta CMOS: el primer estadio funciona como amplifcador ansldgico, en tomo a la mitad de la alimentacién, Para la procisién requerida por muchos dispositivos: digitalos, como los relojes 0 los ordenadores, un grupo RRC no es adecuado. ‘Se emplean entonces osciladores de cuarzo, en los que Un cristal piezo eléctrico (el "cuarzo") vibra exacta- mente a la frecuencia para la que ha sido consiruido, Para evitar problemas de estabilidad e inicio, especialmente a altas frecuencias, normaimente es preterible utilizar un oscllador prefabricado, Los mejores tienen una estabilidad de pocas partes por millon (ppm): por ejemplo, 410 ppm significa =1 KH en 100 MHz Osciladores Estos dispositivos producen una serie continua de impulsos CESS ae El circuito con dos monoestabies no es muy préctico,, ya sea por el detroche de los componentes, © Porque requiere ser activado. Nommaimente se utlizan integrados especales, 0 ben algunos "trucos" como el mostrado en la figura, basado en un uso poco ortodoxo de las puertas logicas CMOS. Desde el punto de vista logico, se puede imaginar como un inversor cuya salida se devuelve a la entrada tras un cierto tiempo (retomaremos 6! tema més adelante).DIGITAL Flip-flop J-K yea £1 biestable mas evolucionado es un S-R sincrono y si Los flip-lop de tipo D son sineronos: cambian de estado sélo correspon- | diendo con el frente activo (subida 0 bajada) de la sefial de reloj Se pueden realizar flip-flop sincronos también de tipo $-R, sensibles por tanto a la transicion de reloj (a diferencia del visto en la leccidn 13, que era sensible al nivel). Conservan sin embargo un inconveniente de los S-R: si ambas entradas estin activas, el estado de las salidas no es valido (por ejemplo, Q y Q estan ambas @ 1). El verdadero tip-top sincrono con dos entradas independientes, y sin problemas (al menos en las versiones modemas), es el tipo W-K. COE TEI La tabla de verdad muestra cémo las entradas Jy K pueden cambiar libremente, sin ningtin efecto sobre la salida, Sdio en el momento de la transicién activa del relo), su estado es "fotogratiado" en la salida Q yen su complemento Q (no mostrado en fa tabla) Como en Ios flip-flop S-R, si ambas entradas estan inactivas (0 en el ejemplo) en el momento det relo}, la salida no cambia: se queda memorizado el estado anterior, Como deciamos, no esta prohibide NC a Algunos flip-flop de tipo J:K ofrocen también la posibilidad de poner a cero la salida (Q = 0. Q=1) con una entrada especial de Clear Esta funcién es sin embargo asincrona en general, es decir, ocurre inmediatamente, sin esperar el frente activo de la sefial de reloj Como ei instante de ejecucion de las operaciones asincronas no esta asociado al relo), 5 menos previsible; ademas un breve impulso no deseado (glitch) crea problemas casi con toda seguridad Funcionamiento de un Mipfop sincrono de tipo J: bs ‘cambies se producen sélo en el irente de subida del ‘elo. jilido (como lo estaba en el S-R) poner activas ambas ‘entradas: en ase caso el frente de reloj produce una inversion ldgica de la salda Tabla de verdad del tip-top 1K. Observe que un frente de rela) ‘con aribas entradas a 1 Invierte las salides. 7DIGITAL Divisor Conectando a nivel activo (por ejemplo 1) las dos entradas de un flip-flop J-K, un frente de relo| produce la inversion de las salidas Una posterior transicion valida del reloj, siempre con ambas entradas activas, devolverd las salidas a su estado anterior. Cada dos impulsos (por ejemplo de 0 a 1, después de nuevo a 0) de la entrada de elo se tiene por tanto ur solo impulso a la salida. flip-flop se comport por tanto como un divisor por dos: ala salida llega ‘a mitad de los impulsos aplicados ala entrada de elo) UL aS Aplicando una onda cuadrada a la entrada del ivisor, es dacir, una sefial repetitiva y simétrica, ala salida se ‘encuentra todavia una onda cuadrada, Esta ultima tiene sin embargo la mitad de frecuencia con respecta al anterior: por ejemplo 10 KHz (10,000 cislos por segundo) a la entrada producen 5 KHz a la salida. Se debe observar que la sefial a la salida es una onda cuacrada aunque la de la entrada esté, por ejemplo, formada por impulsos muy estrechos. Cuenta también la regularidad de la distancia entre los impulsos, no su anchura, dado que cada impulso contiene una sola transicién active. ase Un divisor por dos se llama genéricamente "biestable de tipo T", donde T significa toggle, es decir, inversién de estado. Para realizar un tlip-tiop T no es esencial un J-K; la figura muestra como se puede construir partiendo de un $-R sincrono 0 de un D, con la salida negada y reintroducida a la entrada. Tengamos on cuenta que, en todos los casos mostrados en la figura, el terminal de reloj de los flp- flop hace las veces de entrada del divisor. por dos Con los flip-flop es posible reducir a la mitad la frecuencia de una sefial digital tas wt Vent wy ru Divisor por dos: como cada transiciin activa invierte Q, cada ddos ciclos a la entrada hay uno solo a ta saiida, Cada impuiso inverte i salda; silos impulzos estén espaciados ‘rogularmente, a a salida hay una onda. cuadrada. Otros dos modos de realizar un fp-top T; es decir, un divisor or dos. La versién SR se debe encender en un estado valido,Contadores Una cadena de biestables de tipo T puede contar los impulsos de Si un flip-flop T funciona como divisor, partiendo ‘a la mitad la frecuencia de una onda cuadrads, al conectar su selida a la entrada de un segundo Tse obliene una divisién por 4. En la figura se muestra cémo el circuito pasa por 4 estados distintos, recuperando tras e| cuarto impulso de entrada su estado original (los ciroulitos indican que vale el frente de bajada del reloj), El primer tip-flop puede considerarse como un contador que va de 0a 1 y despues, al im puiso siguiente, vuelve a cero dando acarreo (frente de bajada en la salida) El segundo biestablo rocibe osie acarreo y cube una cifra (de 0 a 1), un poco como ccurre con e entrada ak 1 ° Q Estado inca dd 4 ° cuantakilémetros del automévil CONTADOR D Los cuatro posibles estados, leidos de izquierda a derecha, suenan familiares: se trata de los primeros 4 nuimeros binarios, correspondientes a los decimales de0a3. Gada uno de los fip-iop repressnia un bit ce este numero, que en su conjunto es e| contador de los impulsos @ la entrada. El flip-flop de la izquierda Sidiresos chee nesses contiene el bit menos significative (LS3: Least dd un numero, que representa of Significant Bit), el que cambia mas a menudo; el tip total de los impulsos recibidos. memorizado por Es posible conectar en cascada un numero cualquiera de flip-flop de tipo T, obteniendo un contador de n bit, donde “n" es ef numero de |os biestabies utilizades. Cada bit afiadido duplica el maximo valor que puede ser Por ejemplo, con 8 flip-flop (ntimero muy comtin) se tienen 256 posibles combinaciones, que pueden representar los numeros de 0 a 255. Namero de posibles combinaciones de n bit y campo ‘correspondiente de contador obtenible con n fiptop cascada, es decir, uno detras de otro. IT (MSB; Most Significant Bit) Numero de bit ‘al contador, como muestra la figura, 85536 ‘Los cuatro estados sucesivos de dos fip flop T conectodos en fiop de la derecha contiene e| bt mas significative ‘Cantader = Seren 0.165535,DIGITAL Problemas de los contadores El sencillo contador con cascada con flip-flop tiene algunos inconvenientes Si ocho flip-flop de tipo T estén conectados en Esta entrada pondid @ cero todas las salidas, de cascada (‘ripple carry": acarreo de onda), el circuito modo que su conjunto represente el ntimero 0, de de su conjunto tiene 256 posibles estados, onde iniciara el contador de los impulsos. Dado que cada biesiable puede 'desper- tarse" a 0 0 bien a 1 en el momento del encendido, el valor inicial del contador es a re 2 indeterminado t Como esta condicién no €s deseable, 8 | ccn puede afiadir una entrada de puesta a cero (reset) coneciada a todos los flip-flop. | La entrada de reset configura en el contador ef — | (Q0 = 91 = Q2=Q8=0) cae ‘Aunque se ha construido con fli-tlop sincronos, que cambian de estado sdlo en el frente de reloj, nuestro contador es del tipo asincrono. Pari De hecho, los distintos biesiables no reciben simultaneamente {1 reloj, porque cada uno de ellos introduce un retardo, El segundo fiip-fiop saltara tras el tiempo de conmutacién del primero, el tercero tras el segundo, y asi sucesivamerte: sefial debe propagarse a lo largo de la cadena Este tiempo varia, entre otras cosas, segiin el contador: por ejemplo, el paso de 7 (0111 en binario) a 8 (1000) es mucho mas lento que el paso de 8 (1000) a 9 (1001), EI valor a la fix coteatarde nxbicoasis os salida es por tanto valido tras un retardo que, en el peor de camblos deben propagarse del bit menos los casos, es la suma de los retardos de todos los flip-flop; ‘significative al mas significative, ademas, los cables de salida no cambian todos juntos. Empleands tlip-flop dotados de entradas de preset y reset, 9s posible aprovechar estas entradas para contigurar en el contador el valor binario deseado. Se trata, no obstante, de una posterior operacién asincrona, que en circuitos complejos puede causar problemas (como ya la puesta a cera). Veremos cémo resuelven los circuitos sincronos el problema, Contador con preset (configuracién) del vafor deseado: un Impuiso sotre preset copia PO..P3 en las saldas Q0..03.DIGITAL Circuitos sincronos Una referencia central resuelve muchos problemas causados por los retardos de los circuitos Una solucién practica @ los molestan, porque el circuito problemas de temporizaciones ‘88 puramente combinatorio, Y Tetardos reside en el uso de tun feloj central de referencia, Transcurride el tiempo. sufi- © "master clock". cienle para que todas las sefales sean estables, llega Todos los flip-flop del circuito fa posterior transicién del relo| estan controlados por este tni- central y el circuito puede €0 relo). y por lo tanto conmu- pasar a otro estado. tan al mismo tiempo Entre cada conmutacion y la Eitele| central ines ot tempo siguiente, las sefales pueden ra todo ol ciruito: es como el cambiar libremente: glitch y director de una orquesta. transiciones no deseadas no Se Tee Mientras en los contadores asineronos los distinfos magico; es un olrculto combinatorio, cuya salida es flip-lop saltan uno después de otto, cada uno con el 1 | les salidas Gel contador representan un numero ‘acarreo del anterior, en los contadores sinctonos que dara acarreo al proximo contador. ‘eben conmutar todos juntos. Por lo tanto no es posible esperar el @ a Q ‘acarreo del anterior: es necesario preverloy cnviarla sefala la entra | se prepara para cambiar de estado cuando todos los fipiop anteriores estan a. PE i el reloj es unico para todo el circuito, no-se puede utilizar como entrada de cuenta: el contador avanzaria p aballeke del de Chock LL siempre, en lugar de contar los eventos que interesan. Se utiiza sin embargo una entrada de habililacion Eadie] ———— — (enable), que indica si avanzar 0 quedarse en la cuenta actual: si falta e enable, el contador se queda aleto ental 3 También esia entrada deberd sor sincrona, es decir, ‘cambiar 86lo entre una transicién activa del reloj y la siguiente. £1 rela loga slompro, ol enable docide si el contader avanza 0 no. 61DIGITAL Contadores no binarios Con un poco de lagica combinatoria, se puede dividir por el ndmero deseado Los cireuitos vistes hasta ahora cuentan (0 dividen, Nada mas alcanzar el contador diez (1010 en binerio), ue 8 lo mismo) s6le por potencias de dos: 2, 4,8, el contador se pone a cero: ios estados posibles son 16. otc por tanto de Oa 9. Para contar un niimero distinto de impulsos, por ejem- plo 10, se podria poner a cero e| contador cuando lleque a este valor. GO Q1 02 QF Esto se puede hacer con un circuito combinatorio que lea las salidas y Jos comancos de entrada de puesta a cero (clear), como en la figura. Contador por 20 (de 0 a 9) con puesta a cero asinerons. ESOS El circuito anterior tiana un problema: la puesta acero Pero esto se controla con antelacién de un ciclo: es es asincrona, os decir, se procuce después de que sl decit, se pone activo (por ejemplo, 1) cuando el contador ha superado la cuenta maxima de 9. soniador alcanza la cuenta maxima (9): tendra efecto en la transicién siguiente, Asi, los flip-flop se ponen a cero en un momento distinto de la transiciGn del reloj central, y ello no es conveniente. ou seamen Es mejor una entrada de puesta a cero sinerona, de la que estan dotados muchos contadores comerciales: tiene efecto solo en el frente de elo). Contador por 10 (de 0 a 9) con puesta a cero sinerona: af CLEAR no tiene efecto Inmediato, sino en el siguiente "golpe” de rel0}. Pad En un circuito sincrono, el estado dal cireuito es vélido a intervalos regulares, es decir. en seguida antes de | nwrterorciae cada frente de reloj. yy Sova tna Si se desea limpiar una sefial de interlerencias, bas- Mw eel aa ta con afadi un flip-flop D: como la entrada se lleva alla salida solo en el momento del reioj, esta ditmaes | =—/4—lL__ | siempre valida, El sistema introduce un retardo en la senal, igual a Un ciclo de reloj; a veces se ulliza justo para obtener Un fipflop de tipo D impla una ses, ocultando fo que ocurre este efecto, ‘ontre una transicion cet velo|y a siguiente. 62Funciones de los contadores Los contadores sincronos ofrecen normalmente distintas pesthllidades: ademas del simple ay Los contadores no deben necesariamente contar para au- mentar. pueden tambien ser dsenados para contar a la inversa, Un tipo bastante comun es el up/down, que puede contar tanto para aumentar como para disminuir, segun el estado de la entrada correspondiente. También esta entrada es naturalmente sinerona, y puede cambiarse entre un "goipe" de raloj y el siguiente, invirien- do.e! sentido de la cuenta Por ejemplo, es posible contar las personas presentes en una sala, aumentando (haciendo avanzar) el contador cuando una entra y disminuyéndolo cuando una sale. CEES ‘Ademas de la puesta a cero, 0 como altemativa a ello, muchos contadores tienen entradas de carga (load) en numero correspondiente a las salidas. Entwdten Slides Sirven para configurar, 0 precargar, el numero de- seado en el contador, de modo que aparezca en las salidas; normaimente son tambien sincronas, took Se puede también utlizar esta entrada para recargar inner: ae un contador a ja inversa con el numero deseado, cada vez que llaga a cero, de manera anéloga al 51 1a entrada oe carga esta activa os valores on las entradas D contador sinerono por 10 visto antoriormente ustituyen a la presentes en ks flop y vsibles en las salas @. Suen) Nee Qo ot Q2 03 4 93 6 oF No se pueden conectar simplemente en cascada dos contadores sincronos, como se hace con los contadores asincronos, El acarreo del primero llega un instante después do la transicién dol relo, as dosir, demasiado tarde: en un crcuite sincrono, ias ‘sefales deben estar preparadas antes del reloj. Por eso es necesario también aqui Prever que en el prdximo ciclo haya aca- ‘Teo, por ejemplo cbservanido que el conta- Contador sinerano de 8 bit obtenido con des contadores de 4 bt ef sexundo dlor Se encuentra en su cuenta maxima, avaza Un paso cuando el primera vole a ceo.DIGITAL Los contadores pueden uti Con un rela) estable y preciso, por ejamplo, un oscilador de cuarzo, se puede construir faciimente un cronometro. Basta con conectar la entrada procedante del exterior (1 = cuenta, 0 = no cuenta) a la serial de enable cel contador. Como el contador avanza siempre que esta entrada se queda aciiva, la cuenta alcanzada corespondera al tlempo durante el cual ia sefial permanecerd a 1 Cronémetto digit: si el rele) estd a 4 Mik, el contadr indica ‘durante cuantos micresegundos la entrada se ha quedado a 1. ie Enea! one ‘Se puede realizar un cronémetro de dos entradas, para iniciarlo y pararlo, afiadiendo un flip-flop de tipo J-K como en fa figura. Clock Ty | ee 7 | Porada IL Cronémetroinicio/parada; el flip-top HK inicia odetiene la cuenta, RESOLUCION Y Ee Un cronémetro digital tiene una resolucién similar a la duracién del reloj: es: decir, mide el tiempo a intervalos bien definidos, ‘con respecto al rela}, > cuenta Si el reloj es de 1 MHz, no podré medi intervalos menores de 1 useg; tendra también un posible error de 1 Seg, seguin et momento de llegada de! comando La precision depende del oscilador central y de su estabilidad, tanto en el tiempo como al variar de temperatura, alimentacidn u otros factores. Temporizadores digitales arse para medir intervalos de tiempo En la practica es aconsejable limpiar y sineronizar la entrada con un flio-lop O, para evitar cambiar el enable del contador en un momento critica, : hes Ee) eo 7 Un impulso de inicio activara la salida Q, activando | contador, mientras que un impulso de parada detendra 2 cuenta (por ejemplo para medir la velocidad de un vehiculo con dos totogéiutas), Observemos que los impulsos. de inicio y perada, al estar conectados a las entradas de Un fip-lop sinerono, deben durar al menos: Un ciclo de raloj para ser detectados. No deben tampoco superpo- nerse, es decir, ser activos al mismo tiempo, de otro modo el fip-tlop J-K invertiria su pro- pio estado (se puede evitar con un par de puertas logicas),DIGITAL = : ' Sefiales poco limpias Las tensiones en los circuitos digitales estan a menudo lejos del ideal de dos niveles bien definidos Los niveles l6gicas "bajo" y "alto" estan definidos (ver leccion 4) de modo que se deja un margen de ruido con ei fin de que fluctuaciones accidentales no causen errores, Las causas de estas interferencias pueden ser extemas (por ejemplo, ‘campos eléctricos © magnétices) o internas del propio circuito. Por ejemplo, cuando una transicién (frente de onda) llega al final de un cable, se tiene una reflexion: una especie de eco amortiguado, ue causa una senal de retorno. Si el frente de onda es particuiarmente empinado, la onda reflejada puede superar el umbral légico de una entrada y ‘ser considierada como una sefal, TSE Esa Una excesiva capacidad, por ejemplo muchas entra- das conectadas juntas, ralontiza las sefales: las ‘ransiciones no son mas empinadas, pero emploan un cietto tiempo. flo signfice que la tensién varia con la lentitud relati- Aimpixion va en 8l momento en que atraviesa el punto critico, 8 decir, el umbral de paso entre Oy 1 y viceversa. De hecho, aunque los datos indiquen dos umbrales (L y H), $2 trata solamente de limites garantizados para 1 umbral efectivo, que en realidad es uno solo, y que esta en alguna parte del medio de esos dos valores. Cada minima oscitacién de Ia tensién de entrada on toro a punto critico produce transiciones en la sada, Cos Aunque se puede introducir un retraso en la propa- gacion de la senal utlizando una resistencia y un condensador, hay al menos dos inconvenientes. a @ Bee igh ica eee »> imprevisibilidad del umbral, el segundo es la notable sensibilidad a las interferencias (de entrada, de a alimentacién y de masa) arriba citada. Rotrasat una serial con un grupo RC: seneillo, pero poco ‘aconsejable.DIGITAL Trigger Si un solo umbral de conmutacién da problemas, se puede eliminar utilizando dos: uno para subir y ott para bajar. Consideremos un circuito cuya salida pasa a 1 cuando Ja tensidn de entrada supera 3 V, pero después vuelve a cero sdlo si la entrada queda por debajo de los 2 V. ‘Se comporta como el interruptor de la luz, que en un Ciento punto salta a la otra posicion, evitando manio- bras inciertas. ‘Trigger Schmitt: ef umbral de entrada cambia segun el valor de 4a Salida, eliminando toda incertidumbre. CUES Un trigger Schmitt ¢s insensible a ondulaciones més pequehas que la hisiéresis; supongamos que una sefal con interferencia suba despacio: cuando llegue al mbral superior, fa salida cambiara a 1 El punto critico @ la entrada se desplazaré inmedia- tamente al umbral inferior (L, ver figura), ignorando las posteriores bajadas leves por la iregularidad de la sefial, Los trigger Schmitt se utlizan a menudo pata limpiar entradas procedentes del exterior del circulto, 0 sefiales que han viajado por lineas relativamente lar- gas y podrian por ello haber causado reflexiones, SSE ert A ciferencias de las puertas légicas normales, a la entrada de un trigger Schmit! se puede conectar también una senal analégica Esta sefal se convertira en una sefal digital, ya que la salida puede saltar solamente a una de las dos posiciones estables. En cierto sentido, se trata de un conversor analégico-digital a un bit. Veremos mas adelante en ol curso formas mas ‘efinadas (y precisas) de conversién de analégico a digtal, y viceversa. Un circuito que alterna entre dos posiciones estables es Schmitt en muchas situaciones Ei dispositivo se llama trigger Schmitt; ia diferencia entre las dos tensiones (que no debe confundirse con los nivales garantizados por las puertas normales) se denomina histeresis. ‘Umar cuando lasaida es 0 Umra‘cuanea Tavsalita est Umbra mia i Un tigger Schmitt impia la sesal ignorando las fuctuaciones tas la conmutacion. woah De ULE Erivada anclogica Salis sigtal Primitiva conversién analégico-digita: Ja histéresis introduce un error que no se puede omiti. 66Retardos y osciladores Los trigger Schmitt se prestan a algunas aplicaciones interesantes Empleando un trigger Schmitt en lugar de una puerta l6gica normal, et circuilo de retardo basado en una resistencia y un condensador se hace mas interesante. ee al De Desaparece el inconveniente de la sensibilidad a las interierencias, aunque naturaimente queda la impreci- sion debida ala imprevisbiidad y variabilidad del umibral Pare aplicaciones donde la estabilidad (en el tiempo y con la temperature) no es mporante, se puede utilizar Un trimmer resistivo para regular manvalmerte ©! Regulandy a mano el retardo, se resueive el problema deta tiempo de retardo en cada ejemplar ‘atiablided ée produccion TOTO Con.un trigger Schmitt inversor, basta con afladir una resistencia y un condensador para construir un circuit oscilador, como muestra la figura: la salida es una onda cuadrada. Si la salida es alta, el condensador se carga hasta a ae acaus a uten aeerrr er ous wea a ee trajger Schmitt Salta y lasalida a6 vuelve bale. at El condensader empieza entonces a descargarse. siompre mediante la resistencia, hasta alcanzar el umbral interior: el circuito conmuta en el otro sentido yelcicio se repite. Oscitador que aprovecha la histéresis de un inversor trigger Schmitt. Existen varios tipos de puertas con entra- entrada, es decir, se comportan como una carga en la se~ das de trigger Schmitt, y naturalmente no fal, ademas sélo cuando esta a nivel L. solo de la familia CMOS: estan por ejemplo también ios TTL. Son por tanto menos adecua- dos para circuitos de retardo y f osciladores, especialmente porque el retardo resulta distinto en los dos sentidos, Estos uhimos tienen sin ‘embargo la desveniaja de tener umbrales asimetvicos y requerir una dlscreta cornente de entrada (hacia masa cuando la entrada os 0}, NUTS easy pact 1. principio AaLAS. funcionamiento de un Ofrecen por tanto una Benne ‘oscilader de trigger impedancia baja de | — ‘SchmittDIGITAL CMOS de modo lineal Las puertas logicas dig ipueden funcionar como amplificadores analogicos! Hemos visto que los circuitos nomalas gicos La ganancia de este amplificador es muy elevada: CMOS (no trigger Schmitt) son especiaimente una seal relativamente débil a la entrada sa suele ‘sensibles en su punto critico, o umbral. cuadrar, es decir. convertir en onda cuadrada. les. De hecho, una pequefa variacién de tensién a la entrada causa una gran varacién a la salida: en ottas palabras, se tienen una nolable amplificacion. Conectando a un inversor una resistencia de oa oe Fealimentacién entre salida y entrada, se estabiliza Leip > T exactamente en el punto de umbral, autocompen- sando las posibies variaciones. = ‘Amplificador analogieo con un inversor CMOS: la resistencia de reslimentacion lo mantione en el punto enti. ONSEN Se puede realizar un oscilador también sin utilizar Este oscilador es estable, pero puede tener problemas trigger Schmitt: la figura muestra un circuito denomi- de puesta en marcha, especialmente con condensa- nado “oscilador de relajamiento", ores pequefios; existen numerosas varianies, Mientras la salida va a 1, el condensador so carga y envia la tensién a la entrada (mediante Rt), confitmando el nivel alto en la salida oa ana out Cuando la salida ha alcanzaco sin embargo el rivel an maximo, el condensador empieza a descargarse; Ro cuando su terminal de la izquierda queda por debajo del punto critica, se inicia el ciclo opuesto. if " o COselaior de tlalamiento: ef inversor do a leaulerdetunclona como amplificador gracias a la retrealimentacion de R2+R1. - o as mi Si se requiere una buena precisién de la frecuencia, 6 necesario recurrir a un cristal de cuarzo; la figura muestra un ejemplo de oscilacor con un inversor CMOS. También este circuito puede manifestar problemas de puesta en marcha, especialmente si la alimenta- sién laga despacio; en general es preferibie utilizar modulos osciladoras ya fabricados. Osellator de cuarzo: el cristal Xtal hace resonar ol amplifcador a la frecuencia establecidDPGITAL Registro de desplazamiento Una cadena de biestables permite desplazar los bits a voluntad y los recuerda ‘Conectando en cascada un determinado numero de Ilip-flop de tipo D se obtiene un registro de despla- zamiento. Como el elo] es comun, el dispositive es sincrono: todos jos biestables actian al mismo tiempo, transfinrendo cada uno su propia entrada a la salida. Registro de desplazamionto: a cada golpe de rele, Jos bits se desplazan a la dereche. El contenido. de cada flip-flop es por tanto “trans- vasado' al siguiente, obteniendo un desplazamiento ‘de los bits hacia la selida tinal (normaimente dibuiada a la derecha) i Psa Un registro de desplazamiento introduce un retardo fen la seal légica, proporcional al numero de esiacios (fip-iop) que lo componen. ‘Supongamos por ejemplo que el relo] sea de 1 MHz; el periodo, es decir, la distancia entre dos impulsos de telo), sera por tanto de un microsegundo Si hay cuatro otapas, cada variacién en la senal légica de entrada se introduciré de nuevo por la entrada después de al menos 4 micrasegundos Decimos “al menos’ porque, como en todos los Circuits sincronos, cuando la entrada cambia es necesario en cualquier caso esperar al reloj para que sea “visto” por el primer tlip-lop. ui Ina Tras tartos impulsos de reloj como etapas, la sefal logica que se encontraba en la entrada del registro de desplazamiento alcanza la salida del tiltimo flip-flop. Las etapas anteriores contiene la historia de la senal de entrada, “otogratiada" a intervalos regulares co- rrespondiendo con et rela} Por tanto, ol registro de desplazamicnto ha memori- zado un cierto nimero do bit, on modo serio, os decit, uno detras de otto, en el interior de los propios biesta- bles. Parando o! reloj, al desplazamiento sa intarrum- pe y los valores ldgicos se conservan en los tip-top: bastard con reaplicar el reloj para que se desplacen fuera de la salida, 69 La salida reproduce 1a entrada, con un retaréo de 4 Impulsos de rel: uno para cada etapa.DIGITAL Serie y paralelo Los registros de desplazamiento permiten convertir un grupo de bit entre dos formas diferentes El registro de cespiazamiento que hemos visto es del tipo "serial-in, serial-our” (SISO), es decir, la entrada y la salida son ambas serie. Salita paralele 2 03 Nada prohibe utilizar todas las selidas de los flip-flop ‘al mismo tiempo, os dacir, jacr do una sola voz toda Ja historia pasada de la entrada Un regisio de desplazamianto de este tipo tiene entrada sarie y salida paralela, es pot tanto un ‘serial in, parallel out" (SIPO), Si por ejemplo el reloj es de un segundo, y las salidas controlan 10 bombillas, estas uitimas muestran el estado Serafin, parale-out: la entrada se preduce un bit cada ver, a 2 la entrada én los ulimos 10 segundos transcuridos. salids todas ai mismo tiempo. CSGLEy HE Ublizando flip-flop mas versatiles, por ejemplo fos J-K _ Sitambién todas las salidas son accesibies, se tiene un en lugar de D, es posible configurar el valor !dgico_disposiivo "paralle-in, parallel-out” (PPO), que despla- conienido en cada uno de ellos. Za los bit de cada uno de los cables al adyacente. Los registros de desplazamiento del tivo “parallel-in, serial-out" (PISO) tienen una entrada de LOAD (carga), ‘quo permite configurar el valor de todas las etapas con ‘una Sola operacién. Los distintos bits que componen el dato se cargan entonces en él registro de desplaza- miento todos a la vez, y después se envian fuera uno cada vez desde la salida, a cada impulso de reloj 4 be ph oo Paraletn, setia-out: Jos bit entran todos juntos y salen uno Enivada paraicla cada vez, AHL ION Existen registros de despiazamiento bidireccionales, Estos titimos, configurados por ejemplo por medio de €n los qua es posible cambiar el sentido de la marcha una entrada paralela, siguen citculando en el anillo y hacer retroceder a los bit de la salida a la entrada. asi lormado, representandose periddicamente a la salida. Goneciando ia salide de un registro de desplazamiento normal a su eh cont misma entrada, se obtiens un dis- | ~——- ‘nel gio da positivo de rotacién, cue produce oo1018 Tene ciclicamente la misma secuencia LL, TUL FUL soca de bit. 10002 403000 Un registro de desplazamiento : Ura weit 10100 ‘conectado en anillo permite producir \Despuds ef ciclo wueive aempeza luna secuencia repetitiva de impulsos. 70Dispositivos serie Los registros de desplazamiento tienen varias aplicaciones interesantes, gracias a su capacidad de almacenar informacion Cuando se deben enviar datos a largas distancias, resulta oportuno utilizar el menor ntimero posible de cables: se reducen asi costes y problemas de interie- rencias. cada une cada yor LUnea sere a 4 bit fi Reto) Detos paral a transmit Un registro de desplazamiento es un cispositivo FIFO: ist i itst ut", eS decir el primer daio (bit) que entra 8s también el prmero que sale por el otro lado. Utilizando varios registros de desplazamiento, se puede realizar un FIFO de varios bits: cada uno de ellos se desplaza en un “canal” distinto, al mismo tiempo que los demas. Ello pormito ontro otras cosas retardar un nGmaro binario, formado por varios bits (por ejemplo 8), de modo que se encuentre de nuevo a la salida tras un cierto numero de impulsos de rela). La longitud ci FIFO, es decir, de los registros de desplazamiento, indica el nimero de valores que se pueden almacenar, por ejemplo 64 Un FIFO mas complejo es el tipo asincrono: tiene dos relojes separados para la entrada y la salida, Es posible introducir un nuevo dato sin que deba salir obligatoriamente uno por ef otto lado, y viceversa, como la cola de una ventarnila a 8 datas peracios| wnat i 8 patode ®t pe 2 =» paio wo 80] FIFO asinerono: entiade y slida tienen aA Lo ideal consiste en ullizar dos Unicos cables: senal y masa; lo que significa sin embargo que es posible enviar un solo bit cada vez. Esto se puede hacer con dos registros de desplazamiento: el transmisor se convierte de paralelo a serie y el receptor hace lo contrario. Es necesario. No obstante que los dos relojes estén sincronizados; veremos mas adelante Cr como se puede obtener sin anadir un tercer cable. ‘Transmision serie en una inea de mbit, ‘empleando dos registros de desplazamionto complementaros: un PISO y un SIPO. rectbdas po 0: uallice =| one es 2 FIFO de 64x4, es decir, 64 etapas de 4 bit, constiuldo con 4 ‘registros de desplazamiento de 64 etapas, Dos salidas especiales indican si el dispositive esta eno y no puede aceptar otros datos, 0 bien si esta vacio y la salida no es valida, Esta funcion de acumulacén temporal (buffer FIFO) es desarrollada Noy habitualmente por ei programa (software) de un microprocesador, en lugar de con circuitos especia- les, dos rebojos individuales, y se puedo tener informacion sobre su contenido.DIGITAL Divisores y multiplicadores &s posible cambiar la frecuencia de una seal digital, aunque con alguna limitacion Hemos visto que un contador funciona también como divisor: la frecuencia de la salida mas significativa es una fraccion entera (por ejempio, 1/4, 1/5) de la del relo), Existen también curiosos dispositivos capaces de dividir por un numero fraccionaro, por ejemplo de 1/64 @ 63/64; son los multiplicadores de cadencia, ‘Son en la prdctica contadores que dejan pasar algu- nos impulsos de reloj, bloqueando otros: la desventaja 8 que su salida no tiene forma regular: es el valor medio dle la frecuencia lo que cuenta Multipicador de cadencia que divide por ls fraccion 3/4, satando un elclo.cada 4, Sens También es posible aumeniar la frecuencia de una sefial, es decir, afiadir impulsos donde no los hay, por ejemplo con el circuito mostrado en la figura. Este | 3 ansitems Grreuito aprovecha el retardo de los dos inversores en sonsiaanes serie Para producir un breve impulso adicional en la salida del XOR a cada transicén de la entiada (ver leccién 8), Si se desea un impulso mas largo, sera mejor utilizar un monoestable para alargar ol ratardo; ollo permite lambién una posible segunda duplicacién con otro ireuito similar. SEEM Ee Hablando de numeros binatios en lugar de frecuencia, surge a menudo la necesidad de efectuar caleulos con estos numeros, Hace algin tiempo se hacia por madio de circuitos especiales multiplicadores y divisores, bastante complejos y costosos (especialmente para numeros con muchos bit). Hoy esta operacién es desarrollada rormaimente por los mictoprocesadores, que a menudo incluyen también un circuit especializado (especialmente para numeros no enteros), el “oprocesador matematic Un microprocesador puede efectuar multplicaciones y divisiones ‘mediante software (programa) y/o hardware (circuitos).Salidas Los diodos luminosos se utilizan a menudo p: Un LED (Light Emitting Diode: diodo emisor de luz) 28 un tipo especial de diodo, que se ilumina cuando 8 atravesade por la corriente, Eléctricamente, la principal diferencia con respecto, ‘a un dicda normal consiste en la caida de tension mas slevada: 2 V mas 0 menos (depende del tipo) en lugar de 0.65 V. My Gracias al consumo relativamente bajo y a su larga duracién, los LED se prestan espacialmente a ser utlizados en lugar de las bombilla guia TAL Por ejemplo, en el panel frontal de los ordenadores personales hay un LED (generaimente rojo) que Indica cuando el disco duro esté en funcionamiento. Utlizado de este modo, un LED representa un solo bit de informacion: sino, encendido/apagado, verda- derotalso. Los LED se suelon utilizar como indioadores digitales de dos ‘estades (por ejemplo, encendida/apagad). Sino se pretende mucha luminosidad, la corriente pedida por un LED puede obtenerse directamente de la salida de un integrade digital, como se ve en la figura. La resistencia tiene el objetivo de limitarla corriente a un valor acapiable, en 61 ejemplo: 3 V / 680 2 = 4,4 mA aproximadamente (hemos restado los 2 V de caida sobre el LED de 5 V de alimentacién) Enel primer caso el LED se enciende cuando el nivel es L (0), en el segundo cuando es H (1); observernos que el segundo circuito no funciona con los TTL, que pueden solamente ‘aspirar® corriente hacia masa. Control directo de un LED de la salida de un integrado eigital, con una resistencia de limitacion de la comiente. 73 DIGITAL en LED 1a Visualizar el estado de una sefial digital Al principio los LED eran de lue toja, ahora exisien de muchos colores y son hab tuales también los de luz infrarroja, no visible Un tipico LED, el terminal més largo es el anodo do! dlodo. Podemos por tanto considerarla una interlaz de Salida elemental, es decir, una conexién entra la sefal digital (en el cable) y el observador humano. Corriente | p= 680 81 Orenye (TTL y CMOS) 800 > f Origen (sdta CMOS}DIGITAL Un display de 7 segmentos es un contenedor rectangu: lar en et que se han montado siete dicdos luminosos ‘oportunamente dispuestos (mas un posible punto deci- mal]. Como se ve en la figura, ¢s posible encander los LED de modo que se representen las cifras decima- Jes de un modo claramente legible; la cifra 8 utliza todos los segmentos. Los display de 7 segmentos se utiizan en un gran numero de dispositvos, por ejemplo en los relojes digitales de pulsera (aunque en este casono emplean LED sino cristales liquidos). CEs Normaimente las cifras numéricas que se visualizan ‘estan en cédigo binario, en forma de cuatro bit repre- seniados por otros tantos cables, como se ha desciito en la leccién 7 y se informa en ia tabla. Es necesario por tanto un circuito en \égica combi- natoria que, para cada una de las diez combinaciones (correspondientes a las cifras ce 0 a 9), enciende los segmentos adecuados. El dircuito deberd tener cuatro entradas, correspon- Gentes a los bit del dato digital, y siete salldas, cada una de las cuales controla un determinado segmenio. ‘Se puede realizar con puertas légicas, pero es mas Normalmente interesa que los LED sean muy lumino- ‘808: la corriente normal de salida de una puerta légica no es sufciente. Los descodificadores de 7 segmentos, como cualquier ‘tro dispositive destinado a controlar LED, incluyen un ‘river (ver leccion 10) para cada salida, capaz de pro- porcionar una corriente relativamente elavada. Si los siete LED tienen el cétodo en comuin, debera proporcionar corriente del positive (origen); en ef caso Contratio del nodo en comin deberd “aspirarla" hacia masa (drengje). 74 Display de 7 seqmentos Encendiendo siete LED en la adecuada combinacion, se pueden representar cifras numéricas Cies4S6189 ‘Cémo encender fos LED de un display de 7 segmentos de modo ‘que se representen las cifras de Oa 9. cémodo utilizar lun descoditicador de 7 segmentos ya fabricado, en forma de inte- grado digital. Descoditcador de binario a 7 segmentos; incluye un diver para LED en cade salle.Binario, BCD, hexalfétimal Un mismo grupo de cables puede tener distintos signifftados Para una cltra decimal se necesitan cuatro bit, aunque algunas posioles combina- clones (las que van despues de 1001, correspondiente al 9) no se utilizen, Con varias cifras las cosas se complican: si se desea representar el numero 27, podrems utiizer su correspondiente binario 11011, pero esto plentea un problema Tenemos cinco bit que representan dos cifras decimales: no podemos utilizar un Sencillo descodificador para display do 7 segmenios. El nero binaro, en realidad, representa el mismo valor que nuestro 27 decimal, pero no es visible la divisién en cifras. Coe ‘A menudo conviene representar un valor decimal cifra por cifra, utilizando un numero de 4 bit para cada una de elles. La figura muestra, por ejemplo, como se puede codificar ol decimal 27: cuatro bit reprosentan la cifra *2" y otros cuatro la cifra "7"; esta técnica so llama BCD (Binary Coded Decimal: decimal codifi- cado en binario). Es menos eficaz que el binario puro: por ejemplo, en 8 bit estin solamente los nuimeros hasta el $9 en lugar de hasta el 255; sin embargo es cémoda para manipular cifras deci- £1 cédigo BCD representa en cédigo binario cada cifra decimal, males. ‘por soparado, CEE aa Para no utlizer las combinaciones de 4 bit no emplea- Algunos descoditicadores para display de 7 segmen- das por las cifras decimalas, es posible asignarles otros tos pueden mostrar ademas las letras del codigo simbolos, por ejemplo las letras a, b, 0, 6, 6, f hexadecimal, aunque en una forma no demasiado ele- gante, como muestra la figura, Aold EF Ello permite, entre otras casas, representar cada grupo de 4 bit como una cifra 0 una letra, facilitando su lectura: el sistema se utiiza mucho con los micropro- Las letras del ebdgo hexadecimal remesentads en un display de cesadores, como veremos. 7 segmentos; By D tenen que ser obiigatoriamente minusculas,