CMOS áramkörök: Complementary MOS  n és ptípusú növekményes tranz – ok, manapság

egyeduralkodó logikai áramkörökben. Előnyök: A logikai szintek tiszták, U(H) = U(DD), U(L) = 0 V.
A statikus áramfelvétel: 0. Gyors működés. Tápfesz. Érzéketlen CMOS inverter: Egy n és egy p
típusú növekményes tranz – ból áll. Működése: aktív terhelésű inverter, a 2 tranz – tort egyszerre
vezéreljük. Ha U(in) = U(DD), akkor az n tranz-rra U(GS) = U(DD), tehát a tranz. vezet a p tranz-
rra U(GS) = U(DD) – U(in) = 0 V, tehát teljesen lezárt állapotban van. Mint egy 2 állású kapcsoló,
ami a tápot illetve a földet kapcsolgatja a bemenetekre. A technológia bonyolultabb: az egyik tranz-nak külön
zsebet kell kialakítani, általában az n vezetésesnek, mevel a zseb diffúziója rontja a töltéshordozók
mozgékonyságát. A CMOS inverter transzfer karakterisztikái: 2 alapeset, a tápfeszültségtől és a 2 tranz
küszöbfesz-étől függően. 1. Kis tápfesz: U(DD) < V(Tn) + V(Tp) egyszerre csak az egyik tranz vezet. A
karakterisztika: U(out) = U(dd), ha U(in) < U(dd) - VTp), = határozatlan, ha V(Tn) < U(in) < U(dd) - V(Tp),
= 0, ha U(in) > V(Tn). 2. Nagyobb tápfesz: V(dd) > V(Tn) + (V(Tp) a karakterisztika szerkesztése: …
Számítás: ha U(in) = U(k) komparálási fesz, a két tranz árama megegyezik: K(n) * (Uk – V(Tn))² = K(p) *
(U(DD) – U(k) - V(Tp))² , U(k) = (U(DD) - V(Tp) + V(Tn) * gyök(K(n) / K(p))) / (1 + gyök(K(n) /
K(p)).. A komparálási fesz. Függ a két tranz áramállandójának arányától. Ha a komparálási fesz – et a tápfesz
felére szeretnék beállítani, és V(Tn) = V(Tp), akkor K(n) = K(p) – t kell beállítani. Azaz (W / L)(p) = 2 … 2.5 *
(W / L)(n), mivel a lyukak mozgékonysága kb. 2, 2.5 x kisebb. Speciális esetekben a komparálási fesz – et a W / L
arányokkal másképp is be lehet állítani. A transzfer karakterisztika középső szakasza nagyon meredek, ez a CMOS
inverter jellegzetes előnye. A kapcsolási idők számítása: Ha a 2 tranz. komplementer karakterisztikájú, a
kapcsolási idők fel és lefutásnál is egyformák lesznek. Pl. 1 – 0 átmenetre: HA Ic – re K(U(DD) V(T))² becslést
tesszük, akkor t(L) = (C(L)(U(DD) V(LM)) / K(U(DD) V(T))². A kapcsolási idő csökenthető a tápfesz vagy a W /
L arány nővelésével. PÉLDA: C(L) = 0.04pF, K0 = 20A / V²; V(dd) = 5v; V(T) = 1 v; U(LM) = 1 V; W / L = 2.
(K = K0 * W/L).  t(L) = (40E 15*4) / (2E 5*16) = 0.5ns. Fogyasztás: Statikus fogy. Nincs, a kapu statikus
állapotában áram nem folyik. A működés közbeni, dinamikus fogyasztás két részből áll: 1. Egymásba vezetés: A
bemenő jel felfutásának egy szakaszában mindkét tranz. egyszerre vezet, ha V(Tn) < U(in) < U(DD) – V(Tp). Az
átkapcsoláskor fellépő max. áram (ismét egyforma tranz-okat feltételezve): I(max) = K U (DD) / 2V(T)², az
átfolyó töltés: Q = bt(UD) I(max), ahol t(UD) az az idő, amíg áram folyik, b egy konstans, ami az átkapcsoló jel
alakjától függ: b kb= 0.1 … 0.2. P = f∆QU(DD) = fU(DD)bt(UD)K(U(DD) / 2 – VT))². Azaz az
egymásbavezetésből adódó fogyasztás a tápfesz. 3. Hatványával és a frekv-val arányos P  fU(DD)(3) 2.
Töltéspumpálás. Egymás után következő jelváltásokkor a kimeneten lévő CL terhelést 1 – re váltáskor a p
tranzisztoron keresztül tápfesz-re töltjük, majd 0 – ra váltáskor az n tranz – on keresztül kisütjük. Azaz töltést
pumpálunk a tápból a tápból a föld felé. ∆Q(L) = C(L) * U(DD), P(cp) = f * C(L) * U(DD)². A töltéspumpálás
egyenesen arányos a frekvenciával és a tápfesz. Négyzetével. A teljes fogyasztás a 2 összege, egyenesen arányos a
frekv-val és a tápfesz 2. – 3. Hatványával. CMOS inverter layoutja: Az n vezetékes tranz – nak egy gyenge p
adalékolású diffúziós zsebet alakítanak ki. Ezt egy erős p+ adalékolású keret fogja körül, ami a földvezetékre
kapcsolódik. Az n+ adalékolású source ill. drain területek felett fut a poliSi gate. A p vezetéses tranz – t hasonló n+
keret fogja körül, ami a tápfesz – re csatlakozik. A p+ adalékolású aktív zónán ugyanaz a poliSi gate fut keresztül,
így a bemenet mindkét gate – re rákapcsolódik. CMOS kapuk: A CMOS inverterben mindkét tranz-t vezéreljük.
A kapuk esetében egy „felső” ill. „alsó” hálózat fog megjelenni, mindkét hálózat annyi kapuból áll, ahány
bemenete van a fgv-nek. Azon bemeneti kombinációknál, ahol a fgv értéke 0, az alsó hálózat rövidzár a kimenet és
a föld között, míg a felső hálózatnak szakadás a kimenet és a táp között. Ha a fgv értéke 1, akkor az alsó hálózat
szakadás, a felső hálózat rövidzár. NOR kapu: Az alsó hálózat két párh-an kötött tranz-ből áll. Ha A vagy B
magas, valamelyik alsó tranz. vezet, a felső hálózatban viszont zár, így a kimenet 0. Ha mindkét bemenet 0, akkor
a két alsó tranz. zár, a két felső nyit, a kimenet1. NAND kapu: A helyzet pont fordított. CMOS-nál nem hátrány a
NAND a NOR-ral szemben. Egy n bemenetű CMOS kapuhoz 2n db tranz-ra van szükség. (passzív terhelésűnél
csak n+1) CMOS komplex kapuk: Ugyanazon levek alapján, tervezhető, mint az nMOS komplex kapu. Viszont
a felső hálózat egymás un. Duális hálózata. Leegyszerűsítve: 2 sorba kötött tranzisztornak a másik hálózatban két
párhuzamosan kötött tranzisztor kell, hogy megfeleljen. Transzfer kapu: MOS áramkörökben alkalmazott
különleges eszköz. A jelfolyamba „vízszintesen” behelyezve egy tranz-t, annak gate-jét vezérelve a jeláramlást
engedélyezhetjük, vagy megszakíthatjuk. NMOS esetén a tranz. a jel fesz-ét kb. V(T) – vel csökkenti. Ha az „A”
ponton U(DD) jelszint van, a „B” ponton U(DD) – V(T) jelenik meg. A logikai 1 tartományt tehát kell
meghatározni, hogy ez még „beleférjen”. (U(Hm) < U(DD) – V(T)). CMOS kivitelben egy n és egy p típusú tranz-
t kapcsolnak össze, így a jel teljes mértékben ávitelre kerül.