Lab5-Analog IC design, bộ môn Điện Tử; khoa Đ-ĐT; trường ĐH Bách Khoa-ĐHQG TP.

HCM
 

Lab 5: Design of Single‐Stage OpAmp

I.Giới thiệu:

Bài này giới thiệu cách thiết kế một mạch rất quan trọng và phổ biến trong thiết kế mạch
tương tự, mạch Opamp đơn tầng.

Bài này bao gồm 2 phần: Phần đầu đưa ra cách tính toán thiết kế Opamp. Phần thứ 2 thực
hiện mô phỏng kiểm tra thiết kế trên Ltspice

Mô hình mạch cần thiết kế :

II.Lý Thuyết:

Lecturer: TS.Hoàng Trang, TA: Phạm Xuân Hoàng

hoangtrang@hcmut.edu.vn; mr.hoangtrang@gmail.com Page 1
 
 Lab5-Analog IC design, bộ môn Điện Tử; khoa Đ-ĐT; trường ĐH Bách Khoa-ĐHQG TP.HCM
 
1.Slew Rate :
Slew Rate là tốc độ đáp ứng của opamp. Ví Dụ Slew Rate : 400mv/ns có nghĩa là thời
gian để opamp chuyển trạng thái từ 0v lên tới 400mv là 1ns

Với B là tỉ số kích thước của M5 và M4

Nếu ngõ ra được lái bởi tải thì SR được xác định :

2.Tail Current Mirror:

Dòng này gọi là dòng phân cực,. Phải Chọn dòng thỏa mãn yêu cầu thiết kế về tốc độ
đáp ứng của opamp. Ta tính được tỉ số của M13 và M14 dựa vào dòng cực D:

 &

3.Độ lợi băng thông đơn vị :

Là tần số tại điểm có độ lợi bằng 0dB

Xác định dựa vào

=
.

=>

4.Mức dao động ngõ ra :

Mức dao động ngõ ra bị giới hạn bởi điện áp ngưỡng của Transitor.
Lecturer: TS.Hoàng Trang, TA: Phạm Xuân Hoàng
hoangtrang@hcmut.edu.vn; mr.hoangtrang@gmail.com Page 2
 
 Lab5-Analog IC design, bộ môn Điện Tử; khoa Đ-ĐT; trường ĐH Bách Khoa-ĐHQG TP.HCM
 
,

Tùy theo yêu cầu thiết kế, Chọn giá trị điện áp ngưỡng cho M8,9, Từ đây ta có thể
tìm được kích thướccuủa M8,9 theo :

2 ,


,

Hoàn toàn tương tự đối với Cặp PMOS M5,10, Ta cũng tính được kích thước


,

5.Điện áp phân cực :

, ,

6.Độ lợi vòng hở :

Tính toán độ lợi vòng hở dựa trên điện trở ngõ ra.

|| )

7. Phase Margin :

Dựa vào công thức tính dựa vào độ lợi băng thông đơn vị và phase margin

=
.

II. Thiết kế :

Lecturer: TS.Hoàng Trang, TA: Phạm Xuân Hoàng

hoangtrang@hcmut.edu.vn; mr.hoangtrang@gmail.com Page 3
 
 Lab5-Analog IC design, bộ môn Điện Tử; khoa Đ-ĐT; trường ĐH Bách Khoa-ĐHQG TP.HCM
 
Dựa vào các công thức đã đưa ra ở phần lý thuyết, Ta thiết kế 1 opamp đơn cực 2 tầng
với các yêu cầu thiết kế như sau :

Yêu cầu Thiết kế :

Độ lợi vòng hở : 10

Phase margin : 90

Tụ tải : Tự chọn

Dao động ngõ ra : 4.5V

Tốc độ đáp ứng : 20mV/ns

Độ lợi băng thông : >500kHZ

Không cần tạo các mạch phân cực

Thiết kế :

Lecturer: TS.Hoàng Trang, TA: Phạm Xuân Hoàng

hoangtrang@hcmut.edu.vn; mr.hoangtrang@gmail.com Page 4
 
 Lab5-Analog IC design, bộ môn Điện Tử; khoa Đ-ĐT; trường ĐH Bách Khoa-ĐHQG TP.HCM
 
M1 M2 M3 M31 M4 M41 M5 M51
2.5u/100n 2.5u/100n 5u/100n 5u/100n 5u/100n 5u/100n 2.5u/100n 2.5u/100n
M6B ,
5u/100n 1p 500mV 5V

Phase margin : 88

23

Unity Gain Banwidth : 570Khz

Slew Rate : 20mv/ns

Lecturer: TS.Hoàng Trang, TA: Phạm Xuân Hoàng

hoangtrang@hcmut.edu.vn; mr.hoangtrang@gmail.com Page 5