EET SISTEMES ELECTRÒNICS

U PC
DEE Examen Parcial (matí). Problema 2 04/04/2014
NOM: COGNOMS:

És obligatori entregar aquest full al sortir de l’examen.

Aquest full inclou el full de respostes: respondre només en aquest full.
L’ús de calculadores, apunts i mòbils està prohibit. Temps: 55min. 3.5punts.

Se’ns encarrega el disseny d’una ruleta electrònica que haurà de comptar de 0 a 36. La ruleta canviarà
cada cop que es premi el polsador, etiquetat comptar tal i com mostra la Figura 1. Quan es deixi de
prémer, es visualitzarà el seu estat mitjançant un total de tres displays de 7 segments: dos pel número i un
tercer per indicar si es tracte d’un nombre parell ( P) o senar (S). Així, la Taula I detalla un resum de la
seqüència d’estats. El sistema disposarà d’un polsador de posta a zero que portarà el sistema
asíncronament al primer estat.
número
Estat Número / Parell o Senar
parell/senar
Primer

Segon
bus 2
Tercer
74LS47 74LS47 bus 4
Quart bus 1
bus 3
DEC
... ... Unitat 2 Unitat 1
Últim 393

Taula I. Porció de la seqüència d’estats

comptar posta a zero
Figura 1. Esquema de blocs de la ruleta electrònica

Es demana dissenyar el blocs corresponents al comptador i al descodificador (etiquetats com a 393 i DEC
respectivament en la Figura 1).
El disseny del comptador, s’ha de realitzar
amb l’ús del CI 393 l’esquema del qual
s’indica en la Figura 2. Es podran utilitzar
també tot tipus de portes lògiques. Es
disposa d’un senyal de rellotge de
10(kHz) i d’una alimentació de +5(V).
Pel disseny del descodificador, s’ha de
considerar que el display 7 segments
s’activa per estat baix: és a dir els
segments resten apagats quan hi ha 5(V). Figura 2. Pinout del CI 393 i esquema d’una de les dues unitats

Amb el polsador comptar premut, quant de temps dura un estat?

Amb el polsador comptar premut, quant de temps es triga en repetir d’estat ?
Si el polsador comptar es premut durant mig segon, per quants estats haurà passat la ruleta?
Nombre de bits del bus 1: (veure Figura 1) Nombre de bits del bus 2:
Nombre de bits del bus 3: Nombre de bits del bus 4:
Disseny del comptador basat en el CI 393: esquema complet amb polsadors de comptar i posta a zero
Disseny del descodificador (DEC): expressió algebraica de la funció que detecti la paritat del número.
Detallar les entrades i sortides i traçar l’esquema complet.