PARAMETRO | 40008 | 74HC | 74HCT | 74AC Ta) Tamax (UA) d 1 1 1 Tiumax (UA) 1 1 1 1 ; loumax (mA) 0.4 4 4 24 24 Toumax (mA) 04 4 4 24 24 Vann (Volt) | 3.5 | 3.5 | 20 | 35 | 20 Vumax(Volt) | 15 | 10 | 08 | 15 | 08 Voumm (Volt) | 4.95 | 49 | 49 | 49 | 49 Voumax (Volt) | 0.05 | 0.1 | 0.1 | 01 | O14 COMPATIBLE con TTLA CALCULAR La wmuvidl A RvIDO EM EL S16. CIRCUITO Ce pane Voce i imag F4HNC FAC Muu = Vermax (AQ) -Vermay(ue) = 45-012 14V [ee + ore)g000 I Myy = Voumiv (He) -Vewriu (AC) = 469° 35214 % 2. EN El CIRCUITO ANTERIOR CALCOLAR El FAN OUT aa em uy 4+ Tomax (He) Gna. 4000 Tome kya FAN 0vT= 4000 Cy Ty Som EXTREMADAMEUTE Actos 7 Fy = Loum (He) - 24min, 24000 WS-seak tach Co hat El FAN OUT Pata CaS SE APROX, De O7TKA FormaFANOUT EN CMOS Propagation Delay Time vs. Load Capacitance 180 Tqa-2 | Yop =3¥ SEE AC TEST~| CEPR YEEE circurr Cy = SOpF ty ~ PROPAGATION DELAY TIME (as) * favour = 22. -5 0 2 Go) 100 180 lope 70 © ~LOAO CAPACITANCE (oF) EvEMPLo: Sabiendo que Ci= 40pF y Vpp = 5 volt. En la curva, si deseamos obtener como maximo un retardo de propagacion de 50 nseg, fentonces encontramos que CL= S0pf. Por tanto: S0pf = nx 10pF De donde: n= § Por tanto, si deseamos tener un retardo ‘maximo de 80 nseg., debemos colocar como maximo § puertas logicas como carga.VDD = 2 5.5 (74HC, 74VHC) VOD =4.5 a 5.5v( 74HCT, 7AVHCT) Disp dinmics de ence Pp = (C+ Ceo) Vio Ff | | cowie Disipacidn de enerpia total (mW) f= lookin, Ceo eS capacitancia del dispositive C. ¢s la capacitaneia de la carga Ena abla se supone que C= 0 Producto velocied-eneria (J) f= 100KHe AND de dos entradas 74x00 te ohn ecodificador de 328744138 EF ‘f= 100kHe f= 1 Mie = OMePueRTAS DE TAANSM SiON CANAL N- Cauar P ol ¢ L Yoo 4 1 he veo 0 -Vr Yoo, LL pew sy TE sv_TT" oL Pas én re aeattas +, I He LM mr Ju" ~o-on ~oannB F: A6+as (XOR) SSSOe Eal ESTE Caso SOLO UTILIZAMOs 8 MOSFET, EN UN DISeNo Conven, Ciowal SON LB MOsFE a—t i ¢ MUX a: FCA CBAF $000 oro: r ality 1 + oO a