Scribd Logo
Upload

Welcome to Scribd!

  • Capítulo 02 PDF

    Uploaded by

    Rafael Ishida
    8 views44 pages

    Original Title

    Capítulo 02.pdf

    Copyright

    © © All Rights Reserved

    Available Formats

    PDF or read online from Scribd

    Did you find this document useful?

    Is this content inappropriate?

    Report this Document

    Copyright:

    © All Rights Reserved
    Download as PDF or read online from Scribd
    Flag for inappropriate content
    8 views44 pages

    Capítulo 02 PDF

    Uploaded by

    Rafael Ishida

    Copyright:

    © All Rights Reserved
    Download as PDF or read online from Scribd
    Flag for inappropriate content
    of 44
    CAPITULO Aplicacgées do Diodo 2.1 INTRODUCAO A construgio, as caracteristicas € 0s modelos de diodos semicondutores foram introduzidos no Cap. 1. O objetivo inici- al deste capitulo € desenvolver conhecimento suficiente do fun- cionamento do diodo em vérias configuragoes, utilizando mode- Jos apropriados para cada tipo de aplicagdo. Ao final do capitu- lo, o padrio fundamental de comportamento de diodos em cir- cuitos de e ac deve estar perfeitamente compreendido. Os con- ceitos aprendidos neste capitulo terio importincia significativa nos capitulos seguintes. Por exemplo, diodos sao freqientemen- te empregados na descrigio da fabricagdo de transistores ¢ na andlise, nos dominios de e ac, de circuitos que empregam tran- sistores. ‘0 contetido deste capitulo iré revelar um lado interessante € muito positivo do estudo de reas como dispositivos e sistemas cletrénicos —uma vez entendido o comportamento basico de um dispositivo, sua fungdo e resposta podem ser determinadas para uma variedade infinita de configuragdes. A faixa de aplicagdo nio tem limites, ainda que as caracteristicas e modelos permanegam (0s mesmos. A anilise desenvolvida serd desde a que emprega a caracteristica real do diodo até a que utiliza modelos aproxima- dos quase que exclusivamente. Toma-se importante que 0 papel © a resposta de varios elementos em um sistema eletrOnico se- jam entendidos sem que se tenha que recorrer continuamente & procedimentos mateméticos extensos. Isto € realizado pelo pro- cesso de aproximagao, o qual pode exigir muita habilidade. Embora os resultados obtidos utilizando as caracteristicas reais possam ser um pouco diferentes daqueles obtidos pela utiliza- 80 de varias aproximacées, tenha em mente que as préprias caracteristicas fomnecidas por uma folha de especiticagdes podem ser ligeiramente diversas das caracteristicas do dispositivo na prética. Em outras palavras, as caracteristicas de um diodo semicondutor IN4001 podem variar de um elemento para outro ‘em um mesmo lote. A variago pode ser pequena, mas ser qua- se sempre suficiente para validar a aproximagio empregada na andlise. Considere também 0s outros elementos do circuito: 0 resistor com valor nominal de 100.0 é exatamente de 100.02 A tensao aplicada é exatamente de 10 V, ou talvez de 10,08 V? ‘Todas estas tolerncias contribuem para a crenga geral de que uma resposta determinada por meio de um conjunto apropriado de aproximagdes pode normalmente ser “tio precisa” quanto aque- St me Ja que emprega todas as caracteristicas. Neste livro, a énfase € direcionada ao desenvolvimento de um conhecimento suficien- te de um dispositivo, através do uso de aproximagées apropria~ das, evitando, assim, um nivel desnecessério de complexidade ‘matemiética, Detalhes suficientes serio normalmente fornecidos, entretanto, para permitirem uma andlise matemaética detalhada, se desejada, 2.2 ANALISE POR RETA DE CARGA ‘A carga aplicada tera normalmente um impacto importante no pponto ou regio de operacio de um dispositivo. Se a andlise for feita de maneira gréfica, uma reta poder ser desenhada sobre a ‘curva caracteristica do dispositivo, representando a carga apli- cada, A intersegio da reta de carga com a curva caracteristica determinara o ponto de operagao do sistema. Tal andlise é cha- mada, por motivos Sbvios, andlise por reta de carga, Embora a maioria dos circuitos com diodos analisados neste capitulo nlio empregue a abordagem da reta de carga, a técnica é freqile mente utilizada nos capitulos subseqllentes, e esta introdugao presenta a aplicaco mais simples do método. Permite ainda uma validagao da técnica aproximada, descrita ao longo de todo restante deste capitulo. Considere 0 circuito da Fig. 2.1a, empregando um diodo que tem as caracteristicas da Fig. 2.1b. Nesta Fig. 2.1, note que a “pressio” estabelecida pela bateria tenta forgar uma corrente atra~ vvés do circuito no sentido horério. O fato de esta corrente ¢ 0 sentido de condugao do diodo estarem “casados” revela que © diodo esta no estado “ligado” ¢ a condugao foi estabelecida, A polaridade resultante através do diodo sera como mostrada ¢ © primeiro quadrante (V, € J, positivo) da Fig. 2.1b serd a regitio de interesse para polatizacao direta. ‘Aplicando a lei das tenses de Kirchhoff no circuito em série da Fig. 2.1, resulta em E-Vp~Ve=0 I ow + lok an As duas varidveis da Eq, (2.1) (V, ¢ Z,) siio as mesmas re~ presentadas pelos eixos coordenados da Fig. 2.1b, que mostra ceo by >t BPE yet + + a RIV @ Joma) ° Vo) © Fig, 2.1 Configuragio série do dodo: (a circuit; (b) curva carutristica. ‘a curva caracteristica do diodo. Esta semelhanga permite tra- ‘gar graficamente a Eq, (2.1) sobre a curva caracteristica da Fig, 2.1b. AS intersegGes da reta de carga com a curva caracteristica do 4diodo podem ser facilmente determinadas empregando-se 0 fato ‘de que, em qualquer ponto do eixo horizontal, /, = 0 Ae de que, ‘em qualquer ponto do eixo vertical, V, = 0 V. Se atribuirmos V,, = 0 V na Eq, (2.1) € solucioné-la para I, temos o valor de /, no eixo vertical. Portanto, como V, = OV. a Bq, (2.1) torma-se am 0 Aplicacses do Diodo 37. E=Vo +R =0V+ bk Z) : Io* Rluyeov oo como mostrado na Fig. 2.2. Se arribuirmos 1, = 0.A na Eq, 2.1), ¢ solucioné-la para V,, temos 0 valor de V, no eixo horizontal Portanto, com /, = 0A, A Eq, (21) toma-se como mostrado E=Vp+IoR Vp + (0 AR 23) na Fig. 2.2. Uma linha reta tragada entre os dois pontos definiré areta de carga, desenhada na Fig. 2.2. Modifique o valor de R (a carga) e a intersegdo com 0 exo vertical modificar-se-&. O re~ sultado ser uma mudanga na inclinagao da reta de carga e um ponto de interseco diferente entre a reta de carga e a curva ca- racteristica do dispositivo. “Temos agora uma reta de carga definida pelo sistema e uma curva caracteristica definida pelo dispositivo. O ponto de inter- seciio entre as duas curvas representa o ponto de operacdo para este circuito, Desenhando simplesmente uma linha vertical até 0 eixo horizontal, a tensio do diodo Vp, pode ser determinada, cenquanto que uma linha horizontal do ponto de intersegao até o cixo vertical fomecerd o valor de Ip. A corrente I, é, na verda- de, a corrente que circula em toda a configuracao série na Fig. 2.1a. O ponto de operagio & normalmente chamado ponto quiescente (abreviado “pt Q”) para refletir suas qualidades de “imobilidade, inércia”, assim definidas para um circuito dc. A solugdo obtida pela intersecdo das duas curvas é a mesma {que seria obtida por uma solugio matemitica simultanea das Eas. Q.1)e (1.4) [1, = fet" = 1], Uma vez que acurva para um iodo possui caracteristicas ndo-lineares, a matemética envolvi- dda exigiria a utilizagao de téenicas nio-lineares que estao além dda necessidade e alcance deste livro. A andlise por reta de carga descrita acima fornece uma solugo com um minimo de esforgo ¢ prové uma descrigio “pictorial” do motivo pelo qual os valo- res da solugio para V,, € Ip, foram obtidos. Os préximos dois exemplos demonstrardo técnieas introduzidas acima e revelario 2 facilidade relativa com a qual a reta de carga pode ser determi- nada utilizando as Eqs. (2.2) e (2.3) e Yo= Elon Bama earners (Gps) Reta de carga (creito) Yo Fig, 2.2 Desenhando a reta de carga e determinando o ponte de opera, 38 Dispositivos EletrOnicos e Teoria de Circuitos + wm = =e to + RQ1ED Vy YW) ® Fig. 23 (a Circuito: EXEMPLO 2.1 ara a configuragio série do diodo da Fig. 2.3a, e empregando as caracteristicas do diodo da Fig. 2.3b, determine: (@ Va, © In, OV. Solucao 10V ©) By 2.2): dp Riv-ov 1k Eq. 2.3): Vp = Bly-na = 10V ‘A reta de carga resultante aparece na Fig. 2.4. A intersegao entre areta de carga e a curva caracteristica define 0 ponto Q como Ip, = 9,25mA valor de V, € certamente uma estimativa, ¢ a preciso de 1, & limitada pela escala escolhida, Maior preciso exigiria um dia ‘grama muito maior e seria, provavelmente, impraticével. (9,25 mA)(T KO) = 9,25 V 0 V— 0,78 V= 9,22 V J ) caractristicas. A diferenga nos resultados é devida a preciso com a qual o gré- fico pode ser lido. Idealmente, os resultados obtidos em ambos (0s métodos deveria ser os mesmos. EXEMPLO 2.2 Repita a andlise do Exemplo 2.1 com R = 2 k0. Solucio ov a 2): Ip = Se = Sms Ora Riv-ov 2KO Eq. (2.3): Vo = Ely,-oa = 10V Avreta de carga resultante aparece na Fig. 2.5. Note que, quanto ‘maior o valor da carga, menor € a inclinagdo da reta e menor a corrente do diodo. O ponto @ resultante € definido por Vp, = 0,7 V Jo, = 456 mA. 4,6 mA)(2 KA) = 9.2 V 1WV-07V=93V (b) Ve com Ve Ink tye Hw Fig. 2.4 Solugio para o Exemplo 21. 2 So7v Aplicagdes do Diodo 39) Fig. 25 Solugo do Exemplo 22. A diferenga nos valores é novamente devida & preciso com que © grafico pode ser lido. Certamente, entretanto, os resultados fornecem um valor esperado para a tensio V,. Como visto nos exemplos acima, a reta de carga é determinada unicamente pela configuracio empregada, enquanto que a curva caracteristica é definida pelo dispositivo escolhido. Se adotarmos agora 0 modelo aproximado para o diodo e nao alterarmos a confi- ‘guragao do sistema, a neta de carga serd exatamente a mesma obti- dda nos exemplos acima, Na realidade, os préximos dois exemplos repetem a andlise dos Exemplos 2.1 e 2.2, utilizando 0 modelo aproximado, permitindo, assim, uma comparacao dos resultados. EXEMPLO 2.3 Repita Exemplo 2.1, utilizando 0 modelo equivalente aprox mado para 0 diodo semicondutor de silicio. Solugao 2.6 com as mesmas inter~ segdes definidas no Exemplo 2.1. A curva caracteristica do cir- ccuito equivalente aproximado para o diodo também foi tragada no mesmo grafico. O ponto Q resultante: orgs 2s Sgt OTV Voy Ing 25 mA, (0s resultados obtidos no Exemplo 2.3 sdo extremamente inte- ressantes. O valorde Zp, € exatamente 0 mesmo obtido no Exem- plo 2.1, utlizando uma curva caracteristica muito mais ficil de desenhar do que a da Fig. 2.4. O valor de V, = 0,7 V € bastante diferente de 0,78 V do Exemplo 2.1; entretanto, se compararmos As outrastensdes do circuito, slo certamente valores aproximados.. EXEMPLO 2.4 Repita o Exemplo 2.2, utilizando 0 modelo equivalente aproxi- ‘mado para o diodo semicondutor de silicio. Solugao ‘Arreta de carga é redesenhada na Fig. 2.7 com as mesmas inter- segées definidas no Exemplo 2.2. A curva caracteristica do cir- cuito equivalente aproximado para 0 diodo também foi tragada no mesmo grfico. O ponto Q resultante: Voy = 0.7V Ip, = 4,6 mA, 56 7 8 9 10 ta Fig. 246 Solugo do Exemplo 21, utlizando 0 modelo aproximado do diode 40 Dispositivos Eletronicos e Teoria de Circuitos In (ma) No Exemplo 24, 0s resultados obtidos tanto para Vp, como para Tq, 0 igus aos obtidos uilizando-se as caractersticas Complcias no Exemplo 2.2. Os exemplos acima demonstraram que os niveis de corrente ¢ tensao obtidos utilizando-se o mode- To apronimado foram bem proximos dos resultados encontrados Para 0s casos em que foram empregadas as caracteristicas com- pletas Isto sugere e ser aplicad nas segdes a seguir, ue 0 uso {be aproximagdes apropriadas pode produzirsolugies que sio muito préximas & resposta real, sem se preocupar muito em re- produzir apropriadamente as caracteristicas e excolher uma es- Cala Suficientemente grande. No prximo exemplo iremos um passo adiante e substituiremos o modelo ideal. Os resultados Fevelarao as condigdes que devem ser satisfetas para se aplicar 6 modelo equivalente adequadamente. EXEMPLO 2.5 Repita o Exemplo 2.1, utilizando 0 modelo ideal do diodo. Solucao Como mostrado na Fig. 2.8, a reta de carga continua sendo a ‘mesma, entretanto a curva caracteristica do diodo ideal intercepta 227 Solugio do Exemplo 2.2, tlzande o modelo aproximado do dodo. agora a reta de carga no eixo vertical. O ponto Q é definido, por- tanto, por Vp,=0V In, = 10 mA 0s resultados geram desconfianga quanto & preciso, pois sio muito diferentes dos encontrados no Exemplo 2.1. Certamente eles fornecem alguma indicagio dos valores de tense corrente para se- rem esperados relativos aos outros valores de tenso do circuito, mas ‘esforgo adicional de simplesmente incluira queda de 0,7 V sugere que a abordagem empregada no Exemplo 2.3 € mais adequada. ‘A utilizagao do modelo ideal do diodo deve, portanto, ser servada aos casos em que a fungo de um diodo € mais impor- tante do que nfveis de tenslo que diferem em dezenas de volts, © ‘nos casos em que as tensdes aplicadas sto consideravelmente maiores do que a tensio de limiar V,. Nas proximas segoes, 0 modelo aproximado seré empregado exclusivamente, pois os niveis de tensio obtidos serdo sensiveis a variagSes proximas de V,. Nas segdes posteriores, o modelo ideal seré empregado mais amitide, uma vez que as tensdes aplicadas serdo freqiientemente ‘muito maiores que V,¢, além disso, os autores desejam assegu- rar que a fungio do diodo seja entendida clara e corretamente. HM Fg. 2.8 Solugio do Exempla 2, uilizando © modelo ideal do diodo. he 2.3. APROXIMACOES PARA O DIODO Na sego 2.2, revelamos que os resultados obtidos utitizando 0 ‘modelo equivalente aproximado eram bem préximos, se no iguais, 0s resultados encontrados utilizando todas as caracteristicas do dodo. Na verdade, se levarmos em conta todas as possfveis varia- {g0es devido a tolerdncias, temperatura, ¢ assim por diante, certa- mente poderiamos considerar uma solugdo “tao precisa” quanto a coutra, Uma vez que a utilizagao do modelo aproximado normal- mente resulta em uma redugdo de esforgo e tempo para se obter os resultados desejados, esta seréa abordagem empregada neste livro, ‘menos que se especifique o contrério, Relembre o seguinte: 0 propésito principal deste livro é desenvolver um conhe- cimento geral do comportamento, capacidades, e possiveis reas de aplicagdo de um dispositivo de tal maneira que Aplicagbes do Diodo 41 minimize a necessidade de extensos desenvolvimentos ‘mateméticos. O modelo equivalente completo introduzido no Cap. 1 nao foi empregado na andlise por reta de carga porque r,.€ tipicamente ‘muito menor do que os outros elementos em série do cicuito. Se o valor de ., for proximo aos valores dos outros elementos em série do circuito, o modelo equivalente completo pode ser apli- cado da maneira descrita na Seco 2.2. ‘Como preparo para as andlises que esto por vir, o Quadro 2.1, foi desenvolvido para recordar as caracterfsticas importantes, ‘modelos e condi¢des de aplicacao para 0s modelos ideale apro- ‘ximado do diodo. Embora o diodo de silicio seja utilizado quase que exclusivamente, devido sobretudo as suas earacteristicas de temperatura, 0 diodo de germanio € ainda utilizado, e portanto {nclufdo no Quadro 2.1. Assim como 0 diodo de si QUADRO 2.1 Modelo de Diodos Semicondutores Ideal ¢ Apresinee + ory => — a oN oay Silo 7 is (E>Vr Ror) 4w—3—- > 0 NeY -e+ + Mr = + Ip=0A- roa Germénio Pere itt J + a a aay rs To (E>VR> ra) tw -E+ +¥r = => ‘n=O Ip=0A ee » Model ideal (Sion Ge) t +ov = + Vprov = oe 7 i €>VpR >) —|-~—_iai—-_ > - SF Ve -E+ +r \ ary Tp=0 TEOA 42 Dispositivos Eletronicos ¢ Teoria de Circuits —r Si a — Ge @ © Fig. 29 (a) Notagdo do modelo aproximado;(b) notw0 do modelo ideal de germiinio é considerado um circuito aberto para tensdes abai- xo de V,, Este diodo entraré no estado “ligado” quando V, = V, 03. Nilo esquega de que 0,7 V e 0,3 V nos citcuitos equivalentes no so fontes independentes de energia. Estes valores de tensfio cxistem para simplesmente nos lembrar que hé um “prego a pa- gar”, quando se liga um diodo. Um diodo isolado em uma ban- cada de laboratério nfo indicara 0,7 V ou 0,3 V se um voltimetro for colocado entre 0s seus terminais. A queda de tensio no dio- do ocorrerd quando este estiver “ligado”, ¢ indica o nfvel de ten- tio minimo necessério para que a conducio seja estabelecida. ‘Nas proximas segdes, demonstraremos 0 impacto dos mode- Jos do Quadro 2.1 na analise de configuragdes de diodo. Nas si ‘wages em que o circuito equivalente aproximado for emprega~ do, 0 simbolo do diodo aparecer como mostrado na Fig. 2.94, para os diodos de silicio e germiinio. Se as condig&es sto tais que ‘© modelo ideal do diodo pode ser empregado, 0 simbolo do dio- do seré como mostrado na Fig. 2.9b. 2.4 CONFIGURACOES SERIE DE DIODOS COM ENTRADAS DC Nesta segdo, o modelo aproximado é utilizado para investigar configuragdes série de diodos com entradas de. O assunto esta~ belecers uma base na andlise do diodo, cuja abordagem ser fei ta nas segese capitulos seguintes. O procedimento descrito pode, na verdade, ser aplicado a circuitos com uma quantidade qual- quer de diodos e em virias configuragoes. Para cada configuragio, o estado de cada diodo deve seri cialmente determinado. Quais diodos esti “ligados” e quais esto “desligados”? Uma vez definidos, 0 equivalente apropriado que se estabeleceu na Segao 2.3 pode ser substitufdo, e os parime- tros restantes do circuito determinados. Em geral, wm diodo esté no estado “ligado” sea corrente estabelecida pelas fontes & tal que sua directo esté no ‘mesmo sentido que a seta do stmbolo do diodo, e V, = 0,7 V para o silicioe V, = 0,3 V para o germanio. Fig. 2.10 Configuragio sie do diodo, Fig. 2.11 Determinando o estado do diodo da Fig. 2.10. ara cada configuragfo, substitua mentalmente os diodos por elementos resistivos e note a diregdo resultante da corrente como sendo resultado das tenses aplicadas (“pressio”), Se a diregio resultante est no mesmo sentido que a seta do sfmbolo do dio- do, a condugao serd estabelecida através do diodo, ¢ 0 disposi vo esta no estado “ligado”, A descri¢ao acima depende, € obvio, de a fonte fornecer uma tensio maior do que a tensao do limiar (V,) de cada diodo, ‘Se um diodo esté no estado “ligado”, tanto se pode conside- rar uma queda de 0,7 V através do elemento, como. circuito pode ser redesenhado com o circuito equivalente mostrado no Quadro 2.1. Normalmente, a preferéneia serd incluir a queda de 0,7-V através de cada diodo “ligado”, e desenhar uma linha através de cada diodo no estado “destigado” ou aberto. Inicialmente, entre- tanto, o método de substituigao ser4 uilizado para assegurar que as tensdes apropriadas e os niveis de corrente estao determina- dos. (Ocircuito em série da Fig. 2.10, descrito com alguns detalhes na Segio 2.2, sera utilizado para demonstrar a abordagem des- crita nos pardgrafos acima. O estado do diodo € determinado primeiro substituindo-se mentalmente o diodo por um elemento resistivo, como mostrado na Fig. 2.11. A diregao resultante de 7 ‘esti “casada” com a seta do simbolo do diodo, e que E> V0 diodo est no estado “ligado”. O circuito &, portanto, redesenhado conforme Fig. 2.12, com 0 modelo equivalente apropriado para 0 diodo de silicio diretamente polarizado. Note que a polaridade de V, corresponderia & mesma polaridade se 0 diodo fosse um elemento resistivo. A tensio resultante e os valores de corrente so os seguintes: 4) Qs) 2.6) 2.12 Substtuindo pelo modelo equivalente 0 diodo “ligado” da Fig. 2.10 Aplicages do Diodo 43; iii i ! : *8, eee 213 lnvertendo © diodo da Fi iodo da Fig. 2.13 Na Fig. 2.13 0 diodo da Fig. 2.10 foi invertido. A substiui- «0 do diodo por um elemento resistivo, como mostrado na Fig. 2.14, revela que o sentido da corrente nao esté de acordo com 0 simbolo do diodo. O diode esté no estado “desligado”, resultan- do no circuito equivalente da Fig. 2.15. Como 0 circuito esta aberto, acortente do diodo €0 A, e a tensio através do resistor R E a seguinte: Ve =JaR = IpR = (0 AR = 0 0 fato de V, = 0'V faz com que se estabelega E volts através do circuito aberto, assim definido pela ei das tensdes de Kirchhoff. ‘Tena sempre em mente que, sob quaisquer circunstncias — de, ac, valores instantaneos, pulsos ete. —, a lei das tensdes de Kirchhoff deve ser satisfeita! EXEMPLO 2.6 ara a configuragiio série com diodo da Fig. 2.16, determine V,, Viel» a > == HN, + * Paey n32210 ¥ a Fig, 2:16 Circuito do Exemplo 2.6. Solucao ‘Uma vez que a tensio aplicada estabelece uma corrente no sen- tido horério, de acordo com a seta do simbolo do diodo, 0 diodo 4 no estado “ligado EXEMPLO 2.7, Repita o Exemplo 2,6 com o diodo invertido. Fig, 14 Determinando © estado do Fig. 2.18 Substituindo pelo modelo ‘equivalente 0 diodo “desligado” da Fig. 2.13 Solugao Removendo 0 diodo, descobrimos que o sentido de I € oposto & seta do simbolo do diodo, eo equivalente do diodo € circuito- aberto, nfo importando 0 modelo empregado. O resultado € 0 circuito da Fig. 2.17, onde J, = 0 A devido ao circuito-aberto. 5a tonta $y2 7 ee=on : $20.0 Fig, 2.17 Determinundo a ineépitas do Exemplo 27 que V, = 1,R, V, = (O)R = OV. A aplicagao da lei das tenses de Kirchhoff na matha produ, E-Vo-Vs Ve=E 8v Vo=E Em particular, note no Exemplo 2.7 que, apesar de alta ten- so aplicada ao diodo, ele esté no estado “desligado”. A corrente € nula, mas a tensio é significativa. Como revisdo, tenha em mente, nas andlises a seguir, o seguinte: 1, Um circuito aberto pode ter qualquer valor de tensio através de seus terminais, entretanto a corrente é sempre zero, 2. Um curto-circuito possui 0 V em seus terminais, e a corrente € limitada somente pelo circuito restante. No proximo exemplo, a notagio da Fig. 2.18 seré empregada para a tenso aplicada, Esta notacao é comumente utilizada ¢ 0 Ieitor deve tomnar-se bastante familiarizado com ela. Tal notagio € outros niveis de tensto definidos sero abordados mais tarde no Cap. 4. E=+10Vo i =-5V0 - +e I wv ae Fi 8 Nova de ate 44 Dispositives Eletronicos ¢ Teoria de Circuitos EXEMPLO 2.8 Para a configurago com diodo em série da Fig. 2.19, determine Vos Vs ly + MDH [eo Si + E= OSV 12kO Vp Fig. 219 Circuito em série com iodo do Exemplo 28. Solugao Embora a “pressfo” estabelega uma corrente com o mesmo sen- tido da seta do simbolo do diodo, o valor de tensdo aplicada € insuficiente para “ligar” o diodo de silfcio. O ponto de operagao 6 mostrado na Fig. 2.20, determinando o circuito-aberto como a aproximagio adequada. Os valores de tenslo e corrente resultan- tes so, portanto, os seguintes: =0A Ve = [eR = IpR = (0 ANL2KD=OV osv e Vp = Ib Fig. 2.20 Ponto de operagio com E = 0.5 V. EXEMPLO 2.9 Determine V, ¢ [, para o circuito em série da Fig. 2.21. fattest av: ve er sox Fig, 2.21 Circuito do Exernplo 29. Solugao ‘Uma abordagem similar aquela utilizada no Exemplo 2.6 reve- lard que a corrente resultante tem 0 mesmo sentido das setas dos simbolos de ambos os diodos, resultando no circuito da Fig. 2.22, pois E= 12 V > (0,7 V +03 V) = 1 V. Note a fonte redesenhada de 12 V e a polaridade de V, através do resistor de 5,6-kQ. A tensdo resultante Vp, ~ Vr, =12V-0.7V-03V=11¥ Ey CLV. 6 KD Te To O7V 03 + E i: 560 Vy Fig. 2.22 Determinando as inegnitas do Exemplo 29. 1,96 mA EXEMPLO 2.10 Determine J, Vp, ¢ V, para 0 circuito da Fig. 2.23. +2v v, ig. 2.23 Circuito do Exemplo 2.10, Solugao A remogaio dos diodos e a determinagao do sentido da corrente re- sultante /originam 0 circuito da Fig. 2.24. O sentido da corrente do diodo de silicio esté de acordo com o seu sentido de condugio, porém 0 mesmo nfo acontece como diodo de germanio. A combi- nagdo de um curto-circuito em série com um circuito-aberto resul- ta sempre em um circuito-aberto€ J, = 0 A, conforme a Fig. 2.25, ae ono RQ56KO v, ¥* Fig. 2.24 Determinando estado dos diodos da Fig, 2.23, i 56k V, Fig. 2.25 Substiuindo pelo estado equvalente 0 diode aberto Pelo que substituiremos 0 diodo de silicio & a questo que permanece. Para a anélise a seguir neste e nos proximos ca- pitulos, lembre-se simplesmente, para o diodo real, de que, ‘quando [, = 0A, V, = 0 V (¢ vice-versa), como descrito no Cap. 1 para a situagio em que nao hé polarizagao. As condi- ‘ges descritas por J, = 0 Ae Vp, = 0 V estdo indicadas na Fig. 2.26. e Vp, = =Rv A aplicagdo da lei das tensdes de Kirchhoff no sentido horério nos dé com EXEMPLO 2.11 Determine /, V;, Vs e V, para a configuragao em série de da Fig. 2.21. Fig, 2.27 Circuito do Exemplo 2.11 Aplicagdes do Diodo 45, Solugio As fontes sdo desenhadas, e o sentido da corrente é indicado na Fig. 2.28. O diodo est conduzindo, e a notagio da Fig. 2.29 incluida para indicar este estado, Note que 0 estado “ligado” s6 6 percebido porque V, = 0,7 V ¢ inclufdo na figura. Isto elimina Yo 2,2 ko | ey Fig. 2.28 Determinand 0 estado do diodo do circuito da Fig. 227 a necessidade de redesenhar 0 circuito, ¢ evita qualquer confu- so que poderia surgir com a presenga de outra fonte. Como mencionado na introducio desta seco, este talvez seja 0 méto- do utilizado por quem ja tem uma certa intimidade na anélise de cconfiguragdes com diodo. Posteriormente, toda andlise seré fei- ta com referéneia apenas ao circuito original. Lembre-se de que ty — +07V— 5 +* 4 ¥* 22 Denciion pn y 2 um diodo reversamente polarizado pode ser indicado simples- ‘mente por uma linha através do dispositivo. ‘A corrente resultante através do circuito & p= Hit B:- Vo _1OV45SY RR: 4.7k0 + = 2,07 mA, eas tensdes so V, = IR, = (2,07 mAYG4,7 kM) = 9,73 V Vz = IRy = (2,07 mA)(2,2 kM) = 4,55 V A aplicagdo da lei das tenses de Kirchhoff a malha de safda no sentido horério resulta em Ey +V—V,=0 © V, = V2 ~ B= 4,55 V —5 V = -0,45 V (O sinal de menos indica que V, tem uma polaridade oposta a que aparece na Fig. 2.27. 46 —_Dispositivos Eletronicos ¢ Teoria de Circuitos 2.5 CONFIGURACOES PARALELA E SERIE-PARALELA (Os métodos aplicados na Segtio 2.4 podem ser estendidos & and lise de configuragdes paralela e série-paralela. Para cada aplica- a0, simplesmente adapte as etapas seqiienciais utilizadas nas configuragées série com diodo. EXEMPLO 2.12 Determine V,,\. fy € Ip, para a configuragio da Fig. 2.30. youn Fig. 2.30 Circuito do Exemplo 212. Solucao Para a tensio aplicada, a “press” da fonte estabelece uma cor- rente através de cada diodo com o mesmo sentido, conforme Fig. 2.31, Como o sentido da corrente resultante esta de acordo com a seta do simbolo de cada diodo, ¢ a tensio aplicada é maior do que 0,7 V, ambos os diodos esto conduzindo. A tensio através de elementos em paralelo é sempre a mesma e V,=0,7V +i = 4 b og3ka wV-o07V 0,33 KO ‘Assumindo que os diodos possuem caracteristicas semelhantes, temos = 28,18 mA A 2818 mA _ 14 09 ma 2 2 © Exemplo 2.12 demonstrou uma razo para colocarmos, diodos em paralelo. Se a corrente' méxima nominal dos diodos da Fig. 2.30 for apenas de 20 mA, uma corrente de 28,18 mA danificaria 0 dispositivo, se cada um deles aparecesse sozinho na Fig. 2.30. Colocando-se os dois em paraleto, a corrente fica o_o limitada a um valor seguro de 14,09 mA, com a mesma tensio nos terminais. EXEMPLO 2.13 Determine a corrente / para o circuito da Fig. 2.32. L + ok Bi=20V 22k B,24V ig. 2.32 Circuito do Exemplo 2.13, Solugao Redesenhando o circuito, como mostra a Fig. 2.33, verificamos ue 0 sentido de corrente resultante & tal que 0 diodo Dy man- tém-se ligado, e 0 diodo D, desligado. A corrente resultante /é, portanto, E\~E:—Vp _ 20V~4V~0.7V i R 2,2k0 6,95 mA, Fig. 2.38 Determinando as inodgnitas par creuito do Exemplo 2.13. EXEMPLO 2.14 Determine a tensao V, para 0 circuito da Fig. 2.34. ny si Ge 22ko Fig. 2.34 Citcuto do Exemplo 2.14 hh Solugao Inicialmente, poder-se-ia imaginar que atensdo aplicada faria 0s dois diodos “conduzirem”. Entretanto, se ambos estivessem “li- zgados”, a queda de 0,7 V através do diodo de silicio no estaria de acordo com a queda de 0,3 V do diodo de germanio, uma vez que a tensio através de elementos em paralelo tem que ser a mesma, Na realidade, o que ocorre é que, quando ¢ ligada, a fon- te aumenta a tensio fornecida de 0 V @ 12 V em um certo perio- do de tempo — provavelmente milissegundos. No instante em que a tensio no diodo de germanio atinge 0,3 V, este passa a “conduzir”, ¢ mantém o valor da tensio em 0,3 V. O diodo de silfcio nunca teré, portanto, a oportunidade de conduzir, ja que em seus terminais nunca haveré a tensio de 0,7 V. Por isso, 0 diodo de silicio permanece no estado de circuito-aberto como mostra a Fig. 2.35. O resultado: V,=12V-0,3V=17V v iz ig Vp 03V 22k. Fig. 2.36 Determinande ¥, parao circuit da Fig. 2.34, EXEMPLO 2.15 Determine as correntes /},f;€ Ip, para o circuito da Fig. 2.36. si qh i a3ka 1, >t Dd SED 1 Re 7 he spa Fig. 2.36 Circuito do Exemplo 2.15, Solugao ‘A tenso aplicada (pressfo) € suficiente para ligar ambos os diodos, como se percebe pelos sentidos das correntes no circuito da Fig. 2,37. Note 0 uso de uma notacao abreviada para os diodos ‘ligados”, e que a solugao € obtida por meio de técnicas aplica- das aos circuitos de série-paralelo. Aplicages do Diodo 47 t 33k. pats ay + Fig. 2.37 Determinando as inosgnitas do Bxemplo 2.15 o7v 33k A aplicagio da lei das tensdes de Kirchhoff na malha indicada, no sentido hordtio, produz 0,212 mA. -Vi t+ E- Vr, Vi © V2 = E = Vz, ~ Vr, = 20V -0,7 V 0,7 V = 18,6 V 32 mA com No n6 inferior (a), In, th=h fy b= 3,32 mA ~ 0,212 mA eb, 3,108 mA 2.6 PORTAS E/OU ‘As ferramentas de andlise esto agora a nossa disposigio, ¢ a ‘oportunidade de estudar uma configuracao utitizada em compu- tadores demonstraré a faixa de aplicagio deste dispositivo rela- tivamente simples. Nossa andlise limitar-se-A a determinar os niveis de tenso e nio incluiré uma discussdo detalhada sobre Algebra booleana ou l6gicas positiva e negativa. 0 circuito a ser analisado no Exemplo 2.16 € uma porta ‘OU para l6gica positiva. Isto significa que 0 nivel 10 V da Fig. 2.38 corresponde a “1”, segundo a algebra booleana, fenguanto que a entrada de 0 V corresponde a “0”. Uma porta OR é tal que o nivel de tensdo de safda serd 1 se uma ow ambas as entradas forem 1. A saida é 0 se ambas as entradas estive- rem no nivel 0. si ) B=10v: TD si @ ov: ve arp 48 Dispositives Eletronicos e Teoria de Circuitos ‘A anilise de portas E/OU torna-se muito mais fécl, uilizan- do-se 0 equivalente aproximado de um diodo em vez do modelo ‘deal, que podemos estipular que a tensao através do diodo deve ser 0.7 V (0,3 V para Ge) para que 0 diodo de silicio “conduza”. Em geral, a melhor técnica ¢ simplesmente estabelecer um sentimento sobre o estado dos diodos, observando o sentido e a “pressaio" estabelecidos pelos potenciais aplicados. A andlise ir, centio, confirmar ou negar as afirmagdes iniciais. EXEMPLO 2.16 Determine V, para o circuito da Fig, 2.38. Solucao Inicialmente, perceba que s6 hé um potencial aplicado; 10 V no terminal 1. O terminal 2 com uma entrada de 0 V esté aterrado, como mostra o circuito redesenhado da Fig. 2.39. A Figura 2.39 “sugere” que D, talvez esteja “ligado” devido aos 10 V aplica- os, enquanto D, com seu lado “positivo” a 0 V esteja provavel- mente “desligado”. Assumindo esses estados, teremos a confi- guraglo da Fig. 2.40. + ig, 2.39 Circuito redesenhado da Fig, 2.38, ‘A proxima etapa ¢ simplesmente verificar que no hé contra- digo em nossas afirmagées. Isto 6, observe que a polaridade atra- vés de D, € suficiente para ligé-lo, e que a polaridade através de D, omantém desligado. Para D,, 0 estado “ligado” estabelece V, em V, V, = 10V ~ 0,7 V = 9,3 V. Com 9,3 V no catodo (©) de D, € 0 Vino anodo (+), D, esté definitivamente no estado “desligado”. O sentido da corrente e 0 caminho resultante de conducao vém confirmar nossa suposicdo de que D, esteja con- Fig. 2.40 Estados assumidos para os diodos Fig, 2.38. a 7/2 na Fig, 2.43, a polaridade da tensio aplicada v tal que estabelece uma “pressio no sentido indicado e liga o diodo com a polaridade indicada. Substituindo pelo curto-circuito equivalente para 0 diodo ideal, resulta no cit- cuito equivalente da Fig. 2.44, onde é bem dbvio que 0 sinal de safda é uma réplica exata do sinal da entrada. Os dois terminais definindo a tensio de saida sio conectados diretamente ao sinal de entrada, via 0 curto-circuito produzido pelo diodo. Para o periodo 7/2 — T, a polaridade da entrada v, é mostrada na Fig. 2.45, ¢ a polaridade resultante através do diodo ideal pro- dduz um estado “destigado” com um circuito-aberto como mode- loequivalente. O resultado é a auséncia de um caminho para que as cargas fluam e V, = iR = (O)R = 0 V para o periodo 7/2 — T. A entrada v,e a saida v, foram tragadas juntas na Fig. 2.46 para ‘que possa haver uma comparagao. O sinal de safda v, tem agora uma érea resultante média determinada por Vic = 0.318V en 0 processo de ser remover metade do sinal de entrada para estabelecer um nivel dc é apropriadamente denominado rerifica- (edo de meia-onda, ig, 245 Regio de nio-condugdo (112 —> 7) 50 _Dispestvos Eletronicos e Teoria de Circuits, Ocfeito de se utilizar um diodo de silicio com V, = 0,7 V est ‘demonstrado na Fig. 2.47 para a regido em que o diodo € direta- mente polarizado, O sinal aplicado deve, agora, ser de no mini- mo 0,7 V para que 0 diodo possa “ligar-se". Para valores de v, ‘menores do que 0,7 V, o diodo € ainda um circuito-aberto ev, = OV, como mostra a mesma figura. Quando em condugao, a dife- renga entre v, ev, € um valor fixo de V, = 0,7 Ve v, = v, ~ Vn como mostrado na figura. O efeito na pritica ¢ a redugdo da érea cima do eixo, que naturalmente reduz 0 nivel de tensao de re~ sultante, Para situagdes onde V,, >> V,, a equagdo 2.8 pode ser aplicada para determinar o valor médio com um relativo alto grau de precisio. Va (28) Na verdade, se V,, 6 suficientemente maior do que V,, em geral ‘a Eq. 2.7 6 utilizada como uma primeira aproximagao para V,. 0.318, — Vn) +H Orv Fig. 2.47 Efsito de V, no sina reificado de meia-onda. EXEMPLO 2.18 (@) Esboce a saida v, e determine o nivel de de safda para o cir- ccuito da Fig. 2.48. (b) Repitaoo item (a) para o caso em que o diodo ideal é substituido por um diodo de siicio. (c) Repita 0s itens (a) (b) para V,, = 200 V, e compare as solugdes, utlizando as Eqs. Nes) Solugao (a) Nesta situagdo, 0 diodo conduziré durante a parte negativa ddaentrada como mostra a Fig. 2.49, v, teréa forma mostra- dda na mesma figura Vag = 0,318Vq, = ~0,318(20 V) = ~6,36 V sinal negativo indica que a polaridade da tensao de safda posta a definida na Fig. 2.48, (b) Utilizando um diodo de silicio, a saida tem a forma da Fig, 2.506 Vig = =0,318(Vq, ~ 0,7 V) = -0,318(19,3 V) = -6,14 V ‘A queda resultante no nivel de € 0,22 V, ou aproximadamente 3.5%. (©) Eq. (2.7) )318V,, = —0,318(200 V) 63,6 V Va= Fig. 2.49 Saida v, resultant para 0 cieuito do Exemplo 2.18 20V-07 V=193¥ ig. 2.50 Breit de V, no sinal de sada da Fig. 249, 0,318(Vq ~ Vr) = ),318(200 V — 0,7 V) (0,318)(199,3 V) = -63,38 V {que é uma diferenga que pode certamente ser desprezada para a ‘maioria das aplicagSes. Para o item c, a diferenga e queda na “amplitude devido a V, nao seria perceptivel em um oscilosespio tipico, se uma escala adequada fosse utilizada. Eq. (2.8); Vic TPI (TPR) ‘Atensio de pico inversa (TPL) [ou TPR (tensio de pico reversa)] ‘méxima é de suma importancia no projeto de sistemas de retfi- cagdo, Lembre-se de que a tensio maxima nominal do diodo nao deve ser ultrapassada na regio de polaridade reversa, ou 0 dio- do entraré na regitio de avalanche Zener. A TPI méxima permi- tida para o retificador de meia-onda pode ser determinada da Fig. 2.51, que mostra 6 diodo reversamente polarizado da Fig. 2.43 om uma tensio aplicada méxima. Aplicando a lei das tens6es, de Kirchhoff, tama-se dbvio que a TPL maxima do diodo deve jgualar-se ou set maior do que o Valor de pico da tensio aplica- da, Portanto 29) Aplicagoes do Diodo 51 2.8 RETIFICACAO DE ONDA COMPLETA Circuito Ponte CO nivel de obtido a partir de uma entrada senoidal pode ser melho- rado 100%, utilizando-se um processo chamado retficagdo de onda completa. O circuito mais usual empregado para realizar tal fun- {20 aparece na Fig. 2.52, com seus quatro diodos em uma configu- Tago em ponte. Durante o periodo de f = O até 7/2, apolaridade do sinal de entrada est mostrada na Fig. 2.53. As polaridades resul- tantes através dos diodos ideais sfo apresentadas também na Fig, 2.53, revelando que D, e D, esto conduzindo enquanto que D, € ‘D,estio no estado “‘desligado”. O resultado é a configuraco da Fig. 2.54, com sua corrente e polaridade através de R indicadas na Fi- gura, Uma ver. que os diodos sio ideais, a tensdo na carga ¥, = Vp como mostrado na mesma figura ara a regio negativa do sinal de entrada, os diodos D, € Dy estio conduzindo, resultando na configuragao da Fig. 2.55.0 resultado importante € que a polaridade através do resistor de carga R é a mesma da Fig. 2.53, estabelecendo um segundo pul- so positivo, conforme a Fig. 2.55. Ao longo de um ciclo com- pleto, as tensdes de entrada e safda sero da forma mostrada na Fig. 2.56. ig 2.53 Circuito da Fig, 2.52 para operiodo 0 > T72 do sinal de entra v, Vn Fig. 2.54 Camino de condugo para a regio posiiva dev, 52 Dispositivos Elewonicos Teoria de Circuitos Fig, 2.56 Formas de ondas dos sinais de entrada e sada para um retificador de ‘onda completa ‘Como a rea acima do eixo para um ciclo completo é agora 0 dobro da ‘rea obtida por um retificador de meia-onda, 0 nivel de foi também dobrado Vc = 248g. 2,7) = 200,318V,,) ou Va. = 0,636V,, (2.10) cosa conte Se diodos de silfcio ao invés de diodos ideais fossem em- pregados como mostra a Fig. 2.57, a aplicagao da lei das ten- sdes de Kirchhoff ao longo do caminho de condugdo result riaem —Vra Vp = 0 e Ye = v7 Vr (O valor de pico da tensdo de safda V, €, portanto, Voss Ym — Vr ara situagdes onde V,, >> 2 V,,Eq. 2.11 pode ser aplicada para © valor médio com relativo alto grau de precisio. un Vgc = 0,636(Vq, ~ 2V7) Novamente, portanto, se V,, € bem maior do que 2V,, entdo a Eq 2.10 € normalmente aplicada como uma primeira aproximago para Vj. > eg Fig. 2.57 Determinando V_ para diodos de cio na configuragio em ponte TPL A TPI exigida para cada diodo (ideal) pode ser determinada dda Fig. 2.58, obtida no pico positivo do sinal de entrada. Para 0 loop indicado, a tensdo maxima através de R é V,,€ a TPI méxi- ma é definida por { tie v, 2.12) Fig. 2.58 Determinando a TP permitida para a configuragto em ponte. Transformador com Derivacao Central (Center Tap”) Um retificador de onda completa também popular aparece na Fig. 2.59 com dois diodos somente; entretanto, neste caso, hii a ne- cessidade de um transformador com derivacao central (center tap) para que o sinal de entrada aparega em cada sectio do secundério do transformador. Durante a porgao positiva de v; aplicado a0 primério do transformador, 0 circuito se comportaré como mos- tra a Fig. 2.60. D, assume o curto-circuito equivalente, e D, 0 Fig, 2.59 Retificador de onda completa, ulizando transformador center ap. Aplicagdes do Diodo 53 Fig, 2.61 Condigies do circuito para a regido negativa dey, circuito-aberto equivalente, determinados pelas tenses no secun- dario e pelos sentidos das correntes resultantes. A tensio de sa- {da aparece como mostra a Fig. 2.60. Durante a porgo negativa do sinal de entrada, o circuito com- porta-se como mostra a Fig. 2.61, invertendo as fungdes dos diodos, mas mantendo a mesma polaridade da tensio através do resistor de carga R. O efeito observado na pritica é a mesma sa- fda mostrada na Fig. 2.56, com os mesmos niveis de. TPL circuito da Fig, 2.62 nos auxiliaré a determinar a TPI para cada diodo neste retificador de onda completa, Aplicando a ten- s 1 ig. 2.62 Determinando valor da TPL para os diodos do retificador de onda completa com transformador CT. sao méxima no secundério, e V,, sendo determinada pelo loop adjacente, resulta em TPL = Vescuntiia + Ve Vn + Vm seacsormador CT ecard onda completa e 2.13) EXEMPLO 2.19 Determine a forma de onda de saida do circuito da Fig. 2.63, ¢ calcule o nivel de na safda e a TPI exigida para cada diodo, Fg, 2.63 Circuito em ponte do Exemplo 219, Solucio 0 circuito comportar-se-d como mostra a Fig. 2.64 para a regio positiva do sinal de entrada, Redesenhando o citcuito, resulta na configuragio da Fig. 2.65, onde v, = v/20u ¥,,, = (10 V2 = '5V, como mostra a Fig. 2.65. Para a parte negativa do sinal de entrada, as fungées dos diodos serio invertidas e v, sera como mostrado na Fig. 2.66 Fig. 2.64 Circuito da Fig. 2.63 para a egido posiiva dev 54 Dispositivos Eletonicos e Teoria de Circuitos 24a Fig, 2.65 Circuito redesenhado da Fig, 2.64, Fg. 2.66 Safda resultante do Exemplo 2.19. O efeito da retirada de dois diodos da configuracao em ponte foi, portanto, para reduzir o nivel de disponivel ao seguinte valor: Vac = 0,636(5 V) = 3,18 V mesmo valor disponivel de um retificador de meia-onda com o mesmo sinal de entrada, Entretanto, a TPI, assim como foi de- terminada na Fig. 2.58, é igual & maxima tensio através de R, ‘que é5 V ou metade daquela exigida para um retificador de meia- ‘onda com a mesma entrada, 2.9 CEIFADORES ‘Ha uma variedade de circuitos com diodos chamados ceifadores* {que possuem a caracteristica de “ceifar” uma porgao do sinal de © as entrada, sem distorcer o restante da forma de onda alternada. © retificador de meia-onda da Seeao 2,7 € um exemplo da forma ‘ais simples de um ceifador com diodo — um resistor e diodo. Dependendo da orientagio do diodo, a regido positiva ou nega- tiva do sinal de entrada é “ceifada”. ‘Hi duas categorias gerais de ceifadores:sériee paralelo, A confi- _guragio série € definida como aquela que tem o diodo em série coma carga, enquanto a paralela tem o diodo em um ramo paralelo acarga. Serie A resposta da configuragio série da Fig. 2.67a para varias for- ‘mas de onda é fornecida na Fig. 2.67. Embora inicialmente in- troduzido como um retificador de meia-onda (para formas de onda senoidais), nao ha limite aos tipos de sinais que podem ser aplicados a um ceifador. A inclusdo de uma fonte de, mostrada na Fig. 2.68, pode ter um efeito pronunciado na saida de um ceifador. Nossa discussdo inicial seri limitada a diodos ideais, com o efeito de V, reservado a um exemplo na conclusto. ‘Nao ha um procedimento geral para a andlise de circuitos do tipo mostrado na Fig. 2.68, mas existem algumas idéias para se ter em mente que auxiliam na busca de uma solugao. 1. Imagine um esbogo da resposta do circuito baseado na diregdo do diodo e nos niveis de tensdo aplicados. Para o circuito da Fig. 2.68, a dirego do diodo sugere que 0 sinal v, deva ser positivo para ligé-lo, Além disso, a fonte dc exi- ‘ge que a tensio 1, seja maior do que V volts para ligar o diodo. A regio negativa do sinal de entrada esté “pressionando” o diodo para o estado “desligado”, apoiado pela presenga da fonte dc. Em zgeral, portanto, podemos estar bem certos de que 0 diodo com- porta-se como um citcuito-aberto (estado “desligado”) para a regido negativa do sinal de entrada. 2, Determine a tensdo aplicada (tensdo de transigdo) que causaré a mudanga de estado do diodo. Para 0 diodo ideal, a transigo entre os estados ocorreré no OV ei, =0A. A aplicagao da condigao i, = Fig. 2.67 Cellador svi NT: Os ees cefdore sh também sonbedos como liadoes de endo (ou de coment) selores de amplitude ou cortadore. Fig. 2.68 Ceifador série com uma font de. Ocm v, = 0 para o circuito da Fig. 2.68 resulta na configuragao dda Fig. 2.69, onde se sabe que o valor de v,que causaré uma tran- igo do estado & Vv 2.14) Fig. 29 Determinando 0 lvel de tansigdo para o citelto da Fig. 2.68. Para uma tensiio de entrada maior do que V volts, 0 diodo esta no estado de curto-circuito, enquanto que para tensGes de entra- dda menores do que V volts 0 diodo se encontra no estado de cir- cuito-aberto, ou “desligado” 3. Esteja sempre ciente dos terminais e da polaridade de v,, Quando 0 diodo esta no estado de curto-circuito, tal como mostra a Fig. 2.70, a tensio de saida v, pode ser determinada, aplicando-se a lei das tensdes de Kirchhoff no sentido horério wov ¥%_ = 0 (diregao CW) (2.15) Aplicagdes do Diodo 55. Fig. 2.71 Determinando valores dev, E, portanto, possfvel que a tensfio de saida sejatragada a par- tirde pontos de v,, como demonstra a Fig. 2.71. Tenha em mente que, em um valor instanténeo de v, a entrada pode ser conside- rada uma fonte de daquele valor e 0 correspondente valor de (0 valor instantineo) da safda determinado. Por exemplo, em ¥, Vn para o circuito da Fig. 2.68, oeircuito a ser analisado apare- cena Fig. 2.72. Para V,, > Vo diodo esté no estado de curto-ci cuito, ev, = Vq— V, Como mostra a Fig, 2.71 Em y, = V, 08 diodos mudam de estado, e em vj = — Vas Y= 0V,eacurva completa para v, pode ser tragada conforme a Fig. 273, '(diodos mudam de esto) lg 2.73 Tragando v.. Fig. 2.70 Deterninando v, 4, Pode ser itil tragar o sinal de entrada acima da saida, e determinar a saida a partir de valores instantaneos da entrada. EXEMPLO 2.20 Determine a forma da onda de safda para o circuito da Fig. 2.74. Solugao ‘Acexperiéncia passada sugere que 0 diodo estaré no estado “li- gado" para a regifio positiva de v, — especialmente quando con- 56 DispostvosEletronicos e Teoria de Cicuitos ig, 2:74 Ceitaor série para o Exemplo 2.20. sideramos o efeito de V = 5 V. O circuito ficaré como mostra a v, + 5 V, Substituindo i = Oem v, = 0 para os , obtemos 0 citcuito da Fig. 2.76e v, = ~5V. Fig. 2.75 v, com o diodo no estado ligado 4 0V RY eR = LR =O)R=OV Fig, 2.76 Determinandoo nivel de ansigo para o clfador da Fig. 2.74 Para v, mais negativo do que ~5 V, 0 diodo entrara no sew estado de eircuito-aberto, enquanto que para tenses maiores do, que ~5 V o diodo esti no seu estado de curto-circuito, As ten- sbes de entrada ¢ saida aparecem na Fig. 2.77 Fig, 2.77 Traandov, do Exemplo 220. Aaanilise dos circuitos ceifadores tendo como entradas ondas ‘quadradas é, na realidade, mais facil de ser realizada do que com entradas senoidais, pois apenas dois niveis sao considerados. Em ‘outras palavras, ocircuito pode ser analisado como se tivesse dois niveis de na entrada, com a saida resultante v, determinada de forma apropriada. VesVesV EXEMPLO 2.21 Repita o Exemplo 2.20 para a onda quadrada, como entrada da Fig. 2.78. 10 V (0 > T?2), o resultado € 0 circuito da Fig. 2.79.0 diodo estd no estado de curto-circuito, ¢ v, = 20V + 5 V = 25 V. Para v, = —10 V 0 resultado € o circuito da Fig. 2.80, colo- cando 0 diodo no estado “destigado” e v, = i,R = (R= OV.A tensio de saida resultante aparece na Fig. 2.81 Fig. 2.79, com v,= +20. Fg. 2.80», com v,= ~10V. Fig. 2.81 Esbogand v, para o Exemplo 2.21, Note no Exemplo 2.21 que o ceifador nao somente cortao sinal em 5 V de sua excursio total como também aumenta o nivel de em5V. Aplicagdes do Diodo 57 Fig, 2.82 Respost 20 cstador pralelo, Paralelo O circuito da Fig. 2.82.6 a mais simples das configuragdes em paralelo com diodos, com a safda resultante para os mesmos si- nais de entrada da Fig. 2.67. A andlise das configuragées em paralelo é muito semelhante & utilizada em contiguragoes série, como demonstrado no proximo exemplo. EXEMPLO 2.22 Determine v,, para 0 circuito da Fig. 2.83. Solugao A polaridade da fonte de e a dirego do diodo sugerem fortemente {que o diodo estard no estado “ligado” para a regio negativa do sinal de entrada. Para esta regio, o circuito comporta-se-4 como mostra a Fig. 2.84, onde os terminais definidos para v, exigem quey, =V=4V. Fig, 284, para a regigo nogativa de estado de transigdio pode ser determinado da Fig. 2.85, onde a condigao i, = 0 A com v, = 0 V foi imposta. O resultado € v, (ransigao) = V = 4 V. ‘Uma vez que a fonte de esta obviamente “pressionando” 0 iodo a ficar no estado de curto-circuito, atensto de entrada deve ser maior do que 4 V para 0 diodo entrar no estado “desligado”. Qualquer valor de tensdo na entrada menor do que 4 V resulta «em um diodo no estado de curto-circuito, Para o estado de circuito-aberto, 0 citeuito comporta-se como mostra a Fig. 2.86, onde v, = v,.Completando 0 tragado de v, resulta na forma de onda da Fig. 2.87. ve=0V Fig. 2.86 Determinando pura ‘rex “desligado” do dodo EV nivel de tranigfo Fig, 287 Travan v, para o Exemplo 2.22 58 Dispositivos Eletronicos ¢ Teoria de Circuitos Para examinar os efeitos de V, na tensdo de safda, 0 préximo exemplo especificaré um diodo de silicio ao invés de um diodo ideal equivalente, EXEMPLO 2.23 Repita o Exemplo 2.22, utilizando um diodo de silicio com V, ary. Solugio A tensio de transigao pode ser inicialmente determinada aplican- doa condicao i, = 0 Aem v, = V, = 0,7 V,¢ obtendo o circuito da Fig. 2.88, Aplicando a lei das tensdes de Kirchhoff na malha de saida no sentido horério, concluimos que wtVp-V=0 e yEV-Vp=4V-0.7V=33V tpeeR=UR=(O)R=OV 5 + ignOA + Vv: % i oY) Fig. 2.88 Determinundo o nivel de wansigo para ocircuito da Fg. 2.83, ara tenses de entrada maiores do que 3,3 V, 0 diodo com- portar-se-d como um circuito aberto, € v, = v,. Para tenses d entrada menores do que 3,3 V, 0 diodo estaré no estado “ligado’ e resulta no circuito da Fig. 2.89, onde V-07V=33V Ceifadores em Série Simples (Diodos ideais) Positive Fig. 2.89 Determinando , para 0 diodo dda Fig. 2.83 no estado "Tigado” A forma de onda resultante na safda aparece na Fig. 2.90. Note {que oefeito de V, foi somente abaixar o nivel de transigao de 4 V para 3,3 V. Fig. 2.90 Tragandov, para o Exemplo 2.23 Nio hi diivida de que a incluso dos efeitos de V, complica a andlise de alguma forma, mas uma vez compreendida a andlise com 0 diodo ideal, o procedimento para a solugao, incluindo os efeitos de V,, nao serd dificil Sumario ‘Varios ceifadores série ¢ paralelo com a safda resultante para a entrada senoidal sio mostrados na Fig. 2.91. Em particular, note a resposta da tiltima configuragio, com a caracteristica de remo- ‘ver uma secdo positiva e uma segaio negativa, determinada pela amplitude das fontes de. NEGATIVO = =¥) Fig. 291 Citcuitosceifadores, he Ceifadores Paralelos Simples (Diodos ideais) Aplicagses do Diodo 59 Fig, 291 Circuitoscifadores (cont) 2.10 GRAMPEADORES O circuito grampeador € aquele que “grampeia” o sinal em um nfvel de diferente. O circuito deve ter um capacitor, um diodo, e um elemento resistivo, mas pode-se empregar uma fonte de independente para introduzir um deslocamento adi- ional. O valor de Re C deve ser escolhido de maneira que a constante de tempo 7 = RC seja grande o suficiente para as segurar que a tensio através do capacitor nao descarregue sig nificativamente durante 0 intervalo em que 0 diodo nao est conduzindo. Durante toda a andlise, assumiremos que 0 capacitor se carrega ou descarrega completamente durante cinco constantes de tempo. circuito da Fig. 2.92 grampearé o sinal de entrada ao nivel zero (para diodos ideais). O resistor R pode ser 0 resistor de car- ‘za ou uma combinacio paralela do resistor de carga e um resistor projetado para fornecer valor desejado de R. oy Durante 0 intervalo 0 > 72, ocircuito comportar-se-d como ‘mostra a Fig. 2.93, com o diodo no estado efetivamente “Tiga- 40", “retirando”o efeito do resistor R. A constante de tempo RC resultante€ tio pequena (R determinado pela resisténcia ineren- te do circuito) que o capacitor se carregaré a V volts muito répi- do, Durante este intervalo, a tensio de safda esté diretamente através do curto-circuito e v, = 0V. Quando a entrada chaveia para o estado ~V, 0 cireuito com- porta-se como mostra a Fig. 2.94, com 0 circuito-aberto equiva Temte para © diodo determinado pelo sinal aplicado e a tensio armazenada através do capacitor — ambos “pressionando” a corrente através do diodo do catodo para o anodo. Agora que R esté de volta ao circuito, a constante de tempo determinada pelo produto RC € suficientemente grande paraestabelecer um perio~ do de descarga 5:muito maior do que o perfodo 7/2 T,¢ pode- se assumir que o capacitor mantém sua carga e, portanto, aten- Sho (ja que V = QIC) durante este perfodo. i pet v “oT t%) ky Fig. 2.92 Grampeador. Fig. 293 Diodo“ligado" eo capacitor catregando para V volt. Fig. 294 Determinando v,comodiodo “desligado 60 Dispositivos Eletronicos e Teoria de Circuitos {Ki que v, estdem paralelo com o diodo e resistor, pode ser dese- snhado também na posigo altemativa mostrada na Fig, 2.94, A apli- ‘cago da lei das tensdes de Kirchhoff na malha de entrada resulta em: -V-V-%=0 e v= -2V O sinal negativo resulta do fato de a polaridade de 2V ser oposta A polaridade definida para v, A forma de onda resultante na sa- fda aparece na Fig. 2.95 com o sinal de entrada. O sinal de € grampeado a 0 V para o intervalo de 0 a 7/2, mas mantendo a ‘mesma excursio total (2V), como na entrada. vee av Fig. 2.98 Tragando v, para cteuito da Fig, 2.92. Para um circuito grampeador: Aexcursito total da sada é igual a excursio total do sinal de entrada, Este fato é uma excelente ferramenta de verificagao para 0 re- sultado obtido, Em geral, os seguintes passos podem ser titeis na andlise de circuitos grampeadores. 1. Inicie a anélise de circuitos grampeadores, consideran- do.a parte do sinal de entrada que polarizard direta- mente o diodo. f= 1000 He rao ‘A afirmagiio acima pode exigir que se despreze um intervalo ini- cial de entrada (como demonstrado no exemplo a seguir), mas a anélise nao seré estendida desnecessariamente por esta razio, 2. Durante o perfodo que o diodo esté no estado “ligado", ‘assuma que 0 capacitor carrega-se instantaneamente ‘um nivel de tensdo determinado pelo circuito. 3. Assuma que, durante 0 periodo em que o diodo esté no estado “desligado”, 0 capacitor se mantém em seu ni- vel de tensdo estabelecido. 4. Durante toda a andilise, possua um conhecimento con- tinuo da localizagdo e polaridade de referéncia de v, para assegurar que os niveis apropriados para v, fo- ram obtidos. 5. Tenha em mente a regra geral que a excursao total da saida deve estar de acordo com a excursdo do sinal de ‘entrada. EXEMPLO 2.24 Determine v, para o circuito da Fig. 2.96 para a entrada indicada Solugao Note que a freqiiéncia é de 1000 Hz, resultando em um perfodo de 1 ms e um intervalo de 0,5 ms entre 0s nfveis. A ani ‘megard com 0 perfodo f, ~f, do sinal de entrada, j que 0 diodo esté em seu estado de curto-circuito, como recomendado pelo comentario 1, Para este intervalo,o circuito comportar-se-4 como mostra a Fig. 2.97. A saida estd sobre R, mas esté também dite~ tamente sobre a bateria de 5 V se voe® reparar a conex3o direta entre os terminais definidos para v, e 0s terminais da bateria. O resultado é v, = 5 V para este intervalo. A aplicagio da lei da tensio de Kirchhoff ao longo da malha de entrada resulta em -20V + Ve-5V=0 © Vo=25V capacitor portanto carregaré até 25 V, como afirmado no ‘comentirio 2. Neste caso, 0 diodo nao provoca um curto-circui- tono resistor R, mas um circuito equivalente de Thévenin daquela porciio do circuito que inclui a bateria e o resistor, resultando em Ry, = 0 PLcom Eq = V = 5 V. Para o perfodo ty 1, 0 circuito ‘comportar-se-4 como mostra a Fig, 2.98. O circuito-aberto equivalente para o diodo livraréa bateria de 5 V de possuir qualquer efeito sobre v,, € a aplicacio da lei das c= thr Fig. 2.96 Sina aplicadoe circuito para @ Exemplo 2.24 Fig. 297 Determinando v,¢ v, com 0 diode no estado “Iigado” tensdes de Kirchhoff ao longo da malha de saida do circuito re- sulta em +10 +25V— e v= 35¥ A constante de tempo do circuito de descarga da Fig. 2.98 determinada pelo produto RC ¢ tem o valor 7 = RC = (100 kO)(0,1 pF) = 0.01 s = 10 ms 5(10 ms) 0 50 ms. © tempo total de descarga é, portanto, 5 (3 ss wv IK Fig. 2.98 Determinando », com 0 iodo no estado “desligado” 10 0 i es es er 30V as r 30v oon 4 6 ts Fig. 2.99 ve», para 0 grampeamento da Fig, 2.96 Aplicagdes do Diodo 61 ‘Uma vez que o intervalo f, —f, duraré apenas 0,5 ms, certamen- te uma boa aproximacao é considerar que 0 capacitor manteré sua tensdo durante o perfodo de descarga entie os pulsos do si- nal de entrada. A safda resultante aparece na Fig. 2.99 com 0 si- nal de entrada. Note que a excursio do sinal de safda de 30 V esti de acordo com a excursao do sinal de entrada, como mencio- nado na etapa 5. EXEMPLO 2.25, Repita o Exemplo 2.24, uilizando um diode de silciocom V, = 0.7 V. Solugao Para o estado de curto-circuito, o circuito agora fica conforme mostrado na Fig. 2.100, e v, pode ser determinado pela lei das, tenses de Kirchhoff aplicada a segio de safda +5V-0,7V~¥, sV-07V e v% ig. 2.100 Determinando y, V, com 0 iodo no estado “ligndo” ara a seglo de entrada a lei das tensdes de Kirchhoff resultard em -20VFVe+0,7V-SV=0 e Vo=25V=0,7V=23V Para o periodo f —> f 0 circuito agora aparecerd conforme mostrado na Fig. 2.101, sendo a tinica modificagao a tensdo atra- vés do capacitor. A aplicagao da lei das tensdes de Kirchhoff produz +10V +243 V= e v, = 34.3. V Fig. 2.101 Determinando v, com o diodo no esta aberto 62 Dispositivas EletrOnicos ¢ Teoria de Cireuitos ‘A saida resultante aparece na Fig. 2.102, verificando a afirmati- ‘va de que as excurstioes dos sinais de entrada e safda sio iguais. Fig. 2.103 Cievitos grampsadres com dnd ieais (Se as ‘Alguns circuitos grampeadores e seus efeitos sobre o sinal de entrada so mostrados na Fig. 2.103, Embora todas as formas de onda que aparecem na Fig. 2.103 sejam ondas quadradas, circu {os grampeadores operam igualmente bem para sinais senoidais Na verdade, uma abordagem para a andlise de circuits, ‘grampeadores com entradas senoidais é substtuir osinal senoidal por uma onda quadrada com os mesmos valores de pico. A safda resultante formar, portanto, uma envoltéria para a resposta senoidal, como mostra a Fig. 2.104 para um cireuito que aparece ‘no canto inferior direto da Fig. 2.103, 2.11 DIODOS ZENER A anilise de circuitos empregando diodos Zener é muito seme- Ihante aquela aplicada para diodos semicondutores nas segdes anteriores. Inicialmente 0 estado do diodo deve ser determina- do, ¢ em seguida deve haver uma substtuigdo do modelo apro- priado e uma determinalo das outra varigveis do circuito.E SRO = Ty, Fig. 2.108 Circuito grampeador com uma entada Senda (Wz >V > 0v) on off @ © Fig 2.105 Equivalentes do iodo Zener para ox estas (Tiga (on) €() des tgado (ot. cceto especificado o contrario, o modelo de Zener a ser emprega- do para o estado “ligado” sera como mostra Fig. 2.105a, Parao estado “. mas lembre-se de incluir sinal de menos. DIODO iodo é encontrado na biblioteca evalstb da caixa de did logo Get Part, Clicando no diodo DIN4148 e em OK, 0 simbolo do diodo sera colocado na tela. Mova o diodo para a posigio correta e clique uma vez. As designagies DI ¢ DIN4148 iro parecer préximo ao diodo. Clique o botao direito do mouse para finalizar a manobra de posicionamento do diodo. Na Fig. 2.126 aparece a designagao Si, em vez de D,. Um clique duplo em D1 disponibilizara o Edit Reference Designator para a alteragio para Si. Se a designagao D1 no desaparecer completamente, utilize 0 comando Ctrl L para redesenhar 0 circuito e remover 72 Dispositivos Eletronicas e Teoria de Citcuitos ‘qualquer linha remanescente. Se vocé deseja alterar as caracte- risticas do diodo, clique no seu s{mbolo uma vez e depois siga a seqiiéncia Edit-Model-Edit Instance Model. © Model Editor ir aparecer e permitiré que se alterem alguns dos itens do dio do. Para esta andlise Is foi modificada para 2E-15,em vez do valor default de 1 pa, MEDIDOR DE CORRENTE (PROBE) A corrente de um circuito pode ser mostrada inserindo-se uma IPROBE em série com os elementos do circuito. A IPROBE é encontrada na biblioteca specialslb e érepresentada na tela pela face frontal de um medidor. A IPROBE ird fornecer uma res- posta positiva se a corrente entrar pela extremidade inferior, com a escala sendo representada por um arco. Como desejamos uma resposta positiva nesta andlise, a PROBE deve ser instalada ‘como mostrado na Fig. 2.130. Neste exemplo, quando o simbo- lo surge na tela, ele estd defasado em 180° em relagio & corren- te desejada, Portanto, € necessério clicara sequéncia Ctrl R duas vezes para girar 0 simbolo, antes de colocé-lo no lugar. Estando na posigio correta, um clique iré completar 0 processo, Um clique no botio direito do mouse iré finalizar a insergao da IPROBE. LINHA (LINE) (Os elementos agora precisam ser conectados selecionando-se Draw e depois Wire. O lépis que aparece na tela pode desenhar as linhas desejadas da seguinte maneira. Movao lépis para inicio da linha e clique o botdo esquerdo do mouse. Desenhe entio a linha e clique novamente © botao esquerdo no fim da linha. Se for necessério desenar somente uma linha, 0 processo pode ser terminado clicando-se o botdo direito do mouse. Se forem ne ‘cessrias linhas adicionais, basta teclar a barra de espago apos terminar uma linha e desenhar 2 préxima. EGND O circuito deve ter um terra para servir como um ponto de refe para os n6s. O terra (Earth Grownd-EGND) faz. parte da biblioteca port.stb e pode ser introduzido no cireuito da mes- ma maneira que os outros elementos. PONTO DE MEDIDA (VIEWPOINT) As tensbes dos nés podem ser mostradas no diagrama apés a simulagio utlizando-se VIEWPOINTS encontrados na biblio- teca special.slb da caixa de dislogo Get Part. Basta colocar a seta do simbolo VIEWPOINT no ponto onde se deseja obter a tensio com relago ao terra. Se necessério, um VIEWPOINT pode ser colocado para cada né do cireuito. Ocircuito agora esti ‘completo como mostrado na Fig. 2.130. IDENTIFICACAO DOS NOS Quando os elementos so introduzidos da maneira deserita aacima, nada assegura que 0s nés associados a cada elemento es- tejam de acordo com a designagio utilizada na Fig. 2.126. En- tretanto, € possivel alterar a identificacio dos nds clicando-se Examine Netlist sob 0 cabecalho Analysis. O resultado é uma Ri D 4542 Fig, 2.130 Resposta Windows para o circuit da Fig. 2.126. lista dos elementos do eircuito € 0 mimero associado a cada n6. O contetido dest lista pode ser alterado para ficar de acordo com a Fig. 2.126, por uma simples seqiiéncia de inservelete para cada 16 do circuito, Para esta andlise, a identificagdo dos n6s foi mo- dificada de acordo com a Fig. 2.126. concurt pescriPTion + Sones Natit» sx. Spot $8000.22 SRC po08 Oe 1N lode MODEL PARAMETERS. 1s 200000815 Rs ts TT {20m ‘048 SMALL SIGNAL BIAS SOLUTION TEMPERATURE 27000 DEOC NODE YOLTAGE NODE VOLTAGE NODE VOLTAGE NODE vourAce Now) 2s (88.000) 10000 (X00) ase ($8,008) 50000 {$N005) 10000 ‘VOLTAGE SOURCE CURRENTS NAM CURRENT Losses TOTAL POWER DISSIATION 3.108-02 WATTS (OPERATING PORT INFORMATION TEMPERATURE 27000 DEG.C open “pinata aoe Reg 1 asero. CaP 3aE%0 Fig, 2131 Arquivo de sida para a andlise do circuito da Fig 2.126 pelo PSpice (Windows), he ANALISE circuito esté pronto para a anilise. Para inicid-la, clique em Analysis ¢ escolha Probe Setup. Selecione Do not Auto-Run Probe, jé que Probe ndo ¢ apropriado para esta andlise. E uma opga0 {que serd introduzida em um capftulo posterior, quando estivermos tidando com parimetros que variam com o tempo, frequéncia ou ‘outra varidvel importante. Prossiga com OK-Analysis-Simulate para realizar a andlise. Se tudo correu bem, uma caixa de didlogo do PSpice ira aparecer indicando que a andlise de foi completada. Saia da caixa e enti serdo apresentadas a correntee a tensio do nd para o diagrama, como mostra a Fig, 2.130. A corrente do circuito ‘de 2,07 mA é igual 2 obtida em DOS, e a tensio do n6 de ~0.46 V ‘esti muito proxima a ~0,45 V obtida na solucao em DOS. ( arquivo de safda pode ser apresentado com a seqiiéncia Analysis-Examine Output. Virios trechos importantes do ar- quivo de saida aparecem na Fig, 2.131. Observe que a identifi- cago dos nés na Schematies Netlist esté de acordo com a Fig. 2.126. Os paraimetros do diodo sao repetidos na lista Diode MODEL PARAMETERS. Em SMALL SIGNAL BIAS SOLUTION sio incluidas todas as tenses dos nds, com as cor- rentes listadas abaixo em VOLTAGE SOURCE CURRENTS. OPERATING POINT INFORMATION revela que /, € 2.07 mA ea tensio através do diodo € 0,749 V, em vez de 0,7 V uti- lizada na andlise sem computador — uma possivel explicagio pequena diferenga obtida na tensa do n6. A analise esti agora completa usando a versao para Windows do PSpice. Inicialmente pode parecer que ha muito para se con- figurar na andlise realizada em Windows. Porém, dé uma opor- tunidade para o programa demonstrar sua versatilidade quando ‘examinarmos outras de suas caracteristicas. Obviamente, 0 usu- {rio tem um aproveitamento muito maior construindo o circuito, ¢,€ claro, o resultado é um circuito desenhado com todas as ten- Aplicages do iodo 73 ses dos nés importantes e correntes desejadas impressas correta- ‘mente no diagrama. PROBLEMAS § 2.2 Analise por Reta de Carga 1. (@)_Usiizando a curvacaracteristica da Fig, 2.1306, determine I, V,e V, para ocircuito da Fig. 2.130, (b)_ Répita letra (a) utlizando 0 modelo aproximado do diodo e compare os resultados. (©). Repitaa letra (a), utlizando 0 modelo ideal do iodo e com- pare os resultados. Utilizando as caractristicas da Fig. 2.1306, determine f,e V, para ocicuito da Fig. 2.131 (©) Repitaa letra (a) com R = 0.47 KO. {e)_Repitaa letra (a) com R = 0,18 KO. {@)_ Osniveis de V, érelatvamenteproximo a0,7 Vem cada caso? (0s valores de, sio proximos? Comente. 3. Determine o valor de R para o circuito da Fig. 2.131 que resulta emuma cortete no diodo de 10mA com £ = 7 V. Utilize acurva ‘aracteristica da Fig. 2.1306 para 0 diodo. 4. (@)- Usiizando as caractristicas aproximadas do diodo de Si, de- termine o valor de V,, 1, € V, para. o circuto da Fig. 2.132, (0) Faga amesma andlise da lta (3), wtlizando o modelo ideal do diodo, (6) Os resultados obtidos nas letras (a) e(b) sugerem que 0 mo- deo ideal pode fornecer uma boa aproximagao para arespos- ta eal sob certas condigaes? 2. (@) § 2.4 Configuragdes Série de Diodos com Entradas DC 5, Determine a corrente J para cada uma das configuragées da Fig. 2.133, utilizando o modelo equivalente aproximado do diodo. +m si Ip (mA + > Dt = + 20} Easy kJ og0K0 vp I © 20 + 18 : rt 1 wt 5 | tl tt a + t ew) Wiad HEE t + ett i ( - - ig. 2.132 Problemas | ¢ 2. o 74 Dispositives Eletonicos Teoria de Cicuitos Fig. 2438 Problemas 2 + me - — a Db 8 ean k M Problema 4 10a + 22kA 22k 7 o + wa [te 200 » ig, 2.135 Problema 5 6. Determine V, € 1, lo -3vV % Si 22k © Fig. 2136 Problemas 6, 52. © 1.08 circuitos da Fig. 2.136, rao 7, Determine 0 valor de V, para cada cireuito da Fig. 2.137, wv S G& 2x9 24a @ wy aaa Si % 4740 av 2.137 Problem 7, SL * 8 Determine V, J, para os cireuitos da Fig. 2.138 to % 1 fP)10ma © to, ov Fig, 2.143 Problemas 13,54 si aren § 2.6 Portas E/OU 22k 14, Determine V, para o circuto da Fig. 2.38 com 0 V em ambas @s “sv entradas. is ; 15, Determine V, para o circuito da Fig. 2.38 com 10 V em ambs as () entradas, 16, Determine V, para circuito da Fig. 241 com 0 V em ambas as ig. 2140 Problemas 10,53 cease eee e 17. Determine V, para o circuito da Fig, 2.61 com 10 V em ambas as entradas, 18, Determine V, para porta OU de logica negativa da Fig. 2.144, iat 19, Determine V: para a porta E de l6gica negativa da Fig. 2.145, 20, Determine o valor de V, para a porta da Fig, 2.146. 21, Determine V, para configuragio da Fig. 2.147 LL, Determine V, ¢ para os circuitos da Fi +ov sy ' “sy “sy t et oy oy ¥s ‘oe 4, hh, . a a ia 22ko ha + “sv Fig. 214 Poems Fig, 2145 Pina 9 @ © ov sy He 5 “mS Fig. 2141 Problema 1 . “i roy sy o—1¢—}—", o—Pt +}, . ce ta aps 12, Determine V,. Ve paroctcuito da Fig. 2.12, a ov Fig. 2146 Problema 20 Fig, 2447 Problema 21 § 2.7 Entradas Senoidais: Retificacao de Meia-Onda 22, Considerando o diodo ideal, esboce v, vse i, para o retificador de ‘meia-onda da Fig. 2.148, A entrada € uma forma de onda senoidal ‘com uma freqiigncia de 60 Hz. +23, Repita o Problema 22 com um diodo de silico (V, = 0.7 V). 24, Repita o Problema 22 com uma carga de 6,8 KO aplicada como mostra a Fig. 2.149. Esboce ig, 2.142 Problema 12. 25, Para ocircuito da Fig, 2,150, esboce ve determine V. coos Determine In, Para Vina, = 160 V. ‘Determine a corrente através de cada diodo para Vm = 160 V. A corrente determinada na letra (c) & menor do que 0 valor ‘maximo determinado na letra (a)? Se somente um diodo estivesse presente, determine a corrente do diodo e compare com o valor maximo nominal da letra (a). § 2.8 Retificacao de Onda Completa 28, Um retificador em ponte de onda completa com uma entrada senoidal de 120 V rms possui um resistor de carga de 1 KO. Se diodas de silfcio sio empregados, qual & a tensdo de dis- pponivel na carga? Determine @ TPL nominal de cada diodo. Ache a corrente maxima através de cada diodo durante acon- dugio. ‘Qual é poténcia nominal exigids para cada diodo? a 29, Determine v, ¢a TPL nominal exigida para cada diodo na configu- 76 —_Dispositivos Eletronicos e Teoma de Circuitos i O ne © eal ee Yen2¥ @ ne © = 22ka 1 eae * eu Ye=2¥ @ % t. “ + ) >, © 22a AQ 6840 », CO) Fig. 2.149 Problema 24 2210 t $ ov ems) 9) Fig, 2.150 Problema 25. °26. Para o circuito da Fig. 2.151, esboce v, © + Tea! + si Stok, Fig. 2.151 Problema 2. ragio da Fig. 2.153, Fig, 2.183 Problema 29. 30, Esboce v, para o circuito da Fig. 2.154 ¢ determine a tensio de *27.(a) Dado P,y, = 14 mW para cada diodo da Fig. 2.152, determi- ne a corrente maxima nominal de cada diodo. 56ka. Fig, 2.182 Problema 27 disponivel, Fig 2.154 Problema 30, > Aplicagdes do Dido 77 °31. Exboce », para o circuito da Fig. 2.155 e determine a tenso de *34, Determine v, de cada eircuto da Fig, 2.158 para. sinal de entrada disponivel mostrado abaixo, im0v =10v @ ig, 2.185 Problema 31 §2.9 Ceifadores 32, Determine v, de cada circuito da Fig. 2.156 para o sinal de entrada 22k -mostrado abaixo. +5V © Fig. 2.158 Problema 34 35, Determine v, de cada cicuito da Fig. 2.159 para o sinal de entrada mostrado abaixo. o 5. Ideal © av Fig, 2.186 Problema 32. o—AAA 7 22kQ 33. Determine v, de cada circuito da Fig, 2.157 para o sinal de entrada rmostrado abaixo. si py 22ko it o 12Ka Fig, 2.159 Problema 35 Esboce ie v, do circuito da Fig. 2.160 para osinal de entrada mos- trado abaixo. @ si SV ” joxn vo— I _ tov 47k -s0v © Fig, 2157 Problema 33 Fig. 2.160 Problema 36. 78 Dispositives Eletronicos ¢ Teoria de Circuitos § 2.10 Grampeadores 37, Esboce v, de cada circuito da Fig. 2.161 para. sinal de entrada mos- ado absivo, 7 7 ; ay @ ¢ o ‘ i 7 i © Fig, 2161 Problems 37. [38, Esboce v, de cada circuito da Fig. 2.162 para. sina de entrada mos- trado abaixo, Seria uma boa aproximagio considerar 0. sendo ideal em ambas as configuragies? Por que? 120 Fig. 2.162 Problema 38 939, Para o circuito da Fig. 2.163: (a) Caleule Sr. (b) Compare 514 metade do ciclo do sinal aplicado. (c) Esboce » +10 fates Fig, 2.163 Problema 3. 7 +40, Projete um circuito grampeador para realizar afungao indicada na 2.164 =10V Fig. 2.164 Problema 40. 41, Projete um circuito grampeador para realizar a fungi indicada na Fig. 2.165, 7 Diodos de Sie =10V" 73V Fig, 2.165 Problema 41 § 2.11 Diodos Zener “42, (a) Determine V,, J, 1,¢ J, para circuito da Fig. 2.166 se R, = 180 0. (b) Repita a letra (a) se R, = 470.0. (c) Determine o valor de R, que estabelece as condigdes de mé- xxima pot@ncia para o diodo Zener. (@ Determine o valor minimo de R, que assegura que 0 diodo Zener esti no estado “Tigado”. Projete o circuito da Fig. 2.167 para manter V, em 12 V para ‘uma variagéo na carga U,) de 0 até 200 mA. Ou seja determi- ne Rye V,, *43, (a) paras Rs + — na eee my Yz=10V Pegg, = 400 mW Fig. 2.166 Problema 42. Ry 16 Vs Fig. 2.67 Problema 43. (b) Determine P,__ do diodo Zener da letra (a). 44, Para ocircuito da Fig. 2.168, determine a faixa de V, que manter V, em 8 V e nfo excederd a poténcia méxima nominal do diodo Zener. 45. Projete um regulador de tenso que mantenha uma tensio de saida de 20 V através de uma carga de 1 kO, com uma entrada que varia centre 30 ¢ 50 V. Ou seja, determine © valor apropriado de Re a ccorrente maxima I. 46, Eshoce a saida do circuito da Fig. 2.120, sea entrada for uma onda

    You might also like