58 sas CONTENIDO Late de compuerta NAND, compuerta NOR Aiagnosticn deal Paleo dgiales Sefales de eo} yMipslops Flip flop sincronizedo por relajon SR tela) et FA Flip flop sincronizedo por felajen {Latch D late transparent) imbolos IEEE/ANSI Consderaciones de Secroracion dels fi ‘ncroniacinen 10 cicuitos con FE Aplicaciones de los fipttops Sincronizaciin de oe ips Deteceién de une secvencla deentada tronaferencia de datos Transferencia de datos enserie epstros de ‘esplasamiento Divisin yconteo do frecneneta Aplicacin de imiereampatadora Dispositvesdsparadores de Schmitt One-Shot (Multsibrador Girevitas goneradores develo Diagnéstico de falas en slrcltos con flipflops tnediante clusode MDL Disposition disparados por| OBIETIVOS At termina este capo ns pode "© Construiry analiza Ia operacin de wn lip lp tive mate, compuesto & Setcompuertas NAND 9 NOR escribir la diferencia entre los sistemas sincrons yasncronon, Comprender la eperacin de os Flip flapsdisparados por ane, © Analizaryaplicar los divesosparimetros de sincronzacin dels Hipp Speitcadon por lo fabeieanten patalelo yen sere |= ibujar as formas de onda de sincronieacion de sli de varios tpos to fipflops en respuesta aun conjusto de sedales do entrada, Reconocer ls diverosrimboles IEEETANGI para lot lip lope, ‘Unilin los diagramas de transicin de estado pare describ Ia operncill Conectarrepstros de desplazamiento como cicultos de wansterenca de d Enmpeer los Hlipflops como creuitos de division y conten de feeuene CComprender as caracteristicae comune de los deparadoces de Scint, Apliear ds pos dstinos de manoestables (one hots en el seo de Reeanocer y predecir los efectos de desase de eo en lo ircuitos sf iagnostiar falls en diversos ips deereuites con flip tops Escribir efdigo en HDL par los latches nilzc primtivas, componontesybibliotecas logics eno céigo de HDI Construirczcuites a nivel estructura a partir de cicros components. @_ INTRODUCCION ombinsctonalos, cuyosniveles de salida en cualquier instanto son dopendicat ‘deTos nels presents en ls envades en exe instante Cualgulercondiicn fiteror on relacin con locales de entrada no lene efecto alguno sobre Lgl talide actuals, ya quel ireuitos egies combinacionales no tienen mem [CSrmayora de lor stemasdigitlesconsinen tanto do crestor combinaciala ‘como de slementos de memoria, La igura's1 muestre un dlagrama de bloques de un sistema digital gener combina its compuerts las alas de Ter elementos de memoria. El euito combinacionsl opera sas eatradas para preduci tris slides, algunas de las cuales so wlan ‘leternina los vlotes baariosquese van a lmacenarenlosclementos de mem20 fo un satena dial, sever Carre SIFLINELors ¥bnsrosvOs RELACIONADOS 4 — | ‘As ver 1s salidas do algunos de os elementos de memoria van alas entradas de ds compucreaslogica ex lou cceits combinacionales, Este proceso indica que as elemento de memoria mis importante es el Mipflop, el cual estéformado por un conju de compuertas lgieas. Una eompuerta logis por st sola no tee apacidad de almacenamiento, sin embargo, varias de ells pueden intersonectarse ‘its liplop (que te sbrevian om FF) se tlizan varios areplos stator de Ta figura 521@) es el tipo general de simbolo que se wlza pera un tip op. Aki oo moctton dos slides sdeuiicsdas como Q 9 Q, que ton el avers una do ‘tra Q/0 son Ian designaiones mas comnes que se tran para las tala den [FE De vor en cuando utlinremos otras designaciones tales come XK + 14, por ‘onveniencia, part identifier los dstinte FFs en un cicutolica, Ta slide es la slida normal del FR Q's sald imori dol FE Cada ver que sos refevms al estado de un FE, estamos haciendo releroncia al estado {desu slida normal (Qs sphreentiende que ma ssida invertda (0) esta en] {estado apuesta Por ejompl, si docimos que un FF se encuentra on cl extado ALTO {Giesigifice que Q~ Tesi decimos quo un EF se encacntraen el estado BAJO (0), Sipniica que Q'= 0. Desde Ioego que a estado de Q slempre sere inverso de 0. ‘Es figura 21h) sitetta Tor dos extador de operacon pouilen paren FF, ‘observe uc al estado ALTO @ 4 (0 = MQ = 0) tambien se he conoce como SET {establecer) Coda Yer quo las entradas « un FF provocan quo cambio al estado G~ Llellamames etablecer el FF, es decir cl FFha sido esublecido. De manera Simla, al estado BAJO @-0 (Q = 09 = 1) ambi ve le conoce como CLEAR (Gorrar) 9 RESET (rextablocen. Cada vez que las entradas de un FF hacen que ‘ambie al estado Q = Dellamamos horaro resteblasr el Fces deri el FE ha sido [asa a | Ge side EHLEEO! srterenramentto ol of eo sates ° FIGURA 52 Sinbolo goneral do un plop y La dtinklon do sus dos posible estadosFIGURAS3 Un Pes estado o os ‘ue se puede mantener ‘hando SE1™= RESET Seccnn 54/L4reH be conruents NAND a bore (restalesid). Come veteaossniches FFs tienen un entrada SET ye wit fentrada CLEAR o RESET, la cual se uiliza para excita el FFyHevarlo un estado te salida especiic. Come india cl simbolo ea 1a figura $2(0, us EF puede tener waa o mis entradas, os eal se tilzan para hacer que el FF alterne (*iptlop”) entre sus lin FF necesitan actiarse slo forma momentanea (pulss) para prorecar wh faimbio en el estado de sada del FE, que la sali permaneceraen eve mew stad igcluso hasta deapucs do que se aeabe el pulso de entrada. sta es a ‘rcrernica de memoras del FE "Al fipiloy a Ta contca tomb con otros nomabees, indiayende latch y ‘multiidradorbestable, EL termine latch so utlza para cerostipos de flip ops fe descrbiremos mas adelante. El termino muftivibrador bustbie es el nombre ‘nico mis adecuada en espatel para un Hiptlop, pero es demasiado largo come bors tlerl regularmente 5-1_LATCH DE COMPUERTA NAND El circuit de FP saa blsico pede crear u paride dex composrtaa NAND o fe des commpuertas NOR. Ela figura 53(a) se muestra la vers con compuerts NAND tla cual se le conoce com latch de compuerta NAND o simplemente latch Tas dos compuertas NAND estan retroalimentadas en forme transversal, de manere ‘gue ln sald dela conpwerta NAND- ests conecteda tuna de las enteadat de Stnpcrta NAND-2y vicvora, Las adas de La compocrensidensificads como Q ¥ Drespectivament, sos Ia sidan del ath Majo condiciones sores tn tle {a siempre sera cl iverso de la ata. Pxisten dos emeadas para ol atcha entrada SET es Ta que estblece Qo el estado 11a entrada RESET esa que reseablee Oa iia Pirlo general Ins entradas SET y RESET permanccen en el estado ALTO, sma de flag caabard 4 BAJO mediante ua puis cals ve que ae quiers cant tl estado de ls saldas del latch. Comenearemos nuesto andisis mostrande que hay dos estedos de salida con Te misma probabidad cuando SET ~ RESET ~ 1 Le figura 53a) macstra una de eats ponbilidades, en donde tenemos gue Q'~ 0 {Cuando Q'~ 0, as entradas para la cormpuerta NAND!2 som Dy lo eal pro fiuce QI HI de Q hace que la compuerta NAND- tenga un en amas entradas Dare broduir una slida de 0 on @ En efecto, lo que tenemos sl nivel BAJO en Ta sellda de la compuerta NAND-l que produce un nivel ALTO ea [as ‘puerta MAND lo cul son ver msstene In eas de ln eompucr enBAJO. Te segunda posible se macsta en figura 5) en donde @ El nivel ALTO de la compuerta NAND- produce un nivel BAJO ex le slide de 1 fompaerta NAND.2. el cal aS ver mantbene la sallda dela compuerta NAND- et [RLTO. De ests frm hy dor posible estadordeslide cused SET ~ RESET ~ 1; fnmo veremor mis adelante, a gue se denn momento dad, dependeré de loaue haya acerido antes on as entra.zm ‘Carruio SIFLIMELoPS ¥onsrostvos RELACIONADOS ‘Cémo establecer el latch (FF) Ahora vamos a investiga Io que cure cuando se aplica un pls la entrada SET ‘para mantencta unos momentos an nivel BAJO mlentras que RESET se mantene ‘ALTO. Le figura 54a) muestra lo que ocure cuando) ~ Dantes de que Se Drodusea ef paleo. A medida queseapiica un pulko a SET pars que camble 4 nivel [BAJO em cl dompo to Qcambiars 4 ALTO y este nivel ALTO obiaaria Qs cambiar ‘BAJO, de manera que le compuerta NAND- ahora tine dos entradas en BATO. Pardo tanto, cuando SET regese al estado ten aside del compuerta NAND- permanecen en ALTO, lo cual asu ver mantende a slida dela compuerta NAND 2 » Ley © FIGUIEA 54 _Aplicocén do un pls ae entrada SET para que cambieal stad 0 cuando 2) Q =O antes ‘elpuleo en Sih) = Lanter dl pale on SET Oderve dus ch ambor carn, termina em RTO: fntes dl poten RESETS) fants del 1a figura 54(b) muestra lo que ocuere cuando Q~ 1yQ™ 0 antes de a splicar i del palo en SET Como QO yaertd mantensendo la salida dela compacréa SAND. En ALTO, el pulso BAJO en SET no comian! nada. Asi cuando SET are Se 8 ALTO, os salidas del latch seguir en el estado O= 1.0" 0 ‘Para sinttizat ta figura $4 diremos que un pulso BAJO en la entrada SET sempre hard que el latch termineen el estado Q~L A ests operacin se le conace Cémo restablecer el latch (FF) [Ahora consideromos lo que ocure evando se splica wn pul ‘para quo cambi a nivel BAJO micntas que SET se marti Is entrada RESET we o oe RSET pu cmb enn RIO 0) 0=0 sean mi inde aseIGUEA 56 (2) ten WAND, cy tabla de finclones, fh = Seccnn 54/L4reH be conruents NAND 23 '55(a) mucstea lo quo ecurre cuando Q-~ 0 @ ~ 1,antes de aplicar cl pulse. Como (Q-~'dya eat manteniendo in salida de la compusrta AND. en ALTO el pul [BAJO en RESET no vended ningun elect, Cuando RESET regreve «ALTO, las das del latch seguir en el estado QO OT ‘a figura 50h) muestra la stacién en donde Q = 1 antes de ln acurencia det palso en RESTABLECER. A medida que se aplica wm pulso en dice ternal, pats que cambie a BAJO ent camblrs @ ALTO y exe vive ALTO obligara a Q mbar 4 BAJO, de manera que la compueria NAND2 ahora ene dix entradas en BAJO. Asi, cuando RESET represe a ALTO ent, la salida de la compuerta NAND 2 permanecei'en ALTO, lo cual as yex matendr la salida de Ta compuerta NANDA] en BAJO, Pata sintetizar Ia figura 5-5 demos que un pulso BAJO ex la entrada RESET sempre hard quel atch termine on lextado QO. esta opericon ele conoce ‘oma borer rstablcer ath, Establecer y restablecer en forma simulténea El timo casos considerar es cuando ae aplica un polso simultane als enerada SET y RESET para que camblen « BAJO. Pato prodiciranivelesen ALTO en ambas Salida de los compuertss NAND, de manera que Q™= Q~ 1-E evident que és {3 on eomcdn tslcable yo cus ge sc ne Bos ts sles deb er ol verso un de Is otra Adomds cuando lau entradas SET) RESET represen nivel [ALTO cleat de sada resltante dependora de evl oa la entrada que rorese {ALTO primero, Las tansiclones simultneas al estado 1 prodcirdn resultados lnnpredcebles Por estas razones, no es comin ular lacomdlcon SET ~ RESET Deen el Inch NAND. Resumen del latch NAND 1a operacién ames deserita puede eolocarse de manera conveniente en una tabla de inclonesigra 5-6 se sinetza dela sguiente manera 1. SET = RESET = 1, Esta condiciones el estado normal de repos, y no tne sfecto sobre el extado des salida La salidas Qy 0 permaneceran enol estado SET =0, RESET = 1. na condicin sempre provocars que Ia slid cambie a ‘stado Q = Iyen donde permanocord aun despucs de que SET regress @ ALTO, ‘eno see conoce como enabler e latch SET = 1, RESET ~ 6. Esta condicn siempre produclré el estado Q = 0, en onde pérmanecers ta sala ain después de que RESET raprose a ALTO. A tose le conoce em borar-o vetablcer latch SET ~ RESET ~ 0. Esta condicin iota de esablecer y barra el Itch al ris tempo, y produce Q.~"Q-~ I. Slat entrada serogrenan a en forma Simulnea, of estado resultante seri improdocile: Esta eondiion de entrada fo debe wars.m4 Carre SIFLINELors ¥bnsrosvOs RELACIONADOS Representaciones alternativas De la descripcin dela operackn del lach NAND debe quedar claro que las enta- das SET y RESET son etvas en BAJO. Ta entrada SET establecera Q™= 1 cuando SET canbe « BAJO, la entrda RESET boceard Q ~ O cuando RESET carbie a [BAJO Por esta rnin, a men el lteh NAND se dibuja iseande le representae ‘i aitermatien para cada compuerta NAND, como se esta om le fgwra 3718) {Las burbajs en es entradas, et como ol etiquerado de lessees como SET y [RESET Indican el estado aeavo cn BAJO de estas ontrades (Tal Vz oleraFepasat Ins soctiones 3437314 que hnblea sobre este tema) “a figura 5.7()masestra una opresentaion em logue smplifcad la eal te Iiraromas algunas veces. Ls eiquetas $y Rrepresentan as entradas SET y RESET, sla burbujs indian Ta naturtera activa en BAJO de estas entradas. Ceda ver que lulcemos este sib de blogue, representars un atch NAND. {ahrepresenacin 7 S eds ob blsguesmpiseade uso o ° ‘Terminologia ‘Al acclin de rectahacer un FE un latch también se le conce como bora, ambos ‘érminos se utlizan sin distincin en el campo digital De hee una entrada SEECLEAR. a ° as entradas del atch 57, Suponga que al niio Q~ Oj deteraie la forma de onda de Q FIGURA SS jmplos3. Ar a figura Solucén Al prneipio SET ~ RESET ~ 1, polo que @ pormanccord en el estado 0. £]pulso ‘BAO que ocurre en la entrads RESEM ex Gl Gernpo 7; no teadea fort ya que @ seencunta de antemano on el estado boreado(FicURASS a) Contactos produces ‘Wanscanes pes, (yiaten NAND ‘iad para liminar Incaraptormecinlco Succ VT De COMPLERTA NAND 28 La nica forma en que Q puede pasar al estado 1 6s median un pulso BAJO fn la eutrada SEE: Esto oeurre en el tempo Tix cuando SET primero cambia 3 [BAJO Cuando SET regresa al nivel ALTO en Ty. © permanecera en su nuevo estado ALTO. hl tiempo T, cuando SET cambie@ BAJO de nuevo, no habrd efecto sobre Q ya que se eneuents de antemano cn el estado 2 ‘a nia forma de regres « Qe mew al estado Des mediante un puso BAO ‘en a entroda RESET. Pstoocurr en el emnpo Cato RESET represa a ten el Uempo 7, @ peemancee en el estde BAJO. ELejempl 51 muest que slide del arch recuenda* la kms entrada que se activiy no camblard de estado ano basta que se ative la enttada opuests ‘as imposible bene una Imocinico ébido al fonomeno conocido como rebetes de contacto, Esto se lvste {en la figure 54a), en donde la eclon de mever el inerruptor de la posicion de ntact la 2 produce varias tansiionesen el voltae de salide, « medida gue tlinterruptorrebota hace contacto Io interrumpe com el contacto 2 varias veces) Sntesde detenere en e contacto 2 ‘Pot lo general les transciones multiples en I sofal do salida no duran més do ‘nos cuanto milisegundos, pero podefan se inacepuubles en muchas aplicaciones Un latch NAND puede willetse part evtar que la presencia del rebore de contac: tos afecela sald. Desriba la operacon del circuit para “elminar rebotes en el Imverrupre” ae a figura 5:00), a ' Eieonaee wongee BER «216 % Carirno SIFLI-FLORS ¥DIsPOSIVOS RELACIONADOS Sotucisn Sepenga que el foerraptor et detonigo en a posicién 1, de maners que le entra. 4a RESET esti en BAJO y ~ 0, Cuando et interuptor ce mucve ala osicion 2 [RESET canbiara al kel ALTO y aparecera un nivel BAJO ea la entrada SET cua deel interruptor hapa cl primer contact. Est hack Que Q — Len cusina de eno ‘tants neneregundos (el tempo de respaeat dela campaceta NAND). Aor st limerraprr rebota del contacto 2, tanto SET como RESET estaran en ALTO 9 {no se vera afectades pemanecerd en ALTO. Por lo tanto, nada ecurrird en Qa Imedida que ol iterrupoe rebate del contacto 2 antes de qu por fn se detenga en Ts position 2. ‘De ia forma, cuando el interrupter se mura dels posicin 2a la posicén 1, se colocer un BAJO on In entrada RESET cuando haga oi primer contacts, Esto Dondiéa Qen el estado BAJO, en donde permaneceta sun ¥ cuando el inerruptor ‘boca en el contacto 1 vars veces antes de detene De ext forma a aida en Q consti de una ‘neerepro se maces de una psicion a I ea transcin cada ver que ol 5-2_LATCH DE COMPUERTA NOR ‘Puedon wsarse dos compuerts NOR acopladas en forma wansversal para formar lo que se conoce como latch de compucrta NOK El artes, que se muses en la ira $1042, es similar al atch NAND a excepcion de que las valida Qy Q parecen en dss Oo jE 2 Tpemeeo -a-0 mane ™ © ‘ FIGURAS:10_ (a) Latch de compuerta NOR; (b) tabla de funclones (© silo de Bogue ‘odemos realizar el als de ls operacn del atc NOR exactamente de la sis forma gue lo hiimos par el latch NAND. Los resultados se proporcionan Ta tabla do funciones do Ta figura 510(b) ys snttian dela siguiente manera! 1. SET ~ RESET ~ 0. ste sel estado normal de repos para el atch NOR y no Hone efecto sobre l estado de la salida,Qy Q permanecerin en sl estado QueSucc 52/L4TH De COMUERTA NOR a 2. SET = 1, RESET = 0, Hata condiciin sompre eetalece ‘manccer ain despacs de ue SBT regress a0. 3. SET ~ 0, RESET ~ 1 Eta condicin siempre barra Q = 0 en donde perma Incr ain despads de que RESET regrese 10 4, SET = 1, RESET ~ 1. Esta condicln trata de establecer restablecr el latch lism timp, y produce Q'= Q~ 0. Silas entradas se roaresan Den Ferm ‘Smulknes, el etadn de tla esutante rer impredecibe. Eat condiion de ‘ontrada no dbo wise. ELlatch de compuerta NOR opera exactamente dela misma forma que oath AND, slo suc las entradas SET y RESET sem setivas ea ALTO, ea ver de actives [Se AJO, yet estado dotenie norms sara ‘ALTO Mmediane un pulso ALTO en Ia entrada SET. cambio Dlso ALTO en la entrade RESET. El sinbolo de blogue simplficado para el latch ROR ent figura $10) eo snvatea sin burbuja en las entradas Sy Ry eat indica ‘que las entradas vom atnas em ALTO. nga que al principio @ = 0 y determine la forma Set atch NOR de Ia igars 512. Opera las entra rpms a A wer TT En un principio, SEE » RESET » Glo cul no tne efecto sobre Q, que permancce fen BAJO. Coando SET cambie a nivel ALTO eel tempo 7, @ ae etablecers en {Fpermanecera ah an despues do que SET roprese 20 en >. "En , la entrada RESET cambia a nivel ALTO y bora a para que quede en el estado 0. en donde permanecerd ain despuds de que RESET regrese 2 BAJO Fl pulso RESET en Tzno tiene efecto sobre , ya que de antemano se encuentra ‘on BAJO. puso on SETen ol emp Teregrsa'a Q de nuew aon donde perm ‘cera por tempo inden, [ejemplo 5 muestra que el latch “reeuerda™ a iia entrada que se ate _y no cambiar de estado sino hesta que se ative la entrada opuesta, MBB 2 cc cic snp quo pode watts par dv Imerrupein de un har de ur La ua seenfoca en un footransistor que estéconece {ado ema eonfiguracign de emisorcomun para opera como un iterrupese Sopongs fue el latch se ha bers previamente para quer enc estado 0, pr lo us se Seibel iterreper OWI dora urs tetany Gevcriba le que cours se inte Frumpe por un momento el haa de TueCarirno SIFLI-FLORS ¥DIsPOSIVOS RELACIONADOS FIGURA 512 Elemplo Solucién Cuando hay luz en el fototransistr,podemos supener que esti conduciendo al 100%, de manera que la esstencla ent el colector yl omlsor es mu pequeha Por ende, estar crea de OV, Esto coloca un BAO en la entrada SET del latch, de manera que SET = RESET ~ 0. “Cuando so interrumpe el haz do lol ftotransstr se apagay su resitoncia de eolectoremisor se hace may alta (es deci, en esencia es un civcuitoableto} Esto nace que se eleve sta un valor sproximado de $V cn esto se acti la entrada Sila cual establece a Qen ALTO ydesactiva a alarm or ota iad, @ permanecera.en ALTO yl arma permaneceréencendida ain cuando ty rogresea DV (es dei of hax de az se interrampio solo por un momento) ‘ytque SET y RESET estarin amber en BAJO, lo cual no products cambio alguno ae En ests plicacin se utiliza I caractristca de memoria del latch pars commer tir ona nourencia momentanes (nterrapeion del has) en una said coment Estado de un flip-flop al momento de aplicarle energia Ja salida de on flipflops sus entradas SET y RESET se encuentran em su estado activo (pr e}emple,S— R= para nlatch NAND, SR ~D para un latch NOR) Se lene lo misma peobabilidad de que el estado Iniial ea Q™ Dgue Q™= 1. Esto dlegenderd de clertosfactines tales coat los lempos de propagacién tern Ia fstado especifico para asegurar Ta operacin apropioda de un ere entonces {tsbe coloeerse en ese estado modiante In actvacion momentinea dela entrada SET o RESET al priocip de le operacin del cain, A caenuda, est se loge Splicndo an puso en entrada apropiadaCarirno SIFLI-FLORS ¥DIsPOSIVOS RELACIONADOS 2 Una flla interna en un componente de la compuerta NAND 21 que evte ave Fesponda en forma apropiads, 3. La slida se mantiene en BATO, lo cual podria ser ocasonad por: (@) 213 en corto interna terra (8) 21-4 en conto interno a wea (©) 222 en como interno a terra {) Bl nodo Qen corte externa terra ‘La comprabacién con un éhmotro de a serra determinar scualaiora do ‘estat condiciones esta presente. Una fevston visual deberdrevlarcualquee dia Qeacar on corto tnteeno o extern con Viz? Al realizar el ands nos ora la conclusion de que esta no podria era falls. SQ etuvier en corta com ‘Yee esto no evitaria que alga Qcambiara a vel ALTO cuando SET combi a BAJO. Como 0 no combia a ALTO, ¢:ta no puedo sor la fall. La ran por la cual @ parece permaneeer en ALTO es que Q permanece cn BAJO, eso mantiene 2 en [LTO mediante ls compuerta NAND ifeeae 5-4 _PULSOS DIGITALES ‘Como se puede verde nvertre diserraclon sobre los larches SR, hay sivasiones en Jos sistemas digitale en las que ons seal cambia de an extade normal inactivo Tena epacstn (activo), promcando to. Despuds, Ta Seitalrogrese« su estado inectio mentees que el efecto dele seal que se activS ‘eclestenente permanece en el rst, A estas seals s ls conoce como pub tony es muy importante comprender la erminolagiaasoclada con los plane las formas de onda de ls mistmos A un pulso que realiza su adecuada fancion cuando mbia 8 ALTO so Te conoce como puso postiee ya un pulso que realia su debida fncién chando eanbia« BAJO sl conoce conte pulse negative Ba los eteuitor ‘reales, «una forma de onda de plso le toma empo cambiar de nivel al oto ‘Resto tlempon de ansiclon se let canace como tempo de subida (9 tempo de falda (ys les define como el tempo que tarda e voltaje en cambiar entre el 0's 01 90% dol voltae de nivel ALTO, como se muestra enol pulso postive de 1a flgiea 5 44(a)-Al tanscion l principio del pulse so le conoce come Hanco posit ‘vo (de subida)y la tanscin al final del puso ele conace como lanco negativo {deesida) La duracion (anche) de psp (fy) 4 le define como el tempo entre los Puntos cuando los flancos de subiday de eaida se encventan al 50% del nivel de ‘ltaje ALTO, La igura §14(0) mucsra ua pals ato en BAJO o negative,Succ 5 SISERALES DE RELY ¥ FLIFFLOPS SINCRONIZADOS FOR RELOJ ma iGURA 514 (a) Un rae posto yay usa sste Tw ana terminal de sald fstos dice que, por Io general el ulso RD tene un sch (2) de 30 nun emp fe sabida ede 19 ne yun lompo de end 1 de LO ne Hagan dibujo on excala el palso RD. Solucion a figura 5.15 muestra el dibujo dl pulse. puso RD es activo en BAJO, por lo ‘nea flance anterior enn lanco de eaida medida en hase aye flac posterior rel flanco de subida medi en base fe FIGURASI5 Eleaolo 5-5 SENALES DE RELOJY FLIP-FLOPS SINCRONIZADOS POR RELOI !sineronos, las saldas de Tos crcitos logics pueden cambiar de estado en cae ‘Guler momento en el que una mds de las entradas camblen Un sistema asincono 5 por general, mis eel de disefiar que un sistema sineronc de igual forma el proceso de dagndstco de fans ex nin weeilo para nstemas sinrone Tin Tos sistema sinerones, oe iempor exiere en low quo coalguiorentrads| puede cambiar de estodos se decerminan con hase en una seal que se couoce Eventiamente como el Fela} Por lo comin, esta sehal de flo} es un tren de pulsos Fectangulares9 une onda cusdrada como se mucetra ela figura S16 a teal delFIGURA 516 Siates ere Carirno SIFLI-FLORS ¥DIsPOSIVOS RELACIONADOS elo) se dsteibuge cn ods las pares de item la mayor (3 no 6 que todas) de las slidas eel sistema pucen cambiar de estado slo cuando el rel) hace Sina transiion. La figura -10 muestra las transiciones (ambien llamas fens. {Giando oi volo cambia de ws Oa un Iso lama transiion de pendionte posiira (PGMy cuando elo) eambin de 1a O se e lama traalelén de pendlente negativa (NGI). Uillzeremos las abroviaciones PGT y NGT ya que eto termes aparece ‘on mucha frecuencia ao largo del texto, TEs mayorta de fos sistemas aigteles son prineipalmente sincronos (aunaue sempre hay algunas partes asincfonss, ya que es me fcl lsenary lagnosicar fellas en los cireuitssincronos Bl diagnostic de falls se feta debide que las ‘align dl eircito slo pueden canbiar en nantes especifica. En otras polars, ‘foo se sineronza co las vansiciones dela seal de rele [i ace de sneronzacon dela sales del el) se Toga através de uso de Stncroniades por ee) los cuales esta dsedados pea camblarde ested ova de las dos raeicones del elo. Testers Tein epee mn 1a velocidad ala que opera un sistema distal sincrono depende de a frecuen «ia con la que ocarre fos ellos dl ceo) Un ello de reo} semide ese una POT haste siguiente PCT, o desde una NGT hasta la siguiente NGT.Al tempo que se requlere para copletar ua elo (segundosfcl) ae le conace como periode (1), ome se muestra en figura 5:16(), Por lo general, se hate seferencia sla Yloe fad de un sistema digital con base en el nimero de ciclo develo} que ecurren en 1S itowsegundo) alo cl se Te conoce compo feewenela(F del eo}, La unided ‘stndae paral ecueneie sos ls het: Un hert (1H) = 1 eellegundo Flip-flops sincronizados por reloj ‘orios pos de FF sineronzados por rloj se wolzan en una ampli varledad de splices, peo inte de conentar nests cau Bl vetpecin, dcaebinemed lad 1. Los FF sincronizados por relojtenen una entrada do rel} que, por lo gono- ‘al se identifies como CLK, CK 0 CP Agu! utlizaremos CLK, come muestea la figurae S17. En ta mayora de los Fre socroczadoa por cella entrada CL ‘eparada por flanco, oc saifica qu te activa mediante na traiciin ‘seta esto se indica por la presencia de un pequefo wngulo eal enreda ‘CLK, Lo cua conasta con os latches, quo se opera poral ‘ialigura 57a) os wa FF com us pegue tngul en su entrada CLK para {te posites (PGT ninguna otra parte dopo de entrada fonds fae sobre 1a entrada CLK. Ene Mla $17() el simbolo FF tiene una burbuj, at como un rdngulo en su entrada CLK. Esto significa que la entrada CLK se set ilo ‘Ceando ocurre aia transicion de pendionte negativ; ninguna ola parte dal‘neronisado or rel dlereaj (CURD que se Scuvage sta on @) a PGT ya NGI. Las Insc activa dl ry é eS FIGURA 518 Las ‘ntadse de conta Gran dompo te ames Selntraniionsten era y() dt rosin eto del Succ 5 SISERALES DE RELY ¥ FLIFFLOPS SINCRONIZADOS FOR RELOJ Fe Fie /_4 /L_s 2 Los FFs sineronlzados por reloj enen una o mds entradas de como! que Peden tener trios nombres, dependiendo de su operaclon. Las entradas de mtrol no tendran efecto sobre Q'sing hasta que ocuealatransicion activa del rele} En otra palabra, sw efecto ent sinronizado con lawl queso aDca 3 (CLE: Por esta razon se les conoce coun entradas de coutrl sincronas. or ejemple, las entradas de conta del FE dela figura S17) ao tendo fect sobre Q ino hasta que Oeura la PGT de Ia seta del rel. De ial forma as entradas de contol en la figura 517(b) no tendrn fest sino asta ‘que ofurre la NGT do Ta setil dt 20, En rosumen podemos decir que ls entradas do contro ACF para cambiar nlatras quo la wansiaén activa ca ‘el cambia, Las eturadas de contol contalan of QUE (ex dec ‘Chmbiaes a sald) a entrada CLK determina cl CUANDO, ‘Tiempos de estabilizacién y de retencién Deen cumplite dos vequerimiestoa de sneroninactn ton FF sineroninado vor elo} saa responder en forma contiable sus entradas de control cuando acura Ta teansicionsetiva en CLK. HstosrequerimLencos se lustran ela igura 18 para ut FF que se dipara en una POT. El tiempo de eatabilizcin (1) ec emipo gue va juste ates de a transi aceiva doi seal CLA, dorante a eal a entrada de contol debe mantenors en vel apropiado Pr Io general, los fabricantes de civeultosinteprados espeifican fluempo de estalizaion minim permisiblec (min). Sino se cumple este roque- Fimiento de tempo, el FF tal ver no responda en forma coniable cuando ocurs el EI tiempo de retencin () os el tiempo que sigue justo después dela tran- sicin activa dela sehal CLK, durante Ta cual lent de contra sincrona debe Imantenerse ene alvel apeopiad, Por lo general os fabrleanes de ects Inte al L \ ® ©Carirno SIFLI-FLORS ¥DIsPOSIVOS RELACIONADOS gadosespecfican el valor minim seeprable para l tempo de reteneén ty (al) Sing se cumple este requerimiente, el FF nose disparra en forma coniabe. Por loateror, part asegurar que un EP sincrunizade por el] responder et fea spropada cuando ceueaIatronscién activa de ol, ie otras de contol Gabon {star etabes sn cambios) drante cuando menos u temp ual ia) anes de {ntansein del relojy darateeusnde ees nemo gual af ca) dep dela ‘warsicen del reo ‘Los tlipsflop de Cltendraa valores minimos permisbles para te ren eoréen de os nanoveaundos. Por lo gouorl los Wempos de establlzacin se ebcventran ea ervalode3a50 ns mientras ques de retencion son dea 10 ns, Observe que ‘ste tempor se min entre les punts del 50 por cent ela trasicines Estos reguerimientos de sinconizaion son muy importantes en fos sistemas sincronos ye que, como verembs, habra muchas sitvacines en 1 que las entradas {te contol sincronas para un FF estén camblando @ un Gampo ca igual gue la fourada CLK 5-6 FLIP-FLOP SINCRONIZADO POR RELOJ EN S-R 1a Bigure £1000) mucsra el simbololgico para wa flip-top sincromizdo poe rela} ‘Spmfiea quo cl FF peede cambiar de ctado slo cuando tna seal que so spiea entrada de rele real Ta ransicon de 0-1 Les entades $y R cantclan ‘stado del FE dela misma forma como se desis antes parse latch de camper {SINOK, pero el FF ne respon a estas entradas sino hasta que acute la PCT e Ta tabla de Tanciones de la figura $196) muestra cémo responder to salida LFF oa PCT ena emrade CLK pare las diversas combinocones de Tas entradas (nen de Ia PGT Rta nomenclatra te wtiza 2 menudo por oe fabricantos de ‘iret inteprados on la eas de datos dels Cs Tas formas de anda de la figure 519% Mstan la oporacn del fp-op $3 sinetonizao poe rel I suponemos que se estn cumpliende lo requerimentos para el tiempo de estabiliacion ye iempy de retencion en todos lo sos pode ‘mor analiar estas forma de onda de a sions mans 1. Al prinipio toes las entradas son Oy se asume que la salida Q es 0 esto es, ano 2. Cuando ocure la POT del primer plio de reloj (punto) ls entradas Sy soa. ‘amas por lo que el FF ose re lectadoy permanece en el estado Q™ 0 (os ‘ecin,@ = 4 AL ecurre Ia PGT de segundo pao de reo} (punto) a entrada S ahora eats ‘en nivel ALTO, mientras que sigue en BAJO. Por ende, el FP se stable para ‘quedar en el estado 1 durante el ano de subida de este pls de rel) 4 Cuando tereer puso deel producosu cransckn postva (panto «encuentra ‘quo "Dy R~ tle cual hace que el F se bor para quedar en el estado 0.FIGURA 5:19 Fp flop St snerniznd fe un puto de reo} (abla de ancones, (@teemar de onda Sncca 56/ELIPFLOP SRCRORTEADO POR RELOY EN SR 25 =e roe eye | | amen + cK alt] ago = ee eo ofa ~ AAA 5. El cuarto pulsoestabloce l FF una vex més para quedar en el estado @ (punto 9, yargve §~ 1 R~ 0 cuando ocurte el anc posts. 6. EL quinto puts tambien encuentra que $= 1 R = O cuando relia su trans- ‘én de pondicnte positiva No obstante, Q ya fe encuentra on nivel ALTO por Hay quo recalcar de estas formas de onde que ol EF no so ve afetado po teansiciones de pendicntenezativa de los plsos dl el Ader observe ue ls tina tansicion de pendiente postiva en la seal del reo Las entradas Sy R son entradas de contol sincrones,conrolan el estado al que cambara el FF cuando Sour l pulse de volo} La entrada CLK os In entrada de isparo, la cual have que (TPP cambie de eae de sewesda con el siel dels entradas Sy enanda course ‘Ta figura §20 muestra cl simboloy la tabla de funciones para un flip-flop sine ‘eonado por reo] en Se que se dlspara cot la tansilon de pendent nepdtva fn'su entrada CLK. El pequeo cielo y el pequeto trdngulo en la entrada CLK.FIGURA 520 Fip-top ‘ependlente nates, Simpicad dees Sin pop sineronendo Cairo SIFLI-FLORS ¥DIsPOSIVOS RELACIORADOS no bch a Sedepa onl {ndican que este FF s dispared slo cuando la entrada CLK cambio de 0. Hate FF opera de fa misma forme que el FF de flaneopositivo, con a diferencia de que In salda pucde cambiar de estado alo en el anco negative de los pulsos de slo (Gunton bjs en a figura 519). Tato el F de dispare en lana postive como STs carlos te messin se vtaban ea Jossoteras atts. Circuits internos del flip-flop sincronizado por reloj en $-R {So es nocesario un anlisis detallado de los cireaitosinternos den FF sneroni 2do po elo} tq todo as tpos so encuentran disponible como Cl. Anao ‘esto interés principal es en ln oporactn externa dl FF nucsta comprensin desta operacin externa puede mejorar s analizanos une version simplficada de Jos creutor interno dl FF. La fisura 521 muestra lo anterior para un fipflop SR Aisparado por tlaneo soit contens tes scion 1. Un Lateh de compuerta NAND basen, ormado por las compucrias NANDS y 2. Un eireito de conduccisn de putt, forme por Iss compuertss NANDA SL pee ‘como mueser 1 figura $21, el detector de Mancos produce un pico estrecho de pondicnteportva (CLK) l cal ocurre en forma coincident coal trac SEvke del pulse de nent LK El cveito de conducion de pals guia™ el pee 3 trans entrada SET9 dela entrada RESET dl Late, de acuerdo con los ive. Jes presentes en Sy K Por elemplocon = 1 R = Ola seal CLK* se invertey se ‘asa através de Ls compuerta NAND-! pars produce un palso BAJO en a entrada SET del ltch ln cuolextablece Q~1. Can $0, la sel CLK se neertey 20 pas através de ln compuerta NAND2 para produce un palso BAJO en la entrada RESET dot Inch, ia cual establoce Q "a figura $204a) muestra cbmo se Eenera la sefal CLK: para los FFs disparados por flanco que ve disparan con una PGF EIINVERSOR produce un retraso de unos anton sanosegundes, de manera que Ins tramiiones de CLK cesrran on pooicc 57/PU-FLOF SRCRONIADO POR RELOT EEK a [ L aR + { oR - 4 ' i ‘ 4 rt I ®) » FIGUHA.522_tmplementacin de cies detetores de fancos ques utnan en Mop eppadspor Sc) Po) NO traci Slo pas en CLK porn geer sespuds de las de CER. La compuerta AND produce wn pals desalida que est en hivel ALTO silo durante is pocos nanosegundas cuando CLK y CLK se eneventran Ambas en ALTO, EI resultado es un pals estrecho en CLK*, que ocurre en la PGT ft CLEC El aroplo del igre 5-22) produce de igual forma a CLA* en la NGI de (LK paca los FFs gue se daparaa con una NCT. ‘Como la sefal CER® atten ALTO durante nes Guang nanotegundos,Q 6 ve afecada por los nvelos ea Sy eso durante cory snr, dante y depts de Ta ceutrencia del flanco activo de CER. Fsto es lo que proporcionaal FF su pro Pledad de disperarse por tances 5-7 _ FLIP-FLOP SINCRONIZADO POR RELOI EN J-K [a figura'3.23(a) meses an lip fap sincronirad por elon .K, eleva se dipars orc lanco de yendientepositiva de la sefal de eo} Las entradas K contolan {Lestao det FF de a misma forma qu as entradas Sy Rcttolan el fps SR, Slo por ona gran dlerenis: le condicin J K~ 1 ro prance une sada ambigu Pra esta condicion de <1 FF slempre camblard su estado opuesto al moments ‘onsque oeurra a transiion postirs dels weal de ria} A este modo de aperaciin ‘Sele conoce com el modo de conmutacén. En este modo, si tanto eome Ke dejan {Sn ALTOvel FF camblard de estado (conmitars) para cada PGT del rela. Ta taba de fomciones dela figura 5 25(a) sitetiea Informa en qe cl Sliplop LIK responde a Is PGT pars cada combinacién dey de K Observe que Is table de aneiones os I mix sue parse ip flop sincontac por ren} em SR (gars 519), excepto por ln condicion J~ K'~ 1. Este condicin produce Q ~ Qn ta cuel Signa ue el nue valor de Q ser el invers del valor que tenfa antes dela PGT, Sta e In operacin de contain8 Cairo SIFLI-FLORS ¥DIsPOSIVOS RELACIORADOS — e+ pay —a FL ex Ee [S| t |e kK a BLS EW Bice ® ° FIGURA 523 a Flpifopsnconiado po telo en 1% ave esponde io & ‘ano post de elas tras donde = La oporacin de este FF se lusts en la figura $23(b) mediante as formas de fonda Una ver mds, suponemos que se han cumplid los Yequetimientos paral tiempo de estabilisciony el de tenn. 1. Al principio todas las entradas son Oy 46 arume que Ia sada Q 0s esto 68, at 2. Cuando ocure el lanco de pendent positiva de primer pulso de relo} (punto ‘Spent la coodicton J =O, = 1 Por end, el EF ae eetablocer para queda Shclestado g = 0 53 El segundo pul de reloj encuentra queJ~ K-~ cuando realises eanseia ‘poritiva (punto Hato ace que el conmmea ot extace epaceea Q= 1 4 En a punto en la forma de nda dal rloj Jy Kaan embas Oper Io gue ol FF no cambia de estado en esta transiion 5. Enel punto g,J= Ly K = 0, Esta es a condicin que esablece Q para quedar ‘nel estado No dbstane ya se encuentra en T pr lo qe permaneeert a 6, Enel pun ,/= K = 1 por lo que el FE conmta asi estado opuesto, Lo mismo ‘ocure en el punto k De esta formas de onda podemosobservar que el FF nose ve aectado or el ‘ance de pondentenopativa de los pulsos do rol). demas, fos niveles de as ens- fdas) yo tenen efecto, excepto cuando ocucte ia PCT dela seal Gel eo} Las ‘entradas fy K por a slas mo pueden hacer que el FF cambie de estado a gues 524 muestra el simbalo para tn flip lop sincroninad por reo) en LEK que se dispara on las ansiciones de pendientenegativa del eal del rele. HE pequeno cieulo en la entrada CLE indice que ‘este FF se disprara cuando laFIGUKA 524. Hip top ‘Hise se ispara slo & FIGURAS25 Cicito steno del pop spared po Mabe Secca 5 7/ELIPFLOP BNCRONTZADO POR RELOT EX JFK za | 6 San TL Hoban 1 ° ae Si ormon entrada CLK cambie de 0. Este FF opera dela misma forma quel FF de lanco Pstve do la figura $2, oxcopro quo asada poe eam de eta so on transiciones de pendionto negativa de le sofal dal eo} (puntos yf.) mbes Plleridades de fos lip flops 1K dsparades por flanco sou de uso coma EV flip flop 1K et mucho mis verti que el flip ap SK, ya que no lene est dos ambiguos: La condicion J~ K'~ 1, que produce la operacion de conmutacion, tiene un ts oxtonso on todos los ips de emtadores binaries. En esoneta, ot Tip. Hop Fc puode hacer cualquier cosa que hace el fptiop 8, ademas do opera en nade Be conmutacion, Circuitos internos del flip-flop J-K disparado por flanco En a figura 525 e muestra una versiénsimplificada de los crits imternos de ws fpf }& disparado po fanen Cootien las mstas tes sccsones que el Ep flop S disparado por flanco (figura 521) De hecho, la nica diferencia entre ls dos circuits esque ay aldes Q Qe limentan de rela alas compuertas NAND (Ge canduceiéu de puso, Esta conexioa de retoalimentaci eso que proporions ST iipflop Jk su operacién de conmutacion pars la candice J = K = G a SL gg Ke 2 rd re [Examinemos ahora est condcién de conmatacién mis de cerca, avumiendo que] = R= 1 y que Qyemmnce en clestade BAJO cuamo oswre’un paleo ELK: Con Q= 0'v 0 ta compuerta NAND I diner a CLK divortida) hacia fntrada SET dl latch NAND para producleQ= 1. St esumlipos que Q est en ALTO fan ocurre un pulso en CLK, la compuerta NAND 2 digi a CLK* inertia) hacia ls entrada RESET del latch para produc Q~ 0. Por ende, Q siempre termi Sede estas pees, ‘Para que le oporecon de conmutacin funcione como so dscrbié anos, pulsoen CLK* debe ser muy esuecho, Deberegresat a0 antes de que las sald ° ¥ Qeconmaten asus nuevos valores de no sera los nuevos valores de @y hart fue el pulse CLK" conmate de nuevo las elidar de athFIGURA 526 a) Fi fp Dre xe dispara SSpentoats pti {Dy formas de ond & Carirno SIFLI-FLORS ¥DIsPOSIVOS RELACIONADOS 5-8 FLIP-FLOP SINCRONIZADO POR RELOJ EN D 1a figura 5262) muestra ol smile y la tala de Funciones para un ip-ap sinco- slzado por elo} en D queso dispara con una PCL A diferencia do fos flipflops SR VK, este Mliptap sélo ene una entrada de contol sincrona D (i cul siniica ‘Gas La oporacin dl fipfp D es muy simple Q cambiar al misma estado gue tépresente en la entrada D cuando ocurra una POT en CLK. En otras palsy nil protente en D so imacenars em el fpf en el instant on que cures It ‘PGT Las formas de onda de la figura 5:26(b Wustran esta operacion ‘Suponga que al principio Q std en nivel ALTO, Cuando ocure la primera PGT feel punto ays enttada D est en BAJO; por ende, Qeamblari sl eta 0. An y ‘sand el nivel dea entrada D cambie entre los puntos ay Bn tene efecto sobre {Gest almacenando el nivel HAJO que se encontreba on Den el pono a. Cuando {cure la PCT on & 9 cambla a ALTO porguo D esta en ALTO on ese momento, Q imacena este nivel ALTO hasta que la PGT en el punio hace que Q camble a JBAJO, ya que D se encuentra cn BAYO an ese momento. De ina manera simi In saltda toma lov niveles presents en Devande oexrren las PGTs en fs puntos ‘nf Observe qua @ pormanecs en ALTO en el punto, porgue D xin esta uid? ‘De auevoes importante recordar que Q puede cambiar slo cuando ceurre una ‘Ua flipfop D disparado po flanco negative opera dela misma forma antes des «rita, slo que @ vomard el valor de D evan ecurve una NGT en CLK. 21 simbo10 paral iptlop D quo se dspara eon ls NGTs tended una burbuja ea la entoda fp ofInplomenacion do un Iiptop Ddisparade Por fancn a pare de npiop 3 & ‘Tanseroncia 00 Paralelo de datos etiptops Succ S8/FLIMLOF SNCHONZADO FOR NELOF EX D a Implementacién del flip-flop D Un flipfop D dlisparao por flanco se implementa con faclidad con slo agrezar Un ENVERSOR a lipiop JK disparedo por flanco, como se muestra en Ta gare 527. st usted prucba ambos valores de D, pedra ver que Q toma el nivel presente fb ewande ocurre una PCT Lo mismo pode hacere pars convectir nip flop Skenun tipiop. —f 4 os = bow 3] © ‘Transferencia de datos en paralelo En este punto tal vou se estépreguntande acorea do fa wilidad del fiptop D, ya fe pacece que Ta sllda es la misma que la entra D, Pero no es exactamente {i feeuerde que Q toma el valor de Dsblo en cleeosinervalos de tempo, pr 1 ‘tal noes idéntiea 2 D (por ejemplo, ve as formas de onda dela figura 529), nla mayors do las aplicaciones dl flip flop Dy sali Q debe tomar l ral do su entoda D silo on tempos dotinidos on precision. Un ejemplo de esto se Itt en l lgura 3:2 Las sales X, ¥.Zde on erclt lgleo van a ansferise lostFeQ,, 24 Qy para st-almacenamiente S\utllzamos le flp Nope Dy lor aves presents en XV Z se transferiran a Qs Q, en forma respectiva, al momento fo apliear un palo on TRANSFERIR sis entradas CLK comer, Lae FP pueden flmacenar estos valores para su postorior prosesamionte, Bs es un ejemplo de in tansferencia de datos en parslcio part Gatos binaros los tes bs °°) Zs ‘Dowels decree NETCarre SIFLINELors ¥bnsrosvOs RELACIONADOS 5-9 LATCH D (LATCH TRANSPARENTE) [EL ipflopD eisparado por danco wil un cimsito detector de flancos para a= ‘2urar que la salda responda a Ta entrada D sto cvande oeurte la tesco activa Sl veo} Sino se utiliza este detector de ancs, el ciealte resultante opera {ems poco ditinta, A date ae le coaoce como latch D y tiene el areglo que 92 seston ln igure 3330) oo tea no por cere ad © © FIGURA 529, Tateh D(a estrous abla de fancies) sibel Ks El circueo contin el latch NAND y las compuertas NAND de direeign 1y 2 ‘inl Geeueb deoctr de Saoton. La eurada Corban par as orig oorta de dee: ‘Gi se lama entrada de habltcin (as abrevia camo EN) en verde ura entrada {oreo sa que su efoto sobre Ins alas Qy Qn se esringe soca so en st ‘wansielones La operacin dl lech Dse describe a continua: 1. Gund EX estén ALTO, ta entenda D produces wm vel BAJO ya sea en La ‘entrada SET 0 en le entrada RESET de! latch NAND, para hacer que Q tensa mismo nivel que. St Deambia mientras que EN esta en ALTO. Q Sea los ‘aismos cambios. Ex otras palabras, aieatas que EN ~ la sali G 30 eek Ste igual que Dy en este mod se dice ue el latch D es “transparent 2. Cuande Bi cambia a BAJO, a entrada D queda inibide y a0 puede afecae Slateh NAND debido a gue Iv tliat de ambat compwertas de dircccn Se mantendrin en ALTO. Por ende, las sidas Q y 0 petmaneceran en e nivel ‘que tentan usto antes de que EN cambiara a BAJO. Enotes pelabras, los sl dls se “eaganchaa” a ou nivel actual y no puedes cambiar mientras que EN feneuente en BAO, ain Deambia‘Secnda par el eerpla SS.las cates muestan Iedoe modes do ‘peracom del stch D Sec S40/EERADAS AsivenoNas 23 sta operacin a sinetca oa la tabla de fclonse dela fignen S288). i bolo legico pare el ltch se muestra en la figura 525). Observe que ain cuando [eens EN opera en forma muy paecida ela entrada CLK de uh F disparedo or llanco, no hay ut pequzo telingulo ea la entrada EN Esto se debe a que ol [inbole del pequtte tiinguls se utes earctomente pare entrada que puedes Atagare por Rane. “Rote “gro act aco mora Selucion Antes del tiempo TEN esti en BAJO, por lo que Qesté“enganchada” en su nivel D actualy ne puede cambiar aunque cambie D-Duranto el incervalo do Ty « Ty EN fests em ALTO, de manera que Q seguir la seal presente onD. Por end, Qeambia S'ALTO en 7)y permancce abi ponyue D no esta camblando, Cuando EN regres BAJO en 7,0 se enptocharl en el nvel ALTO que tens en Tz pevmnaeccrs ai hasta que EW cambie @ BAJO. En T, cuando EX eambia de nuevo @ ALTO, Q seguir los cambios ena entrada ‘Dhasta Ty, cuando EN sogrese a HAJO. Durante intrvalo de Ty 4 Teel latch Det “ransparente” ye que las varaciones en D pasan ats I sada QE Ty evande EN nmin BAJO, se enganchas em el nivel Ddebiso aque cs ta niel on Ty De Dus de T, ls variciones en Do tendrn efecto sobre Q, a que esti enganchat (es decic EN =O} 5-10 ENTRADAS ASINCRONAS Para los ip lope sncronizados por rele que hemos exuding, ls entradas SJ KD so han dosgnade como entradas de contol. A estas entrades rambion sole cumoce como entradas sincrona, sa que su efecto sobre la sallda del FF est {rontrado con a entrada CLK Camo hemos visa las entradas de eon incon fleben sare en conjnto con una seal de reloj para dsparar el FF