2.4.

Switching-capacitors A/D konvertori

Pun naziv ove vrste A/D konvertora je „Konvertori sa sukcesivnim aproksimacijama uz

korišćenje preraspodele naelektrisanja“. S obzirom da, kod ovih konvertora, raspodela
naelektrisanja zavisi od odnosa kapacitivnosti a ne od apsolutnih vrednosti kapacitivnosti, u
nastavku teksta su kondenzatori dimenzionisani u relativnim jedinicama.

Šema četvorobitnog switching-capacitors (S-C) A/D konvertora prikazana je na slici 2.4.1.

4
SW1
2 1 2 -
6
3 +
VL 8 4 2 1 1

0 1 0 1 0 1 0 1 0 1

7
VL
SW2
2 1
Vx

Vr Vr

Slika 2.4.1. Šema četvorobitnog konvertora sa sukcesivnim aproksimacijama uz korišćenje

preraspodele naelektrisanja

2.4.1. Faza inicijalizacije

Inicijalizacija započinje odmeravanjem (semplovanjem) ulaznog signala, odnosno

povezivanjem gornjih ploča kondenzatora na napon VL = 0 V, a donjih ploča na nepoznati
mereni napon VX, kao što je ilustrovano na slici 2.4.2.
4

SW1
1 2 2 -
6
3 +
VL 8 4 2 1 1

SW2
7

VX 1 2 VL

Slika 2.4.2. Uzimanje odbiraka (semplovanje)

Korišćenjem jednostavne formule za kapacitivnost

Q
C= (2.4.1)
U

2.4 - 1
2.4. Switching-capacitors A/D konvertori

dobija se da je ukupna količina naelektrrisanja u sistemu

QS = 16 ⋅ C ⋅ (V X − VL ) (2.4.2)

Kako je VL = 0, sledi da je
QS = 16 ⋅ C ⋅ V X (2.4.3)

U narednoj fazi, kolo prelazi u stanje zadrške (hold), kao na slici 2.4.3.

4
Vi 2 -
6
3 +
8 4 2 1 1

7
VL

VL

Slika 2.4.3. Zadržavanje odbirka

U ovom stanju, gornje ploče kondenzatora se odvajaju od mase (VL), a donje ploče se
prebacuju od ulaznog napona VX na masu (VL). Formula koja sada važi za naelektrisanje je

Q H = 16 ⋅ C ⋅ (VL − V− ) = 16 ⋅ C ⋅ V X (2.4.4)

Na osnovu zakona o održanju naelektrisanja i relacija 2.4.3 i 2.4.4, sledi da je

V− = −V X (2.4.5)

Ovo je inicijalni napon na ulazu u komparator. Time je završen proces odmeravanja i

konvertor je spreman za proces A/D konverzije.

2.4.2. Faza konverzije

Izlaz iz komparatora, pošto se prekopča svaki od kondenzatora, određuje da li se donja ploča

kondenzatora zadržava na referentnom naponu VR ili se vraća na nulu. Da bi se razumelo kako
se proces odvija, konverzija će biti opisana na primeru konkretnog ulaznog napona

21
VX = VR (2.4.6)
32

Za vreme inicijalizacije, zbirno naelektrisanje svih kondenzatora je

21 21
QS = 16 ⋅ C ⋅ V X = 16 ⋅ C ⋅ VR = CVR (2.4.7)
32 2

Za vreme hold stanja, invertujući ulaz komparatora odlazi na

2.4 - 2
2.4. Switching-capacitors A/D konvertori

21
V− = −V X = − VR (2.4.8)
32

Postavljanjem četvorobitnog SAR (Successive Approximation Register) registra na vrednost

„1000“ kondenzator „8“ se preveže sa mase na VR i kolo izgleda kao na slici 2.4.4.

VR

4
Vi 2 -
6
3 +
4 2 1 1

7
VL

VL

Slika 2.4.4. Prekopčavanje kondenzatora „8“ za najteži bit SAR registra

Ukupno naelektrisanje u sistemu, sada je jednako zbiru naelektrisanja na kondenzatoru „8“ i

zbiru naelektrisanja na ostalim kondenzatorima.

Q = 8C (VR − V− ) + 8C (VL − V− ) = 8CV R − 16CV− (2.4.9)

S obzirom na očuvanje celokupnog naelektrisanja u sistemu, ova količina naelektrisanja

jednaka je količini stvorenoj za vreme perioda odmeravanja, pa je

21
QS = 16CV X = CV R = 8CVR − 16CV− (2.4.10)
2

odakle je
1  21  5
V− = VR  8 −  = − VR < V+ (2.4.11)
16  2 32

Kako je neinvertujući ulaz u komparator na 0 V, a invertujući negativan, komparator na izlazu

daje logičku jedinicu (pozitivan napon), što znači da je konvertovani signal manji od
merenog, pa će kondenzator „8“ ostati povezan na napon VR i u sledećem koraku. SAR
registar ostaje naponjen jedinicom ne najtežem bitu (MSB) i kreće se u sledeći korak.

U sledećem koraku se naredni bit (22) postavlja na jedinicu (SAR = 1100) i proverava se da li
će V- biti veće ili manje od VL = 0 V. Tada se i kondenzator „4“ postavlja na VR, pa kolo
poprima konfiguraciju kao na slici 2.4.5.

Sada će ukupno naelektrisanje u sistemu biti

Q = 12 ⋅ C ⋅ (V R − V− ) + 4 ⋅ C ⋅ (VL − V− ) = 12CVR − 16CV− (2.4.12)

2.4 - 3
2.4. Switching-capacitors A/D konvertori

VR

8 4

4
Vi 2 -
6
3 +
2 1 1

7
VL

VL

Slika 2.4.5. Prekopčavanje kondenzatora „4“ na VR

Prema zakonu o održanju naelektrisanja, sledi da je

3
V− = V R > V+ (2.4.13)
32

Znači da će invertujući ulaz biti na većem potencijalu od neinvertujućeg i da će komparator na

izlazu dati negativan napon (logička nula za μP). Ova nula će prekopčati kondenzator „4“
nazad na masu, i resetovati bit 3 u SAR registru (SAR = 10xx).

U narednom koraku će se bit 2 (21) postaviti na jedinicu, pa će u SAR registru sadržaj biti
„1010“, a kondenzator „2“ će se spojiti na VR (slika 2.4.6).

VR

8 2
4

Vi 2 -
6
3 +
4 1 1
7

VL

VL

Slika 2.4.6. Prekopčavanje kondenzatora „2“ na VR

Količina naelektrisanja u sistemu je

Q = 10 ⋅ C ⋅ (V R − V− ) + 6 ⋅ C ⋅ (VL − V− ) = 10CV R − 16CV− (2.4.14)

odakle je
1
V− = − VR < V+ (2.4.15)
32

2.4 - 4
2.4. Switching-capacitors A/D konvertori

pa treći bit zadržava vrednost, odnosno SAR = 101x.

Na kraju se poslednji bit (20) postavlja na jedinicu i u SAR se nalazi vrednost „1011“. Dakle,
prvi od dva „1“ kondenzatora se prikopčava na VR, kao na slici 2.4.7.

VR

8 2 1

4
Vi 2 -
6
3 +
4 1

7
VL

VL

Slika 2.4.7. Prekopčavanje kondenzatora „1“ na VR

Slično kao i u prethodnim slučajevima, sada se dobija da je

1
V− = V R > V+ (2.4.16)
32

Komparator će na izlazu dati negativan napon, što znači da se i najniži bit u SAR resetuje
nazad na nulu. Kada je obrađen i poslednji bit, sadržaj SAR registra je ujedno i rezultat A/D
konverzije.

Kvant konvertora je
VR
a= (2.4.17)
2m

gde je m broj bita konvertora. Vrednost SAR = 1010 treba interpretirati kao

VR V
= (1010)2 ⋅ R4 = VR
10
V A / D = SAR ⋅ a = SAR ⋅ m
(2.4.18)
2 2 16

Rezolucija A/D konvertora je,

a 1
Γ= = m (2.4.19)
VR 2

a greška konverzije napona VX iz primera je

1
∆V = V A / D − V X = − VR (2.4.20)
32

Jasna je i uloga drugog „1“ kondenzatora. Da nije njega, svaka jedinična vrednost
kapacitivnosti bi odgovarala 1/15 od reference, umesto potrebne 1/16.

2.4 - 5