Mr Danijela Aleksić

4. KOMBINACIONE MREŽE
 4. KOMBINACIONE MREŽE
• Digitalne logičke mreže se mogu podeliti
na kombinacione i sekvencijalne.
Signal na izlazu (izlazna funkcija)
kombinacione mreže zavisi samo od
trenutne kombinacije ulaznih signala .
Izlaz sekvencijalne mreže zavisi ne
samo od trenutne kombinacije ulaznih
signala, već i od prethodne sekvence
ulaznih signala.
A0

A1

A2

A3

A4

A5

A6

A7

A8

A9

D3 D2 D1 D0
• Da bi informacija mogla da se obrađuje
digitalnim sistemom, potrebno je da se predstavi
u obliku kombinacije nula i jedinica, tj. treba da
bude kodovana.
• Kombinaciona mreža koja obavlja ovu operaciju
naziva se koder (engleski encoder).
• Koderi mogu biti potpuni, odnosno binarni, kada
imaju 2n ulaza i n izlaza i nepotpuni, kada je za
n izlaza broj ulaza manji od 2n.
• Kao primer kodera na sl.4.1 prikazana je
tastatura ograničena na samo 10 tastera za
cifre0, 1, ..., 9. U ovom slučaju dovoljan je
četvorobitni izlazni kod.
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D3 D2 D1 D0

0 0 0 0 0 0 0 0 0 1 0 0 0 0

0 0 0 0 0 0 0 0 1 0 0 0 0 1

0 0 0 0 0 0 0 1 0 0 0 0 1 0

0 0 0 0 0 0 1 0 0 0 0 0 1 1

0 0 0 0 0 1 0 0 0 0 0 1 0 0

0 0 0 0 1 0 0 0 0 0 0 1 0 1

0 0 0 1 0 0 0 0 0 0 0 1 1 0

0 0 1 0 0 0 0 0 0 0 0 1 1 1

0 1 0 0 0 0 0 0 0 0 1 0 0 0

1 0 0 0 0 0 0 0 0 0 1 0 0 1
• Stanje izlaza se može analitički prikazati
kao:
• D0 = A1 + A3 + A5 + A7 + A9.
• D1 = A2 + A3 + A6 + A7.
• D2 = A4 + A5 + A6 + A7.
• D3 = A8 + A9.
 +Ucc

+Ucc
A7

A4 A5 A6 A7

T4 T5 T6 T7

D2
D2 D1 D0

Sl.4.2 Traanzistorsko ILI Sl.4.3 Zamena dioda na liniji

kolo. A7 tranzistorom sa tri
emitora.
• ILI operacije iz jednačina (4-1) do (4-4)
mogu se izvršiti pomoću diodnih ILI kola
(sl.4.1). Svaka dioda kodera sa sl.4.1
može se zameniti diodom baza-emitor
tranzistora. Ako je kolektor spojen na
napon napajanja Ucc , tada se dobija ILI
kolo. Takvo kolo prikazano je na sl.4.2 za
izlaz D2.
• Koder se može realizovati i tako da se na
svaki njegov ulaz spoji po jedan tranzistor
sa više emitora, sl. 4.3.
A0 DV
A1
A2
A3 D0
A4 KODER
A5 8/3 D1
A6
A7 D2

Sl.4.7 Simbol
kodera.
• 4.2 Dekoderi
• Dekoderi predstavljaju digitalna kola koja vrše
pretvaranje digitalnih informacija u neki drugi
oblik podesan za upotrebu, kao što su, na
primer, decimalni brojevi i slova. U zavisnosti od
namene, dekoderi se mogu svrstati u dve grupe:
logičke i indikatorske. Logički dekoderi su kola
kontrolisana adresama pomoću kojih se vrši
selekcija i aktiviranje pojedinačnih izlaza.
Indikatorski dekoderi generišu numerički kod, na
primer za 7-segmentne indikatore.
• Dekoderi mogu biti potpuni, u kojima za n
ulaznih promenljivih postoji 2n izlaznih funkcija i
nepotpuni, gde je broj izlaznih funkcija manji od
2n.
 4.2.1 POTPUNI DEKODERI
Ovi dekoderi se često nazivaju i binarni
dekoderi, pošto su ulazne promenljive
binarno kodovani brojevi. Za svaku
kombinaciju ulaznih promenljivih postoji
samo jedan aktivan izlaz iz mreže. Ako, na
primer, trocifreni broj A2A1A0 predstavlja
ulaz u dekodersku mre`u, tada postoji 23
kombinacija ulaznih promenljivih, tj. 8 izlaza
iz mreže. U tabeli T4.5 prikazane su sve
kombinacije ulaznih i izlaznih promenljivih.
A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0

0 0 0 0 0 0 0 0 0 0 1

0 0 1 0 0 0 0 0 0 1 0

0 1 0 0 0 0 0 0 1 0 0

0 1 1 0 0 0 0 1 0 0 0

1 0 0 0 0 0 1 0 0 0 0

1 0 1 0 0 1 0 0 0 0 0

1 1 0 0 1 0 0 0 0 0 0

1 1 1 1 0 0 0 0 0 0 0
Za izlaze mreže mogu se napisati sledeće
relacije:
.

D 0  A 2 A1 A 0
D1  A 2 A 1 A 0
D 2  A 2 A1A 0

D 7  A 2 A1 A 0
A2 A1 A0

D0

D1

D2

D3

D4

D5

D6

D7

sl. 1.13

Sl.4.13 Dekoder.
 Na sl.4.13 prikazan je dekoder koji realizuje funkcije date
relacijama (4-10). Ovakav dekoder se naziva 3/8 ili 1 od 8
dekoder. On se može realizovati I kolima i invertorima, ili NI
kolima i invertorima. Kada se koriste NI kola izlazi dekodera
su aktivne nule.
Dekoder sa sl.4.13 opterećuje ulazne promenljive faktorom 5
(priključena su 5 ulaza na istu liniju). Zbog toga se pri
realizaciji dekodera, ulazne promenljive rasterećuju
dodatnim invertorima (sl.4.14), a izlazi dekodera se
uslovljavaju postojanjem sinhronizacionog signala E. Ovaj
signal se naziva i signal dozvole (engl. enable) i treba ga
držati na nultom (neaktivnom) nivou za vreme dok ulazne
promenljive menjaju vrednost, a na nivou 1 (aktivnom), kada
su ulazne promenljive stabilne.
• Dekoderi se u šemama označavaju
pravougaonim simbolom sa označenim
ulaznim, izlaznim i kontrolnim signalima.
Unutar pravougaonika se označava vrsta
dekodera. Kontrolni signali se najčešće
obeležavaju sa E (Enable) ili CS (Chip
Select = selekcija čipa).
A0 D0
A1 D1
A2 D2
DEKODER D3
3/8 D4
CS1 D5
CS2 D6
CS3 D7

Sl.4.16 Simbol dekodera

sa sl. 4.15.
 4.2.3 NEPOTPUNI DEKODERI
Dekoderi mogu biti i nepotpuni, odnosno određene
kombinacije ulaznih promenljivih se ne mogu pojaviti na
ulazu kombinacione mreže.

• Primer nepotpunog dekodera je BCD

dekoder, koji dekoduje binarno kodovanu
decimalnu cifru. Na sl.4.18 prikazan je
logički simbol BCD dekodera. Oznaka
BCD dekodera može biti: 1 od 10, 4/10 ili
BCD/DC dekoder (binarno kodovane
decimalne u decimalne cifre).
 A0 D0
D1
A1 D2
D3
A2 DEKODER D4
4/10 D5
A3 D6
D7
D8
E D9

Sl.4.18 Oznaka BCD

dekodera.
 4.2.4.1 LED SEDMOSEGMENTNI
DISPLEJ
• Svetleća dioda je poluprovodnička dioda i
ima sličnu karakteristiku kao i obične
diode, samo što svetli kada provodi struju
u direktnom smeru. Intenzitet emitovane
svetlosti je direktno srazmeran jačini struje
koja teče kroz diodu. Za korektan rad
struja kroz diodu mora da se ograniči na
tipičnu vrednost koja je data u katalogu.
To se ostvaruje vezivanjem otpornika
redno sa diodom.
 Sl.4.20 7-
segmentni displej.
• 7-segmentni displej omogućava da se
prikažu sve decimalne cifre i izvestan broj
slova. Segmenti se označavaju slovima a,
b, c, d, e, f, g.
4.3 DIGITALNI MULTIPLEKSERI
(MUX)

D0
D1 F D0 F
D2 D1 A B F
D2 MUX 0 0 D0
D3 4/1 0 1 D1
Dn-1 1 0 D2
1 1 D3
sl. 1.27 A B
 4.3.1 SINTEZA LOGIČKIH
FUNKCIJA POMOĆU MUX-a
"1"
D0
D1
F  CAB  CB  CBA D2
D3
D4 MUX
D5 8/1
D6
D7 F
F  C BA  CBA  CBA  CBA A S0
B S1
C S2

sl. 1.28
 4.4 DEMULTIPLEKSERI
B A F1.L F2.L F3.L F4.L
ST (E) 0 0 D1.L 1 1 1
0 1 1 D1.L 1 1
6 1 0 1 1 D1.L 1
D1 1 1 1 1 1 D1.L
5
(a)
7
F1.L

8 F2.L DEMUX F1
D1 F2
F3.L F3
F4
9
A B
F4.L (b)

10
D1 1 +Ucc
ST1 D2
B 3 B ST2
1 F14.L A
F13.L 74155 F24.L
F12.L F23.L
A F11.L F22.L
2 4 GND F21.L
sl. 1.30
(c) (d)
4.4.1 PRIMENA SELEKTORSKIH KOLA U VREMENSKOM
MULTIPLEKSU

prenos informacija u tzv. vremenskom multipleksu.

D0 Y0
D1 Y1
D2 Y2
D3 MUX Spojni DMUX Y3
D4 8/1 vod 1/8 Y4
D5 Y5
D6 Y6
D7 Y7

sl. 1.31 CBA

C B A Di Yi

0 0 0 D0 Y0

0 0 1 D1 Y1

0 1 0 D2 Y2

0 1 1 D3 Y3

1 0 0 D4 Y4

1 0 1 D5 Y5

1 1 0 D6 Y6

1 1 1 D7 Y7
4.5 SELEKTORI PODATAKA

A3
A2
A1 F3
A0 F2
F1
B3 F0
B2
B1
B0

S
sl. 1.34