Môn: Mạch tích hợp siêu cao tần TS.

Trịnh Xuân Dũng

MỤC LỤC

B. THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT DÙNG KĨ THUẬT MAXGAIN

TẠI TẦN SỐ 5 GHz

1. GIỚI THIỆU VỀ MẠCH KHUẾCH ĐẠI CÔNG SUẤT: .................................................... 3

2. QUÁ TRÌNH THIẾT KẾ MẠCH KHUẾCH ĐẠI:............................................................... 4

2.1 Mạch khuếch đại dùng Transistor: .................................................................................... 4

2.2 Tính ổn định: ..................................................................................................................... 7

2.3 Tính toán độ lợi của mạch: ................................................................................................ 7

2.4 Tính toán độ lợi toàn mạch sau khi Phối hợp trở kháng (PHTK): ...................................... 8

2.5 Phối hợp trở kháng cho mạch khuếch đại: ......................................................................... 9

2.6 Mô phỏng các thông số khác: .......................................................................................... 12

3. KẾT LUẬN:.......................................................................................................................... 14

1
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng

DANH MỤC HÌNH ẢNH

Hình 2. 1 Mô hình phân cực cho BJT............................................................................................... 4

Hình 2. 2 Đặc tuyến dòng áp ngõ ra của cấu hình cực E chung ........................................................ 5

Hình 2. 3 Sơ đồ mạch Khuếch đại ....................................................................................................5

Hình 2. 4 Kết quả so sánh giữa mô hình tín hiệu lớn và nhỏ của transistor ....................................... 6

Hình 2. 5 Đồ thị các thông số S trên miền tần số .............................................................................. 6

Hình 2. 6 Đồ thị hệ số K và Delta theo tần số................................................................................... 7

Hình 2. 7 Đồ thị trở kháng ngõ vào và ngõ ra cần thiết để mạch đạt độ lợi lớn nhất ......................... 8

Hình 2. 8 Đồ thị trở kháng ngõ vào và ra theo tần số. ....................................................................... 8

Hình 2. 9 Sơ đồ khối của một mạch khuếch đại có PHTK ở hai đầu ................................................. 9

Hình 2. 10 Đồ thị độ lợi cực đại theo tần số ..................................................................................... 9

Hình 2. 11 PHTK ngõ vào trên tool Smithchart ADS ..................................................................... 10

Hình 2. 12 PHTK ngõ ra trên tool Smithchart ADS ....................................................................... 10

Hình 2. 13 Sơ đồ khối mạch khuếch đại sau khi PHTK .................................................................. 11

Hình 2. 14 Đồ thị thông số S của toàn mạch theo tần số ................................................................. 11

Hình 2. 15 Đồ thị hệ số nhiễu NF của mạch ................................................................................... 11

Hình 2. 16 Mô hình đo thông số IIP3 của mạch ............................................................................. 12

Hình 2. 17 Đặc tuyến công suất của hài bậc 1 và bậc 3 theo công suất ngõ vào .............................. 13

2
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng

THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT TẠI

TẦN SỐ 5 GHz
Đề tài liên quan đến thiết kế một mạch khuếch đại có độ lợi lớn nhất có thể.

1. GIỚI THIỆU VỀ MẠCH KHUẾCH ĐẠI CÔNG SUẤT:

Mạch khuếch đại có độ lợi lớn nhất khi có sự phối hợp hoàn hảo giữa nguồn,
tải và transistor. Công suất cực đại truyền từ nguồn đến transistor đạt được khi:
Γ𝑖𝑛 = Γ𝑠∗ (1.1)

Công suất cực đại truyền từ transistor đến tải đạt được khi:
Γ𝑜𝑢𝑡 = Γ𝐿∗ (1.2)

Khi thỏa mãn hai điều kiện trên, độ lợi cực đại của mạch được tính dựa theo công thức:
1 1 − |Γ𝐿 |2
𝐺𝑇𝑚𝑎𝑥 = |S |2 (1.3)
1 − |Γ𝑠 |2 21 |1 − S22 Γ𝐿 |2

Từ công thức (1.1) ta có hệ số nhiễu được tính như sau:

2
4𝑅𝑛 |Γ𝑠 − Γ𝑜𝑝𝑡 |
𝐹 = 𝐹𝑚𝑖𝑛 + . (1.4)
𝑍0 (1 − |Γ𝑠 |)2 |1 + Γ𝑜𝑝𝑡 |2

Trên thực tế, transistor luôn có S12 ≠ 0 làm cho Γ𝑖𝑛 ảnh hưởng đến Γ𝑜𝑢𝑡 và ngược lại.
Từ công thức tính Γ𝑖𝑛 , Γ𝑜𝑢𝑡 và 1.1, 1.2, ta suy ra được:
S12 S21 Γ𝐿
Γ𝑠∗ = S11 + (1.5)
1 − S22 Γ𝐿
S12 S21Γ𝑆
Γ𝐿∗ = S22 + (1.6)
1 − S11 Γ𝑆

Gọi ∆= S11 S22 − S12 S21, biến đổi tương đương 1.5 và 1.6, ta được:
𝐵1 ± √𝐵12 − 4⌈𝐶1 ⌉ (1.7)
Γ𝑠 =
2𝐶1

𝐵2 ± √𝐵22 − 4⌈𝐶2 ⌉ (1.8)

Γ𝐿 = .
2𝐶2

3
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng
Trong đó,
𝐵1 = 1 + |S11 |2 − |S22 |2 − |∆|2
𝐵2 = 1 + |S22 |2 − |S11 |2 − |∆|2
∗
𝐶1 = S11 − ∆𝑆22
∗
𝐶2 = S22 − ∆𝑆11

2. QUÁ TRÌNH THIẾT KẾ MẠCH KHUẾCH ĐẠI:

2.1 Mạch khuếch đại dùng Transistor:
Mạch khuếch đại dùng transistor là BJT. Đề tài này thiết kế mạch khuếch hoạt
động tại tần số 5 GHz và có công suất cấp ra được lón nhất. Trong trường hợp này
ta chọn các BJT có độ lợi lớn và có tần số hoạt động ở cao tần. Model BJT được
chọn là BJT 520 có GTmax = 23.5 dB, Ptot=100 mW của Infineon Technologies.
Sau đó ta phải mô phỏng trên ADS để đo các thông số trên mô hình mạch khuếch
đại dùng BJT.
Đầu tiên ta tiến hành mô phỏng để chọn ra cặp hệ số phân cực cho BJT (VCC, IBB).
Ta thiết lập một mạch phân cực như hình 2.1:

Hình 2. 1 Mô hình phân cực cho BJT

Thực hiện mô phỏng với các thông số biến thiên như VCC từ 0 đến 3V, IBB từ
20 uA đến 180 uA. Ta được đồ thị sau:

4
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng

Hình 2. 2 Đặc tuyến dòng áp ngõ ra của cấu hình cực E chung

Ta chọn cặp hệ số phân cực sao cho BJT hoạt động ở vùng tuyến tính và tiêu
thụ một lượng công suất vừa phải. Ta phân cực cho VCE = 3V, IBB = 100 uA và IC
= 12 mA.

Sau đó ta thiết lập mô hình mạch khuếch đại như hình (2.3). Sau đó dùng mô
hình này để đo các thông số cần thiết cho việc tính toán và thiết kế.

Hình 2. 3 Sơ đồ mạch Khuếch đại

Mô hình tín hiệu lớn đôi khi sẽ cho các thông số S không chính xác, do đó ta
phải kiểm tra đối chiếu với mô hình thông số S của transistor. Tại VCE=1.5V và
IC=1mA (IBB=10uA) (thông số của nhà cung cấp). Kết quả là:

5
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng

Hình 2. 4 Kết quả so sánh giữa mô hình tín hiệu lớn và nhỏ của transistor

Từ kết quả ta thấy có sự sai lệch giữa mô hình tín hiệu lớn và mô hình thông số S và
càng ở tần số cao, sự sai lệch càng nhỏ.

Sau đó ta đi tiến hành mô phỏng S-Parameter để đo các thông số S của transistor

tại tần số mong muốn sau khi phân cực. Kết quả mô phỏng là:

Hình 2. 5 Đồ thị các thông số S trên miền tần số

Ma trận thông số S của transisror tại tần số 5 GHz là:

[𝑆] = [0.264∠134.005° 0.086∠31.432°

]
5.126∠39.073° 0.293∠ − 109.307°

6
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng
2.2 Tính ổn định:
Trong quá trình thiết kế mạch, để tránh mạch bị dao động hoặc không ổn định,
ta cần phải xét xét các điều kiện ổn định của mạch. Trước hết ta cần xét điều kiện
Rollet để xem xét mạch có thuộc dạng ổn định không điều kiện (Unconditional
Stability) tại tần số 5 Ghz hay không.
Điều kiện Rollet được định nghĩa qua hay thông số K và ∆, trong đó:
1 − |𝑆11|2 − |𝑆22 |2 + |∆|2
𝐾= = 1.176
2|𝑆12 𝑆21 | (2.1)

|∆| = |𝑆11 𝑆22 − 𝑆12𝑆21 | = 0.391 (2.2)

Sau đó sử dụng công cụ mô phỏng tính toán hệ số ổn định K (Stabfact), ta có

kết quả mô phỏng:

Hình 2. 6 Đồ thị hệ số K và Delta theo tần số

Ta thấy được |∆| < 1 và K > 1 nên transistor ổn định không điều kiện (
unconditional stability) tại tần số 5 GHz.

2.3 Tính toán độ lợi của mạch:

Sau khi xác định được ma trận S tại tần số 5GHz, thông qua tính toán 1.7 và 1.8
trên ADS có thể xác định được giá trị Γ𝑖𝑛 , Γ𝑜𝑢𝑡 , cũng như độ lợi cực đại có thể đạt
được.
7
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng

Hình 2. 7 Đồ thị trở kháng ngõ vào và ngõ ra cần thiết để mạch đạt độ lợi lớn nhất

Biểu diễn trở kháng ngõ vào và ra trên đồ thị Smith:

Hình 2. 8 Đồ thị trở kháng ngõ vào và ra theo tần số.

2.4 Tính toán độ lợi toàn mạch sau khi Phối hợp trở kháng (PHTK):
Độ lợi tổng cộng của mạch khuếch đại được tính toán như sau:
GT = GsGoGL. , trong đó các độ lợi được định nghĩa như hình 2.10 bên dưới.

8
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng

Hình 2. 9 Sơ đồ khối của một mạch khuếch đại có PHTK ở hai đầu

Trong đó,

G0 = |𝑆21|2=14.196 dB

1
𝐺𝑆 = = 1.45 𝑑𝐵
1 − |Γ𝑠 |2

1−|Γ𝐿 |2
𝐺𝐿 = |1−S 2
= -0.088 dB
22 Γ𝐿 |

𝐺𝑇𝑚𝑎𝑥 = 15.559 𝑑𝐵

Hình 2. 10 Đồ thị độ lợi cực đại theo tần số

2.5 Phối hợp trở kháng cho mạch khuếch đại:

Chúng ta thiết kế các mạch phối hợp đế đạt được công suất ngõ ra mong muốn
và các mức độ công suất bị phản xạ về ngõ vào.
Mạch phối hợp trở kháng ngõ vào và ngõ ra được thiết kế để kết hợp điện trở
50  của nguồn và tải với trở kháng ngõ vào và ngõ ra của tầng khuếch đại nhằm
truyền tải công suất tối đa đến tầng khuếch đại với hệ số nhiễu được giảm thiểu.

9
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng
Thực hiện thiết kế mạch phối hợp trở kháng ở ngõ ra và ngõ vào mạch khuếch đại
sử dụng đồ thị Smith với các giá trị Γ𝑆 , Γ𝐿 được chọn. Kết quả tính toán trên đồ thị
Smith khi sử dụng tool tính toán smith chart trên ADS như sau:

Hình 2. 11 PHTK ngõ vào trên tool Smithchart ADS

Ta ghi lại các giá trị thông số của các linh kiện L,C từ mạch PHTK:

L1= 1.10688 nH và C1=893.19147 fF.

Hình 2. 12 PHTK ngõ ra trên tool Smithchart ADS

Ta ghi lại các giá trị thông số của các linh kiện L,C từ mạch PHTK: L2= 1.12592
nH và C2=759.09142 fF.

Sau đó ta xây dựng sơ đồ khối mạch khuếch đại hoàn chỉnh:

10
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng

Hình 2. 13 Sơ đồ khối mạch khuếch đại sau khi PHTK

Sau khi PHTK, ta tiến hành đo lại các hệ số cũng như kiểm tra các thông số cho
mạch Khuếch đại:

Kết quả mô phỏng:

Hình 2. 14 Đồ thị thông số S của toàn mạch theo tần số

Hình 2. 15 Đồ thị hệ số nhiễu NF của mạch

11
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng
Từ các kết quả trên, ta có NF = 2.735 dB và GT = 15.559 dB; so với kết quả tính
toán ban đầu (*), (**) ta thấy mạch thiết kế đạt được hầu hết các yêu cầu đặt ra,
có sai lệch không đáng kể và đúng với kết quả tính toán bằng công thức.

2.6 Mô phỏng các thông số khác:

Thông số IIP3 đại diện cho độ tuyến tính,. Độ tuyến tính của hệ thống biểu
thị khả năng giữ toàn vẹn hình dạng tín hiệu truyền, đặc trưng bởi thông số
IP3. IP3 càng cao thì hệ thống càng tuyến tính. IP3 cao hơn cho phép công
suất đầu vào và đầu ra cao hơn. Khi cho sóng qua hệ thống phi tuyến sẽ sinh
ra nhiều sóng hài không mong muốn. Nhiều trường hợp các hài sinh ra trùng
tần số gây khó khăn cho các hệ thống thông tin khác.
Do mạch khuếch đại nhiễu thấp là khối đầu tiên của máy thu nên có vai trò
quyết định tính tuyến tính của cả mạch thể hiện qua thông số IIP3.
Mô hình đo thông số IIP3 :

Hình 2. 16 Mô hình đo thông số IIP3 của mạch

Đưa tín hiệu ngõ vào có công suất là -30dBm, dùng mô phỏng Harmonic
Balance đến hài bậc 9 với công suất đầu vào tăng dần từ -40dBm đến 10dBm.

Kết quả mô phỏng:

12
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng

Hình 2. 17 Đặc tuyến công suất của hài bậc 1 và bậc 3 theo công suất ngõ vào

Pin=-30dBm thì ngõ ra Pout=-18.668 dBm, PIM=-109.015 dBm , PIIP3=15 dBm

Hình 2. 18 Đồ thị công suất ngõ ra và độ lợi theo công suất ngõ vào

Điểm ném 1dB có công suất là 12.092 dBm, khi ngõ vào là -2dBm và độ lợi của
mạch là 14.092 dB.

13
Môn: Mạch tích hợp siêu cao tần TS. Trịnh Xuân Dũng
3. KẾT LUẬN:
Thông số Giá trị

Tần số (GHz) 5

NF (dB) 2.7

Gain (dB) 15.559

S11 (dB) -11.837

IIP3 (dBm) 7.655

Pdiss (mW) 39

Sơ đồ mạch thiết kế với độ lợi lớn nhất có thể như yêu cầu đặt ra với sai số
không đáng kể giữa tính toán và mô phỏng. Mạch thiết kế có nguồn cung thấp
(VDC=3V), công suất tiêu thụ cao vì phải hoạt động ở tần số cao (PDC= 35mW).
Hướng phát triển của thiết kế: mạch PA tại tần số 5GHz có thể được ứng dụng
vào trong khối phát của các hệ thống Bluetooth và WLAN theo chuẩn IEEE802.11b,
Wifi, mạng LAN ngày nay.

14