4.

előadás

MOS FET: Metal Oxide Semiconductor Field Effect Transistor

uDS

uGS
Csatorna: szabadon
Source Gate Drain
mozgó inverziós
iD
SiO2 elektronok
n+ n+
Helyhez kötött
L
tértöltés
x p

Bulk

1.) u DS pozitív, kicsi érték, uGS  0 , → iD  0 (npn struktúra, záró irányú Bulk (p) és
Drain (n+) PN átmenet, záró irányú dióda, áram nem folyik
2.) továbbra is u DS pozitív, kicsi érték, uGS nő, ennek hatására tértöltés, kiürített réteg
alakul ki
3.) továbbra is u DS pozitív, kicsi érték, uGS tovább nő és eléri az a küszöb feszültséget,
amikor a Source n+ szigetből MOS kondenzátor p félvezető oldalához diffundálódó
elektronok már nem a p títusú félvezető elektron hiányait pótólja a felület közelében,
hanem a bediffundálódó elektronok szabad, elmozdulni képes negatív
töltéshordozókként állnak szemben a MOS kondenzátor másik fegyverzetén lévő
pozitív töltésekkel. Ez az uGS  U P U th  Gate - Source feszültség esetén áll fenn,
kialakul egy inverziós réteg, ami szabadon mozgó elektronokból áll. Létrejön a
csatorna, megindulhat a drain áram, ha a Gate-Source feszültség ezt megindítja.
Számítsuk ki ezt a Drain áramot.

Legyen tehát u DS kicsi, pozitív érték, uGS  U P , a felületegységre eső kapacitás:

C A1 
C   
A d A d
A felület egységre eső inverziós, elmozdulni képes töltés, ahol azt a U feszültséget
vesszük figyelembe, ami az inverziós töltés létrehozásához szükséges, tehát a Gate
Source feszültség Up-nél nagyobb részét vesszük:
𝑄 ∗ = 𝐶 ∗ (𝑢𝐺𝑆 − 𝑈𝑃 )
A delta t idő alatt delta x távolságot tesznek meg az elektronok az Uds feszültség
hatására:

Q C  uGS  U P wx x
iD    C  uGS  U P wvn  vn
t t t
 4. előadás

iD  C  uGS  U P 
w
nuDS  GuDS uGS  U P
L
u DS iD
vn   n E  n uGS
L
A Gate Source feszültséggel beállítható vezetés:
G  C  uGS  U P  n   n uGS  U P 
w w
L Ld G2 uDS

1 1 Ld 1
A bekapcsolt FET ellenállása: Ron  
G  n w uGS  U P  G1

Ron milliohm is lehet nagy Gate Source feszültség esetén!!! Igen jó kapcsolóként tud a
MOSFET működni.

4.) Növeljük u DS -t, az eddigi kicsi értékéről. Ekkor a Drain oldalon az inverziós réteg
vékonyodik, hiszen a Gate Drain feszültség csökkenni fog a drain potenciáljának
emelése miatt. Ekkor egy szűkebb vezető alakul ki a drain oldalon az ábra szerint,
aminek nagyobb az ellenállása, mintha nem szükítettük volna le.

uDS

uGS uGD
Source Gate Drain
iD

n+ n+

Bulk

A Drain Source feszültség növelésének hatására tehát nő a csatorna ellenállása, tehát az áram
növekedési üteme elmarad a lineáristól, amit ez az egyenlet jól leír:

2
w
L

iD  C  n 2uGS  U P uDS  u DS
1 2

 4. előadás

Tovább növelve a Gate -Source feszültséget, eóa csatorna egyszer csa teljesen elvékonyodik.
Ez az az eset, amikor a Gate-Drain feszültség Up lesz.

uDS

Source uGS Gate uGD

Elzáródás Drain
iD iD

n+ n+

p
uDS

Bulk

Ez az elzáródás jelensége, ekkor már nem nő tovább a Drain áram a Drain Source feszültség
növelésével.

Elzáródás: uGD  U P

uDS

Source uGS Gate Drain

iD iD
iD állandó
UGS
n+ n+
Elzáródás határa
uGS Térerősség
p
uGS-UP uDS

Bulk

Az elzáródás határa a Drain áram függvényének maximuma:

diD
du DS 2
w
L

 C  n 2uGS  U P   2u DS  0
1
 → uGS  U P  uDS → uGS  uDS  uGD  U P
 4. előadás

A Drain Source feszültség helyére beírva az elzáródásra jellemző uGS  U P  uDS feszültséget,
kapjuk:

2 uGS  U P 
2
2
 u UP 
n uGS  U P   C nU P
1 w 1 w
iD  C  I D 00  GS 
2
2
2 L 2 L UP  UP 

I D 00  I DSS   C  nU P2
1 w
ahol:
2 L
Az elzáródás felett az áram tovább nem nő a Drain Source feszültség további növelésekor.

Növekményes (Enhancement) NMOS FET

D
Elzáródás iD
iD alatt felett uGD
G
uGS3 uDS
uGS
uGS2 uGS2
uGS1
S
uGS2-UP uDS
Linear Saturation
mode
Az elzáródás határa: uGS  uDS  uGD  U P → uGS  uDS  U P
2 2 2
 u UP   u UP UP  u 
iD  I D 00  GS   I D 00  DS   I D 00  DS 
 UP   UP   UP 

iD Elzáródás
iD alatt felett uGD < UP
ID00

uGS > UP uGS uGS

UP 2UP uGS
uGS-UP uDS

Rajz jelei:

D NMOS D
D PMOS D
G G G G

S S S S
 4. előadás

Kiürítéses (Depletion) NMOS FET

iD iD
uGS > 0

uGS > UP ID00 uGS = 0

ID00
uGS < 0

UP < 0
UP uGS uDS

Rajz jelei:

D NMOS D
D PMOS D
G G G G

S S S S
 4. előadás

JFET: (Junction FET)

Záró irányú p-n átmmenet a Gate elektróda

G
uGS<0 uGD<0
p-n átmenet
p

S D
n+ n n+

Csatorna szabad elektronokkal Kiürített réteg – nincsenek

az n szennyezésű tömbben mozgékony tötéshordozók

UP < 0
iD iD
ID00
ID00 uGS=0

uDS>-UP UP < uGS <0 uGS

uGS1
uGS
UP uGS1-UP

D
JFET Rajz jele:

S
 4. előadás

Helyettesítő képek: (elzáródás feletti tartományban)

Nagyjelű helyettesítő kép Kisjelű helyettesítő kép (egy

(MP meghatározására) adott MP-ban érvényes)

D D
G G
iD =iS id =is
0 ig =0
G G
G iD G
1/S
uGS ugs
uGS
is

S S
Együtt a három FET:
iD Kiürítéses Növekményes
ID00 MOS FET
2
 u UP 
JFET i D  I D 00  GS 
ID00
 UP 
ID00
uGS
UP UP UP 2UP

2
di d  u UP  2I  u  U P 
S D  I D 00  GS   D 00  GS 
duGS duGS  U P  U P  U P 
2
U UP 
A munkapontban: uGS  U GS 0 iD  I D 0  I D 00  GS 0 
 UP 

diD 2 I D 00  uGS  U P  I D0
S    2
duGS U GS 0
U P  U P  U U GS 0  U P 
GS 0

A meredekség függése a munkaponti áramtól:

2 I D 00  U GS 0  U P  2 I D 00 I D 0 2 I D 00
S I D 0       I D0
U P  U P  UP I D 00 UP S(ID0)

mivel:

 U GS 0  U P  I D0
   ID0
 U P  I D 00
 4. előadás

MOS FET munkapont beállítás: (Nyitó típusú)

+Ut
iD
Növekményes MOS FET R1 RD
uki Rb
0 0

uGS iD uGS iD
M -1/RS
ID0 R2
RS RS
uGS

UP UGS0

Két egyenlet, két ismeretlen (másodfokú egyenletre jutunk!!!)

1 U R2
1.) U t  uGS  RS iD → iD   uGS  t ahol: U t  U t Rb  R1  R2
RS RS R1  R2
2
 u UP 
2.) iD  I D 00  GS 
 UP 

A megoldás: iD  I D 0 uGS  U GS 0  U P (Az egyik gyök hamis !!!)

 4. előadás

JFET munkapont beállítás: (Záró típusú)

+Ut

JFET iD RD
uki
-1/RS 0

M ug uGS iD
ID0
RS
uGS

UP UGS0

Két egyenlet, két ismeretlen

1
1.) 0  uGS  RS iD → iD   uGS
RS
2
 u UP 
2.) iD  I D 00  GS 
 U P 

A megoldás: iD  I D 0 uGS  U GS 0  U P (Az egyik gyök hamis !!!)

Kiürítéses MOS FET lehetséges munkapont beállításai:

iD

Kiürítéses MOS FET

M3
M1 M2
uGS

UP

M3
M1 M2
+Ut +Ut +Ut
RD RD R1 RD
uki uki uki

ug ug R2
RS RS