Automatismes et API/ APL et Microprocesseur Master 2 MEI/ELM Corrigé TD et TP N° 3: PROGRAMMATION EN LANGAGE LD et SFC SOUS LE LOGICIEL PL 7 L1.La. Solution graphique par GRAFCET a) Tableau d’adressage des entrées et sorties de "API. Désignation Repére | Affectation adresse API Présence pice g %O Bouton Poussoir départ cycle Dey iA Fin de course rentrée de tige vérin T to % TA? z a Fin de course sortie tige vérin T ty ILS 2 z Fin de course rentrée tige vérin P Po ILA 3 3 Fin de course sortie tige vérin P Pr IAS ie 3 3 Fin de course rentrée tige vérin E eo 116 2 Fin de course sortie tige vérin E e WAT P+ %Q2.0 P : Vérin de pliage de la tole P. %Q21 Ee %Q2.2 z E: Vérin éjecteur de la tole plige z E- %Q23 a & T: Vérin de translation de la tole T %Q24 Abdethak ABDOU (Univ M sila Fac Tec Dip G. Elec 14Automatismes et API / APL et Microprocesseur Master 2 MEI/ELM b) GRARCET point de vue partie commande (PC) : c) GRAFCET point de vue API YW tnit Lp init 0 0 + Dey.a. eo.to-Po 1% 111. % 11.0.% 11.6 .% 11.2. %1 4 ip 1 % OA L ty 1 % 113 | 2 it Bh | 2 O24 %O20 - %113.% 11S 3 P- 3 %O2 | om 11.4 4 E+ 4 % O22 te + % 11.7 5 E- 5 % O23 | eo 1% 11.6 4) Ecrire les équations des sorties : P+ = %X2 P-=%X3 E+ = %X4 %XS T = %X1+ %X2 On peut aussi écrire directement les sortie selon leurs adresse API % O20 = %X2 % O2.1=%X3 %OII= %X4 % O23 =%X5S %O2A= %X1+ %X2 Abdethak ABDOU (Univ M’sila/Fac Tec Dép G. Elec 24Automatismes et API/ APL et Microprocesseur Master 2 MEI/ELM © D ocument_réponse GRAFCET sous PI Réceptivités (entrées) %X0 —> %X1 rogrammation de _réceptivités et action en langage Actions (sorties) Programmation Postérieur Sortie tige vérin P+ %X2 — %O2.0 HEH Abdethak %XS—+» %X0 %116 ABDOU (Univ M’sila/Fac Tec (Dép G. Elec W110 .% 11.6% 112. % 114 : J | J 1 L J } # 1 [FFF *} ! Rentée tige vérin P - 1 %XI—> %X2 1 iz 3 ; %X3 mot L ' L ‘sek ae # : I ice 2 %X2—> %X3 i W113. %ILS i L # 1 Sortie tige vérin E+ 3 : % %O 2.2 %X3I—> WKS i rian LE 11d i H ]H : { # ! %X4—> %XS i | WAT ; A { # ! Rentée tige vérin E - %XS — %WO25 KH Sortie tige vérin T %X1 %O 2.4 (H %X2 3/4Automatismes et API / API et Microprocesseur Master 2 MEI/ELM ©) Schéma de ciblage de PAPI en logique positive + + pees eeeeal| eee 4 4 4 P| Bl P| S| BB B/S 45 67 8 9 OM 2 13 Fl Tl 400/240V( 240V~ 24. VDC_COM TSX Télémécanique Extension O/8|e rR 22024 FR Abdethak ABDOU (Univ M’sila/Fac Tec Dép G. Elec 44