SECRETARIA ACADEMICA UW INSTITUTO POLITECNICO NACIONAL \ DIRECCION DE EDUCACION SUPERIOR u piiteipn PERFIL DOCENTE POR UNIDAD DE APRENDIZAJE. 1. DATOS GENERALES UNIDAD ACADEMICA: UNIDAD PROFESIONAL INTERDISCIPLINARIA EN INGENIERIA Y TECNOLOGIAS. AVANZADAS, PROGRAMA ACADEMICO: Ingenieria Mecatrénica NIVEL IL AREADE FoRWACION: | Terminal y de Integracion ACADEMIA: Electronica - UNIDAD DE APRENDIZAJE: Circuitos Légicos ESPECIALIDAD Y NIVEL ACADEMICO REQUERIDO: _Maestria en Ciencias 0 en Ingenieria area electronica 2. PROPOSITO DE LA UNIDAD DE APRENDIZAJE: implementa contro! digital con base en los dispositivos légicos programables y los lenguajes desoriptivos de hardware. 3. PERFIL DOCENTE: CONOCIMIENTOS EXPERIENCIA HABILIDADES ‘ACTITUDES PROFESIONAL Electricidad y Circuitos | Un ano de experiencia en | Dominio de la unidad de | Responsabiidad. elécricos, la docencia. aprencizaje. Tolerancia. Electronica analégica, | Dos afios de experiencia | Dominio de idioma inglés. | Honestidad. digital y de potencia, | minima profesional en el | EI manejo de equipo de | Compromiso social Sensores y Actuadores, | campo de la medicién yde prueba. | Proactiv. Lenguajes de Descripcién | Ingenieria en Electrénica, | Manejo de grupos. Gomunicatvo. de Hardware, Control, Mecatrénica, "| Comunicacién oral y Previsor. Tarjetas de desarrollo, | Mantenimiento eléctrico- | escrta. Respeto (maestro-alumno) Software de desarralio | elecrénico. Capacidad de andlisis y _| Etica profesional y personal (Okie, tera, Lace, _| Disefto electrénico. sintesis. Superacion docente y ‘Act\, etc.) para PLO, Manejo de materiales _| profesional CPLD y FPGA. Didacticos Solidaridad. Modelo Educativo Organizacion. Gompromiso social y Insttucional (ME, reativdad. ambiental Liderazgo. Manejo del ME Manejo de las TIC. ELABORO REVISO suazanst ile! Gacvallo Bominguez a Unicad Académica IM. en G. Blanca Esther Carvajal Gamez Presidente de Academia ‘Ena, dala Subdreccion Acactéimica l (Vaud cord qINSTITUTO POLITECNICO NACIONAL SECRETARIA ACADEMICA DIRECCION DE EDUCACION SUPERIOR PROGRAMA SINTETICO UNIDAD ACADEMICA: UNIDAD PROFESIONAL INTERDISCIPLINARIA EN INGENIERIA V TI a ‘AVANZADAS PROGRAMA ACADEMICO: Ingenieria Mecatronica UNIDAD DE APRENDIZAJE: —Cicuitos Léaicos NIVEL: II PROPOSITO GENERAL: Implementa control digital con base en los dispositivos légicos programables y los lenguajes descriptivos de hardware. CONTENIDOS: |. Introducci6n a los sistemas digitales. Il, Fundamentos del HOL. Ii Diseno y ensamble de circuitos logicos combinacionales, IV. Disefo y ensamble de circuitos légicos secuenciales. \V. Disefio y ensamble de maquinas de estado finito. ORIENTACION DIDACTICA: Esta unidad de aprendizaje se abordaré mediante la estrategia de aprendizaje orientado a proyectos (AOP 0 POL), el faciltador aplicara los métodos deductivo, inductivo. Las técnicas que auxiliaran a la estrategia seran: definicién y resolucién de problemas, busqueda bibliogréfica, exposiciones, discusiones guiadas, realizacién de prdcticas y dinamicas de diserio y construccién. EVALUACION Y ACREDITACION: Esta Unidad de Aprendizaje se evaluard a partir del esquema de portatolio de evidencias, el cual se conforma de ‘evaluacion diagnéstica, evaluacién formativa, sumativa tanto teérica como practica, y rubricas de autoevaluacion, y.coevaluacién. Esta unidad de aprendizaje también se puede acreditar mediante: + Evaluacién de saberes previamente adquiridos, con base en los lineamientos establecidos por la academia de electronica. ‘+ Evaluacién tedrico-practica en examen extraordinario 0 examen a titulo de suficiencia, de acuerdo con lo establecido en la academia de electronica ‘+ Acreditacién en otra unidad académica del IPN u otra institucién educativa, nacional o internacional, externa al IPN, con la cual se tenga convenio BIBLIOGRAFIA: 1. Brown S., Vranesie Z, (2008). Fundamentals of digital logic with VHDL design with CD-ROM (3 edition). USA: Mograw Hil ISN: 9780077221430. 2. Moris Mano M, (2007). Digital design (4” edition). USA: Pearson Prentice Hall, ISBN: 9780131989246 3. Pardo F., Boluda J. A. (2004), VHDL, lenguajes para sintesis y modelado de circuitos (2* edicién). México: ‘Afaomega Ra — Ma. ISBN: 970-15-1017°8 4, Pérez S.A, Soto E, Fernandez S. (2002). Disefio de sistemas digitales con VHDL. Espana: Ed. Thomson ISBN: 84-9792-081-6." 5. Wakerly John F. (2007). Digital design: principles and practices (4" edicién). USA: Pearson Prentice Hall ISBN: 9780132016117. *Libro clasico.INSTITUTO POLITECNICO NACIONAL SECRETARIA ACADEMICA DIRECCION DE EDUCACION SUPERIOR UNIDAD ACADEMICA: Unidad Profesional UNIDAD DE APRENDIZAJE: Circuits Logicos. Interdisciplinaria en Ingenieria y Tecnologias ‘Avanzadas, TIPO DE UNIDAD DE APRENDIZAJE: Teérico - practica. Obligatoria. PROGRAMA ACADEMICO: Ingenieria Mecatrénica VIGENCIA: Agosto 2009, SALIDA LATER) loen NIVEL: I Automatizacién. Profesional Asi CREDITOS: 6.0 (TEPIC), 4.35 (SATCA). AREA DE FORMACION: Profesional. MODALIDAD: Escolarizada INTENCION EDUCATIVA, Esta unidad de aprendizaje contribuye en el peril de egreso del Ingeniero Mecatrénico, utilizando los dispositivos légicos programables y el Lenguaje Descriptivo de Hardware en la solucién de problemas y desarrollo de proyectos relacionados con la robotica, el control, la automatizacién y manufactura de sistemas mecatronicos. Asi también se fomentan las siguientes competencias: resolucién de problemas, toma de decisiones, trabajo en equipo, identiicacién {de problemas relevantes del contexto profesional, la comunicaciOn, la creatividad, y el pensamiento critico; para la solucién de problemas afines al area de ingenieria. Las unidades de aprendizaje precedentes son: Circuitos eléctricos avanzados, Fundamentos de electrénica. Las onsecuentes son: Dispositivos légicos programables, Sistemas neurodifusos, Microprocesadores, microcontroladores interfaz PROPOSITO DE LA UNIDAD DE APRENDIZAJE Implementa control digital con base en los dispositivos légicos programables y los lenguajes descriptivos de hardware. TIEMPOS ASIGNADOS UNIDAD DE ‘APRENDIZAJE EOR: Comision REDISENADA Hag’ ORAS TEORIA/SEMANA: 1.5 POR: Acad ultivo del ORAS PRACTICA/SEMANA: 3.0 pemeal a emis apnosanKo woras Teoniasemesrne:270 | |PEORAPKS SFect HORAS PRACTICA/SEMESTRE: 54.0 HORAS TOTALES/SEMESTRE: 4 Pea Serrano Dominguez sa Seas ma Secretario Técnico de la oe canal Pamingae? Comision de Programas eT eee ‘Académicos. 7 de Diciembre de 2011INSTITUTO POLITECNICO NACIONAL SECRETARIA ACADEMICA DIRECCION DE EDUCACION SUPERIOR: fi 7 UNIDAD DE APRENDIZAJE: Circuitos Légicos. HOJA: 3 DE 11 N° UNIDAD TEMATICA: | NOMBRE? Inivoduccion a los Sisiomas Digitales UNIDAD DE COMPETENCIA Disefia circuitos combinacionales de bajo nivel de integracién mediante el élgebra de Boole. HoraS ap | HORAS TAA | Actividades de Actividades. t No. CONTENIDOS deDocencia | Aprendizaje | 6 ince pocer ‘Auténomo. tT | P T Pp 14 Introduccién a los sistemas digitales. 10 1.0 2B, 40, 5C, aa Elementos y descripcién de un sistema digital, 6B Sistemas numéricos y cédigos (BCD, GRAY, | 112 ASCII, | 12 Compuertas basicas. os | 15 | 10 15 124 ‘And, or, nand, nor, not, xor, xnor, butter, triestado. Implementaciin de compuertas basicas con elementos discretos y praciica guiada de compuertas con HDL. 13 Aigebra de Boole y funciones booleanas. 0s 20 134 Operadores légicos. 132 Teoremas y postulados. 133 Suma de productos (mintérminos) y producto de ssumas (maxtérminos). Subiotales:| 20 | 75 | 40 ESTRATEGIAS DE APRENDIZAJE Encuadre del curso, formacién de equipos de trabajo y socializacion con el grupo. La presente unidad se abordara a partir de la estrategia de aprendizaje orientado a proyectos, el facilitador aplicara el método deductivo, lo que permitiré la consolidacién de las siguientes técnicas de aprendizaje: Desarrollo del proyecto, definicién y solucién de problemas, bisqueda bibliografica y cibergratica y desarrollo de la practica 1 con su reporte y trabajo de laboratorio, EVALUACION DE LOS APRENDIZAJES Evaluacién Diagnéstico Autoevaluacién y coevaluacién (con ribrica) Portafolio de evidencias: Reporte de prictica y trabajo en laboratorio 25% Entrega de problemas 15% Repories escritos 15% Propuesta del proyecto 20% Evaluacién esorita 25%9 INSTITUTO POLITECNICO NACIONAL SECRETARIA ACADEMICA 5 DIRECCION DE EDUCACION SUPERIOR UNIDAD DE APRENDIZAJE: | Circuitos Légicos. HOJA: 4 DE 11 N° UNIDAD TEMATICA: IT a = NOMBRE: Fundamentos del HDL ] UNIDAD DE COMPETENCIA ESPECIFICA Desarrolla programas mediante un lenguaje descriptive de hardware HDL (VHDL y/o Verilog) en un ambiente de desarrollo. wonas ao | ORAS,TAA Actividades | "Aorendizalo en No. CONTENIDOS de Docencia ‘duhénonc BIBLOGRAFICA TI] P T Pp 21 | Dispostiosprogramebls 05 10 16,50,78, 244 Generalidades de GAL, CPLD, FPGA. 8c 22. Invoduecin HDL 10 20 321 | HDL Patras resevadas, ena y arqutectia 222 Verilog: Palabras reservadas, médulos. | 2.2.3, Descripcién funcional, flujo de datos y estructural on viBL yen Vosig 29 | ambiente de desaroo (sofware y harass) y| | 1.8 ao trimulares susoaies 8 as-[ 30} a0 ESTRATEGIAS DE APRENDIZAJE La presente unidad se abordara a parr de la estrategia de aprendizaje orientado a proyectos, el facilitador aplicaré el | ‘método inductivo, lo que permitira la consolidacién de las siguientes técnicas de aprendizaje: Desarrollo del proyecto, dindmicas de disefto y construccién (D&C), discusiones guiadas, desarrollo de la practica 2 con su report. | EVALUACION DE LOS APRENDIZAJES Autoevaluacién y coevaluacién (con ribrica) Portafolio de evidencias: Discusiones guiadas 18% | Reportes de as tareas y D&C de circuitos 18% Reporte de préctica y trabajo de laboratorio 25% Evaluacién escrita 25% ‘Avance del proyecto (1) 20%INSTITUTO POLITECNICO NACIONAL A SECRETARIA ACADEMICA a DIRECCION DE EDUCACION SUPERIOR UNIDAD DE APRENDIZAJE: Circuitos Logicos HOJA: 5 DE 11 N° UNIDAD TEMATICA: Iii NOMBRE: Disefio y ensamble de circuitos logicos combinacionales. UNIDAD DE COMPETENCIA ESPECIFICA Desarrolla etapas de control digital y automatizacion con base en los circultos combinacionales en los FPGA 0 CPLD y ‘| lenguaje descriptivo de hardware HDL (VHDL y/o Verilog) — HORAS TAA ORAS AD) Actividades de N CoNTENIDOs bsDocencia | APrendizaje 2 . - deDocencia | Aprendtzaie | cate, | tLe, 71 | P 34 ‘Minimizacién de funciones Booleanas empleando| 0.5 1.5 ‘5C, 6B, 108, mapas de Karnaugh de 9,4 6 variables, 1 a2 | Fiesgos esttices y dindmicos os 23 | Diseto, ensamble y simulaciin de cicutos| os | 30 | 4s | 75 pwetienconaier con Oi 3.3.1 Codificadores, decodificadores, —multiplexores, Gomuliplororse, creufos artmélicos (sumador, Tenlar, muliplcador y dhvaon, comparador tmagnitud de n Bs, ALU a4 |Desarrolo de etapas de control digital y| 05 | 15 45 auiomaizacion con creuitos combinaclonaes para fi eplondln on leeman meoatonios. ___|Simutiony sitesis en FPGA y OPLD. Sibistes|| 0} a5 8a} a0 ESTRATEGIAS DE APRENDIZAJE La presente unidad se abordara a partir de la estrategia de aprendizaje orientado a proyectos, el faclitador aplicard el ‘método inductivo, lo que permitira la consolidacién de las siguientes técnicas de aprendizaje: Desarrollo del proyecto, | dindmicas de disefio y construccién (D&C), discusiones guiadas, desarrollo de las practicas 3, 4 y 5 con su report. EVALUACION DE LOS APRENDIZAJES Autoevaluacién y coevaluacién (con ribrica) Portafolio de evidencias Exposiciones 15% Reportes de las tareas y D&C de circuitos 15% Reporte de practica y trabajo de laboratorio 25% Evaluacién escrita 25% ‘Avance del proyecto (2) 20%INSTITUTO POLITECNICO NACIONAL 7 SECRETARIA ACADEMICA a DIRECCION DE EDUCACION SUPERIOR UNIDAD DE APRENDIZAJE: Circuits Logcos. HoJA: 6 DE 11 [N° UNIDAD TEMATICA: IV NOMBRE: Disefio y ensamble de circuitos ldgicos secuenciales. UNIDAD DE COMPETENCIA ESPECIFICA - Desarola etapas do contol digital y automatizacion con base a los cicutos logicos secuenciales en los FPGA 0 |GeLDy el HDL (VHDL yo Verilog) ° ‘| HORAS AD | gotvidades 0 hatvidades | clvidades de No. CONTEN! / rs Biles DOS de Docencia _“Auténomo Tle T Pp a Flomonios de 6s orcuTos secuenciales, os] 10] 25 | 30.56, 78 31.1 |Gonceptos de maquinas secuenciales y crcutos de 408 omporzacin (Osclador 2 cristal” y “cruitos | integrados), | 412 |Funeionamiento y caractersticas del Latch y Flip flops (SR, JK, T, D). 413. |Implementacin y simulacién de atch, fiplops y reqisttos con HDL. 42 Disero, ensamble y simulacién de una memoria os | 10 | 10 | RAM y una ROM con HDL. 43 Disefo, ensamble y simulacién de contadores:| 05 | 20 | 10 | 10 | sincrono.yasincrono, de anil, Johnson, ascendente-descendente, de inicio programado, tmédulo fo y variable), 44 Disefo, ensamble y simulacion de registos de] 05 | 05 | 10 | 10 corrmiento PIPO, SISO, SIPO, PISO y Universal Ineluyendo desplazamient y rotacién con HDL. 45 Desarrolo de etapas de _conttol_ digital y Tolle tee || eas fautomatizacin para’ su aplcacion en ‘sistemas mmocatroricos. Simulacion y sintesis ‘Subtotales: |" 1.0 5.0 55 10.0 7 ESTRATEGIAS DE APRENDIZAJE La presente unidad se abordaré a partir dela estratega de aprendlzaje orientado a proyectos, el faciltador aplicaré el tretod inductive o que permira fa consolidacion de las siguientes tecnicas de aprendiaje: Desarrollo de! proyecto, ‘insmicas do csofo y consttuceén (O8G), dscusiones guiadas, desarolo de la pracioas 6, 7,8, 9y 10.con Su reporte EVALUACION DE LOS APRENDIZAIES Auoevaluacién y coevaluacién (con rbrica) Portalo de evidencias: DAC de creuitos 15% Discusiones guiadas 15% Reporte de practica y trabajo de laboratorio 25% Evaluacién escrta 25% Avance del proyecto (9) 20%, INSTITUTO POLITECNICO NACIONAL, ‘ 7 SECRETARIA ACADEMICA q DIRECCION DE EDUCACION SUPERIOR UNIDAD DE APRENDIZAJE: Circuitos Légicos. HOUA: 7 DE 11 [N°UNIDAD TEMATICA: V NOMBRE: Disefio y ensamble de maquinas de estado finit. UNIDAD DE COMPETENCIA ESPECIFICA Desarrolla las maquinas de estado finito dentro de un FPGA o CPLD mediante un editor de estados y con HDL (VHDL yo Verilog) Horas ap | ,HORAS TAA HORAS AD | Actividades de — contenbos sepoeetes | Aprendizaje | gat, K Auténomo ira) ieee oma P 54 Conceptos de las méquinas de estado frito (FSM)| 0.5 | 1.0 05 | 28,50,68, ¥ u30 del editor de FSM para implementarlas en los 18 ambientes de desarrlio 52 Disefo, ensamble y simulacién deFSMconHDL. | 05 | 15 | 05 | 45 52.1 |Maquinas de Mealy 522 —_ |Méquinas de Moore. |523 | maquinas mixtas 53 Desarrollo de stapas de control y automatizacion 18 | os | 60 para su aplcacién en sistemas mecatrénicos. tiiizando las FSM. Simulacion y sintesis en FPGA ‘OCPLD Swbiotaes| 1 | 40 | 10 tho ESTRATEGIAS DE APRENDIZAJE La presente unidad se abordara a partir de la estrategia de aprendizaje orientado a proyectos, el facilitador aplicara el ‘método deductivo, lo que permitra la consolidacién de las siguientes técnicas de aprendizaje: Dinamicas de diserio y construccién (D&G), definicion y solucién de problemas, desarrollo de las practicas 11, 12 y 13 con su report. EVALUACION DE LOS APRENDIZAJES Autoevaluacién y coevaluacién (con ribrica) | Portafolio de evidencias: Resolucién de problemas D&C de circuitos Reporte de prdctica y trabajo de laboratorio Evaluacién escrita Reporte final del proyectoINSTITUTO POLITECNICO NACIONAL SECRETARIA ACADEMICA DIRECCION DE EDUCACION SUPERIOR UNIDAD DE APRENDIZAJE: —_Circuitos Légicos RELACION DE PRACTICAS PRACTICA No. NOMBRE DE LA PRACTICA UNIDADES | DURACION | LUGAR DE REALIZACION ‘TEMATICAS 1 Compuertas basicas con elementos H 3.0 Laboratorio de discretos y practica guiada, Sistemas Digitales 2 Ambiente de desarrollo y su " 45 ° simulador. Laboratorio de 3 Circuitos combinacionales basicos. mM 48 Electrénica 3 4 Circuitos combinacionales aritméticos| m 60 y 6gicos. 5 Control digital y automatizacién con um 60 circuitos combinacionales. 6 ‘Temporizadores, Flip-lops y registros. v 3.0 7 Memorias RAM y ROM. v 15 8 Contadores. w 30 9 Registro de corrimiento universal Vv 15 10 Control digital y automatizacién con wv 60 ircuitos secuenciales. 1" Editor de FSM. v 15 12 Disefio, sintesis y simulacién de FSM! v 60 (Mealy, Moore y mixta. 13 Control digital y automatizacién con v 78 FSM. TOTALDE | 540 HORAS EVALUACION Y ACREDITACION: Las précticas aportan el 25% de la calificacién de cada unidad tematica. ‘Sera indispensable contar con todas las prdcticas realizadas para tener el derecho de acreditar la unidad de aprendizaje, el cual esté considerado dentro de la evaluacién continua.INSTITUTO POLITECNICO NACIONAL UNIDAD DE APRENDIZAJE: SECRETARIA ACADEMICA DIRECCION DE EDUCACION SUPERIOR CIRCUITOS LOGICOS HOJA: 9 oe PERIODO | UNIDAD. PROCEDIMIENTO DE EVALUACION 1 Tyll | Evaluacion continua 75% Evaluacion escrita 25% 2 ly 1V_ | Evaluacién continua 75% Evaluacién escrita 25% 3 Vv | Evaluacién continua 75% Evaluacion escrita, 25% Los porcentajes con los que cada unidad tematica contribuyen a la evaluacion final son: La unidad | aporta el 20% de la calificacién final La unidad I aporta el 20% de la calificacién final. La unidad Ill aporta el 20% de la calificacion final. La unidad IV aporta el 20% de la calificacién final La. unidad V aporta el 20% de la calificacién final Esta unidad de aprendizaje también se puede acreditar mediante: '* Evaluacién de saberes previamente adquiridos con base en los lineamientos que establezca la Academia. + Acreditacién en otra unidad académica del IPN u otra institucién educativa, nacional 0 internacional, externa al IPN, con la cual se tenga convenio.UNIDAD DE APRENDIZAJE: INSTITUTO POLITECNICO NACIONAL SECRETARIA ACADEMICA f DIRECCION DE EDUCACION SUPERIOR CIRCUITOS LOGICOS HOJA: 10 nn) CLAVE c x ‘BIBLIOGRAFIA 10 1" Bowros Nazeih M, (2006). HDL programming fundamentals: VHDL and ‘Verilog (1* edition). USA: Da Vinci Engineering, ISBN: 1-58450-855-8. Brown S., Vranesic Z. (2008). Fundamentals of digital logic with VHDL design with CD-ROM (3° edition). USA: Mc-Graw Hill, ISBN: 9780077221430. Chu Pong P. (2008). FPGA prototyping by VHDL examples. USA: John Wiley and Sons. ISBN: 978-0-470-18531-5, Floyd T. L. (2006). Fundamentos de sistemas digitales (9* edicién). ‘México: Pearson. ISBN: 9788483220856. Jaramillo J. A, Guzman |., Molina H. (2011). VHDL Guia de estilo y précticas de laboratorio de circuitos légicos (1" edicién). México: IPN. ISBN: 978-607-414-211-2. Morris Mano M. (2007). Digital design (4" edition). USA: Pearson Prentice Hall. ISBN: 9780131989245, Pardo F., Boluda J. A. (2004). VHDL, lenguajes para sintesis y modelado | de circuitos (2% edicion). México: Aifaomega Ra ~ Ma. ISBN: 970-15: 1017-8. Pérez S. A, Soto E., Fernandez S. (2002). Disefto de sistemas digitales ‘con VHDL. Espafa: Ed. Thomson. ISBN: 84-9732-081-6." Tooci R. J. et.al. (2007). Sistemas digitales: principios y aplicaciones (10° edicién), México: Prentice Hall, ISBN: 970-26-0297-1 Wakerly John F. (2007). Digital design: principles and practices (4 edicién), USA: Pearson Prentice Hall, ISBN: 9780192016117 Software de desarrollo, varias compafiias, (ISE) www.xilinx.com, (Quartust!) www-altera.com, (Libero) wwnw.actel.com. "Libro clasico.