Sam Ep epee circuitos integrados y microprocesadores ER mrt PUT same Am cit Tag reparar y ensamblar pike Pree y micropr rocesadores =<ELECTRONICA DIGITAL Realizado y editado por EEKIT. Compaiifa Editorial Electrénica Gerente general y comercial William Rojas H. Director editorial Felipe Gonzalez G. Autor Felipe Gonzalez G, Diagramacién electronica Nubia Patricia Tamayo ©CEKIT S.A.1993 Pereira - Colombia, Prohibida su reproduccién parcial o total por cualquier medio sin permiso escrito del editor. ISBN (Obra comleta) 958-9108-27-X ISBN (Volumen 4) 958-9108-31-8 ISBN (Fasciculo 34) 958-9108-65-2 ANTARTICA S.A PRINTED IN CHILE IMPRESO EN CHILE 12.11.93 Circuitos integrados y microprocesadores 1 Curso prictlco de ELECTRONIC forma de 40 fatcicuoe de parc sem DIGITAL, circutos Inteprades y mleroprocesadores publics en 5, encuademnbiesen cinco volimencs (Cada fastcuo consa de 20 piginas y 4 de cubienas. 16 piginas extn ddicada al coro de ELECTRONICA\ DIGITAL, csruitosintgradony icroprocesadoreque comprende S6lecrionestesricasy mamerosa acvidadcs pcticas con los pasos nsrucciones para ensambla un eomprobador lgico de fis medals. Estas pinay son ‘encuademabes en Jos volmenes 1, 2,3 y 4 Las eatro pina centraes de cada fascculo son encuaderabls por separado en el volume 3y estén deicads ala descripcién dtallada de 2 proyectos completos. Por ena rans alexcuademsat lo Vokimenes debe cide de desprender previamente las evar péginas centrale de todos lot fastculos y guardaras hasta exando se ‘completen, con el facioolo 40, momento en el eutl pode encvademer con ella el valunen CConelfsciulo que completa cade unodelos cinco volimene que confrman esta cbr, se pond ala vests tapas para su encosdemacia, Lo vlimenes se eoafonnan de Ia sguiene maners Volumen N'1.Fatefculor 1a 10 piginas 64 164 Volumen N®2,Fasetcuor L1 a 19 pina 165 2324 Volumen N*3, Faeteuoe 20 a 28 - paginas 325 a 458, Volumen N*4,Fasctculos 29 al $0 -piginas 469 660 ‘Volumen N*S Libro de proyecos- paginas cenuales 5 160 ‘CEKITS.A. garaniza a poblicacis dea wulidad de obra y de a tapas necesarias para evencuademacica y el servicio de nimeros srasados hasta un ao después determina la cieulaci del hime fscculo Tein Ja calidad de or componenes ye correct fanconamiento de los proyectos DISTRIBUCION INTERNACIONAL Y NUMEROS ATRASADOS Distribuldor en Cotombla: KIT S.A. ia Boral Electrica Calle N° 6-22 Pod A.A, 194 ‘Tee 352191-382194-356135 FAX 342615 Perr Colombia Distribuidoresen Argentina EDITORIAL VANIDADES S.A. Prd 263, Ser Piso 1067 ital Federal, Buenos Aires, Argentina ‘Telefonor 342'8946/ 5178/8083 FAX: (681) 3348053 ‘Telex 17699 EDIVA AR Acsherid a Asocacin de Editres de Revistas Ealtorlal Vanidades S.A., Conslo ecutivo: Presidente: Jullo Poblte Benet Gerente General yedlor: Carls A. Magurno (Capital Federal Varcaro, Sinchex y Cla. ‘Moreno N° 794, 9 Piso, OF 207, CP. 1081 Benes Alves Interior Diatibuidora Benn SAC Santa Magdalena NY S41, 1277 Buenos Atee Distribuior en Chile: Ealtrial Andina S.A. ‘Avenida E1Golt 203, Santago 34 Chile Teléfonos: Mesa de entradas (562)231-7053, 252.8818 / 292-6825 Fax (56m) 2328806 Télex 440221 EDAND CZ Distribuidor en Uruguay Distbaidora Carergs emia 688 Montevideo, Repdblica Orienal de Ur ‘Telefonos: (89) 96-1941 [95-4540 Fax: 96-1941 ‘Telex 2391 GRAFIA S.A. Distribuldor en Paraguay: Selecciones SAC Falgencio RL, Moreno 270 ‘Asinelén, Parag ‘Telefonor (S95 Fax: 449639, 9 ) 481588 / 201863 Distribuidor en Bolivia: Diamo Lida, Comercio $05 La Par, Bolivia Telefonox$912) 353119Leceién 15 Detectores de flancos + Introduccién * Qué es un detector de flancos. Teoria general + Circuitos de aplicacién + Interruptor libre de rebote + Generador de pulsos de reset de encendido + Retardador de pulsos + Convertidor de onda seno a onda cuadrada + Retardador de flancos + Actividad préctica N® 11 Introduccion Una de las necesidades més frecuentes en el dise~ fio de sistemas digitales es disponer de un elemento que genere un pulso en respuesta al borde de subida 0 de bajada de una sefial de entrada. Los circuitos més cominmente utilizados para este propésito son los detectores de flancos o semi-monoestables y los multivibradores monoestables. La eleccién entre un detector de flancos y un mo- rnoestable como generador de pulsos depende del grado de precisidn requerido, Cuando el ancho del Pulso generado no es critico, los detecores de lancos son la solucién més conveniente. Si este no es el caso, debe recurrirse al empleo de monoes- tables, que’son circuitos més especializados. En esta leccién analizaremos In teorfa bdsica de los detectores de flancos, conoceremos las confi- guraciones mas comunes y describiremos varios cir- Cuitos sencillos de aplicacién, Los multivibradores ‘monoestables se estudiardn en la proxima leccién, Qué es un detector de flancos . Teoria bisica Un detector de flancos (figura 261) es un circuito que genera un pulso de salida de muy corta du- acién, en respuesta a uno de los flancos (el de su- ida ol de bajada) de una seffal de disparo aplicada ala entrada. El detector de flancos de la figura 261 consta de un inversor CMOS (A), uta resistencia (R1) y un condensador (C1). Para facilitar la explicacién que sigue, se supone una fuente de alimentacion (+V) de 9V y se considera que C1 esté completamente descargado. Un nivel alto correspondertt a un vol- taje de 9V y un nivel bajo a un voltaje de OV. El diagrama de temporizacién de Ia figura 261 describe graficamente el comportamiento del voltaje en los puntos de interés del circuito. La seftal de disparo se identifica como V1, el voltaje sobre RL A. Diagrama en bloque: Detector wens [LT me tthe a.creutoprictco Sohal de disparo [7 Setacocpa jw ‘Seale ena wa) como V2 y Ia sefial de salida como V3. El uso de Gingremnat de temperiasclin 56. many comfienel andlisis y disefio de circuitos digitales. Inicialmente, la seital de disparo esté en bajo y la salida del inversor A es alta. Esto tiltimo sucede por- que, sin sefial de disparo, R1 conecta la entrada del inversor a tierra, es decir a un nivel bajo, Cuando la sefial de disparo realiza la transicién de bajo a alto (flanco de subida), el inversor recibe, a través del condensador Cl, un nivel alto de 9V en su entrada y hace baja su linea de salida. Una vez que la sefial de disparo esté en alto, CL comienza a cargarse y el voltaje sobre R1 (V2) em- pieza a descender. Cuando este tltimo es aproxi- madamente igual a 4.5 V (la mitad del voltaje de alimentacién), la entrada del inversor Jo interpreta como un bajo y hace alta su salida, El proceso se repite cada vez que se aplica la seital de disparo, CERIT: Curso pricico de electronica digital 165Como resultado de lo anterior, la salida del in- versor ha permanecido en bajo durante un perfodo de tiempo T, al cabo del cual retoma a su estado normal (alto). En otras palabras, el circuito ha nerado un pulso, activo en bajo, en respuesta a ia presencia del flanco de subida de la sefial de dis- paro aplicada en su entrada. El ancho o duracién en segundos (s) de este pulso (T) depende de los valores de R1 y Cl y se puede evaluar, en forma aproximada, mediante la siguien- te formula: Ancho del pulso = T = 0.77xR1xC1 En esta expresi6n, el valor de R1 debe estar dado cen ohmios (2) y el de Cl en faradios (F). Si R1 se a en kild-ohmios (KQ) y Cl en microfara- dios (UF), se obtiene el ancho del pulso en milise- gundos (ims). El siguiente ejemplo aclara la apli- cacién de la formula anterior. Ejemplo. Calcular el ancho del pulso de salida generado por detector de flancos de Ia figura 261 si se utiliza una resistencia de 1 MQ (106 9) y un condensador de 1 j1F (10-6 F). Soluci6n. Sustitmyendo R1 y C1 por sus valores correspondientes (IM y 1 LF), obtenemos: T= 0.77R1xC1 =0.77x106x 10-6 T=0.77s =770 ms Elresultado anterior significa que la salida per- manece en bajo durante aproximadamente 770 milisegundos (casi un segundo), contados des- deel instante en que aparece el flanco de subida de la sefial de disparo, El resto del tiempo, la sa- lida se mantiene en alto. El circuito de la figura 261 detecta el flanco positivo o de subida de la sefial de disparo y entrega un pulso de salida activo en bajo. Para obiener dis- aro por flancos negativos o de bajada, In resis- tencia R1 debe conectarse al positivo de la fuente (4V), como se indica en la figura 262. En este ca- 80, el pulso de salida es activo en alto. Tedricamente, un detector de flancos se puede rea- lizar utilizando cualquier tipo de compuerta, inver- sora 0 no inversora. Sin embargo, desde el punto de vista practico, los detectores de flancos mis efi- Cientes se obtienen empleando compuertas Schmmitt- 166 B. Cireulto préctico Detectores de flancos Schmitt-trigger Detectores de flancos de subida ov ov oi n co v rT Ir Ri Rt T=O.7R101 = Salida activa alta Salida activa baja ajada, ov Rt ah uv Salida active bale +v ey “RIE Va TR trigger. En la figura 263 se muestran las configu- raciones mds comunes de estos tltimos. Fig. 268]Como vimos en Ia leccién 6, los dispositivos Schmitt-trigger estén dotados de una caracterfstica especial llamada histéresis, 1a cual los hace inmunes al ruido. Utilizando compuertas Schmin-irigger en detectores de flancos se garantiza un pulso de salida limpio (sin ruido) y perfectamente rectangular. Para que los detectores de flancos descritos an- teriormente operen en forma correcta, la sefial de disparo debe permanecer aplicada durante un tiem- po superior al ancho del pulso de salida deseado. En muchas aplicaciones, esta es una limitacién se- ria, Los monoestables que estudiaremos en la proxima leccién no estin sujetos a esta restricciGn. Circuitos de aplicacién En esta secci6n describiremos algunas de las apli- caciones més importantes y ttiles de los detectores de flancos, Entre los circuitos incluidos figuran un eliminador de rebote para interruptores del tipo push-button (pulsadores), un generador de pulsos de reset, un convertidor de onda seno a onda cua drada y un retardador de pulsos. En todos los casos se izan compuertas NAND Schmitt-trigger 4093B conectadas como inversores, Laddescripcién de este chip se realiz6 en la lecci6n 6 (pigina 63). En la figura 264 se repite su distribu- ion de pines por comodidad. Circuito integrado 4093B En lugar de compuertas NAND 4093B se pueden también utilizar inversores Schmitt-irigger CMOS (40106B, 74C14, etc.). Siempre que utilice disposi- tivos CMOS, no olvide conectar las entradas no w lizadas a tierra o a +V para prevenir dafios por des- cargaselectrostaticas (ESD) generadas involuntari mente durante su manipulacion, ‘Como en los demas proyectos CMOS de este cur- $0, todos los circuitos se pueden alimentar a partir de una bateria o fuente de 9V (kit CEKIT K10) 0 una fuente de SV (kit CEKIT K11). El méximo voltaje de operacién permitido es 15V. Interruptor libre de rebote Un detector de flancos se puede utilizar eficien- temente para construir un interruptor libre de re- bote, como se muestra en la figura 265. En este ca- 80, el circuito responde a flancos de bajada y la se- fial de disparo la produce un pulsador normalmente abierto (S1). El pulso de salida es activo en alto y tiene un retardo (T) de 20 ms, aproximadamente. Interruptor libre de rebote svEBvaav) Si=0N (pulsedo) $1 = OFF (liberado) T=0.7 RIGI =20ms VTH ~5.8V con 4V =9V. VTH=3.3V con +V =5V La entrada del inversor est puesta a un nivel alto (+V) a través de las resistencias R1 y R2. En estas condiciones, la salida del circuito es de nivel bajo y el condensador esta descargado. Cuando se cierra $11, el condensador se carga instanténeamente al vol- taje de la fuente (+V) y 1a entrada del inversor reci- be un nivel bajo. Como resultado de lo anterior, 1a salida det cir- cuito se hace alta, Al liberar $1, el condensador C1 ‘comienza a descargarse lentamente a través de RI y el voltajede entrada del inversor (Vin) empieza aaui- mentar, hasta que se hace igual al valor de! umbral superior (VHT) de la compuerta, En ese instante, el inversor se dispara, es decir cambia de estado, y la salida se hace baja. Esto sucede, aproximadamente, a los 20 ms de haberse li- berado el interruptor. Durante este perfodo de re~ tardo (1), el inversor desconoce los pulsos de re- bote generados durante 1a apertura de $1. El resul- tado es un pulso nitido, libre de ruido, a la salida, Notas: Para el 4093B, VTH es tipicamente igual a 5.8 Vcon +V =9 V ya3.3 Vicon +V=5 V. Generador de pulsos de inicializacion o de reset La mayorfa de sistemas digitales necesitan de un pulsode determinada longitud para inicializar, gene- ralmente en 0's, las salidas de sus flip-flops, conta- dores, registros y otros circuitos, en el momento de encender la fuente de alimentacién. Cuando esto no se hace, puede ocurrir que el sistema no funcione CEKIT- Curso prictco de electronica digital 167como se espera, a pesar de estar bien disefiado y conectado. Para evitar que esto suceda, la mejor solucién es utilizar un generador de pulsos de reset de en- cendido. En la figura 266 se muestra un circuito ade- cuado para este propdsito. Cada inversor suministra un pulso de reset, activo en alto o en bajo, de 700 ms de duracién cuando se aplica potencia por pri- mera vez al circuito, ‘Generador de pulsos de reset de encendido +V(GV-15V)_—g-—Potencia ON i 700 Al conectar la fuente, el condensador C1 est com- pletamente descargado y Ia entrada del inversor A re- ‘cibe un nivel bajo. Como resultado, su salida es de nivel alto y Ia del inversor B es de nivel bajo, Cuan- do, 700 ms después, el voltaje sobre C1 aleanza el umbral del inversor A, la salida de este tiltimo se ha- cc baja y la del inversor B se hace alta, La resistencia R2 es necesaria para prevenir que el condensador se descargue bruscamente a través del Circuito de entrada de la compuerta CMOS y la des- truyaen el momento de desconectar la fuente de po- tencia. Su presencia no es necesaria cuando se ti- lizan dispositivos TTL, Retardador seeuencial de pulsos Existen situaciones donde se necesita que el efec- to de una sefal de disparo no se manifieste instant neamente sino un tiempo después de su aparicién, Lasoluciéna este problema es utilizar un retardador de pulsos. Una forma sencilla de lograrlo es em- plear varios detectores de flancos conectados en cas- cada, como se muestra en la figura 267. El primer detector se dispara con el flanco de ba- jjada de la sefial de entrada y produce un pulso de du- racién T1. Cuando este pulso termina, su flanco de bajada dispara el segundo detector, el cual produce tun pulso de duracidn T2. El flanco de bajada de es- te Ultimo dispara un tercer detector y asi sucesiva- mente, 168 Retardador secuencial de pulsos + VGV45V) de ieee satee2 —_F_ sav: —P__ - Los valores de_R y C de los detectores se cal- culan de acuerdo al aricho de pulso deseado en cada aso. Si la entrada se conecta al positivo de la fuen- te, se obtiene un generador escalonado de pulsos de reset, el cual inicializa secuencialmente, uno por uno, Varios circuitos en el momento de aplicar po- tencia al sistema Convertidor de onda seno a onda cuadrada de 60 Hz El circuito de la figura 268 produce un tren de pul- sos de 60 Hz (60 pulsos eada segundo) cuando es disparado por una sefial de corriente alterna de la misma frecuencia y de amplitud adecuada. Se puede utilizar para sincronizar un sistema digital con la red pica de 60 Hz © como patrén de tiempo de re lojes domésticos, temporizadores, etc. ‘Converlidor de onda seno a onda cuadrada +9 Con una tensién de alimentacién de 9V y sin se- ial de entrada, las resistencias R1 y R2 fijan el vol- taje VIN en 4'8V, aproximadamente. Este valor es intermedio entre entre VTH (5.8 V) y VTL G.8 V),La sefial de entrada hace variar el voltaje VIN por encima y por debajo de su valor nominal UG8V). Recuerde (leccién 6) que VTH es el umbral su- perior de disparo de la compuerta Schmitt-trigger y Vr el umbral inferior. La diferencia entre estos va- lores (VTH-VTL) se denomina voltaje de histéresis (VED. En nuestro caso, VH=2V. La amplitud Vpp de la sefial de entrada debe ser mayor que el voltaje de histéresis, pero menor que el de alimentacién, La salida (pin 3 de! 4093B) es baja cuando, por efecto del flanco de subida de la sefial de entrada, ‘VINse hace ligeramente superior a 5.8V y alta cuan- de, por efecto del flanco de bajada, exe vole se hace ligeramente inferior 3.8 V. El resultado de es- te proceso es un tren de pulsos cuadrados a la sali- da, de la misma frecuencia de la sefial de entrada. Retardador de flancos El circuito de la figura 269 retarda la aparicién de los flancos de Ia sefial de salida con respecto a los flancos de la sefial de entrada. Espectficamente, el flanco negativo de 1a salida esta retardado un tiempo T* con respecto al flanco positivo de la en- trada y el flanco positivo de la salida un tiempo ccon respecto al flanco negativo de la entrada. El valor de estos tiempos de retardo depende de los valores de R1y de C1 pero también estd sujeto a las variaciones en el voltaje de alimentacién (+V) y en los umbrales de disparo (VTH y VTL) de la com- puerta Schmitt-rrigger. Utilizando una fuente de 9V y suponiendo ‘VTH=5.8 V y VIL=3.8 V (valores tipicos para el 40938), los tempos T* y Tse pueden calcularen forma aproximada,como sigue: Tt=1.03xR1xC1 T= 0.86xR1x C1 Retardador de flancos h T's Retard del flanco de subidn ‘T:Retarde cel flanco debajada Fig. 269 Construccién del médulo 2. Parte 4 Continuando con el ensamble de! médulo 2, en es- taactividad instalaremos en la tarjeta de circuito im- preso del mismo el interruptor Iégico $3. La fun- ién de este componente es suministrar, de acuerdo 4 su posicién, un nivel alto o bajo de voltaje en el terminal de salida $3 de la tarjeta. Instalaremos también los terminales de conexién Gel médulo, con el fin de comenzar a utilizarlo en nuestros préximos proyectos y experimentos. Componentes necesarios 1 interruptor miniatura tipo spat. $3 1 circuito impreso EDM2, 1 cautin de baja potencia (15W a 35W). 1 cortafrfos 6 pines de conexién. Soldadura de estafio 60/40. Los pines de conexién puede obtenerlos de terminales sobrantes de LED o de resistencias, de la misma forma como se hizo para el médulo 1, Procedimiento Paso 1, Tome el interruptor $3 ¢ instdlelo a conti- nuacién del interruptor $2, en los agujeros corres- pondientes, como se muestra en la figura A14. Ase- giirese de, que el componente quede instalado en tuna posicién firme y suéldelo con cuidado por el lado del cobre. Paso 2. Tome los 6 terminales de insercién y suél- delos por el lado del cobre de 1a tarjeta EDM-2, de 1a misma forma como lo hizo para el médulo 1 (ver, pagina 70, figura A8), Al finalizar, c6rtelos todos a tuna misma longitud, por ejemplo 1'em.Leccién 16 Monoestables y temporizadores + Introduccién * Qué es un multivibrador monoestable + Tipos de multivibradores monoestables + Monoestables no redisparables + Monoestables redisparables + Monoestables con compuertas NAND y NOR + Monoestables con 555 * Circuitos integrados monoestables TTL + El circuito integrado 7418221 + Experimento N? 19. Operacién de un monoestable no redisparable TTL + Elcircutto integrado 74LS123 + Circuitos integrados monoestables CMOS. El circuito integrado 74C221 + Elcircuito integrado 4528B + Temporizadores de eventos largos. Los circuitos integrados ZN1034E y CD 4541B + El circuito integrado XR-2240 + Circuitos de aplicacién Introduccion Un multivibrador monoestable 0 one-shot (Iéase uan-chot), lo mismo que un detector de flancos, ge- nera un pulso de salida de corta duracién en res- puesta al flanco de subida o de bajada de una sefial de disparo aplicada a la entrada. Sin embargo, los monoestables son circuitos més especializados, pre~ cisos y versitiles. Un monoestable no esta sujeto a las restricciones jue caracterizan el funcionamiento de un detectorde lancos. El ancho del pulso generado se puede con- trolar en forma més exacta y la sefial de disparo no necesita permanecer activarnientras se generael pul- so de salida, Los multivibradores monoestables se utilizan en una gran variedad de aplicaciones: eliminacién de ruido en sefales digitales, estrechamiento o alar- ‘gamiento de pulsos, temporizacién y monitoreo de eventos, etc. Se pueden realizar con compuertas SSI 0 utilizando circuitos integrados especializados, La eleccién entre un circuito integrado mono- stable y uno con compuertas se basa, general- mente, mids en razones econémicas y de convenien- cia que de diseiio. Los monoestables SSI son menos precisos pero mis econsmicos que los mo- noestables especializados. En esta leccién estudiaremos las configuraciones de multivibradores monoestables m4s comuinmente 170 utilizadas en sistemas digitales. Estableceremos la diferencia entre monoestables redisparables y no re- disparables y procederemos a la descripcién de una serie de circuitos y chips desarrollados especiti- camente para esta funcién, Qué es un multivibrador monoestable Un multivibrador monoestable 0 one-shor (figura 270) es un circuito que genera en su salida un pulso de cierta duracién, en respuesta a uno de los flan- cos (el de subida 0 el de bajada) de una sefial de disparo aplicada a su entrada, Los monoestables se denominan también temporizadores, por ser esta su principal aplicacién, Multivibrador monoestable (One-Shot) Flanco de subida ST Sefial de o La duracién del pulso (1) la determina un circuito RC extemo, constituido, generalmente, por una o dos resistencias y un condensador. En condiciones normales, sin aplicar una sefial de disparo, la salida de un monoestable permanece en uno de sus dos es- tados posibles (alto 0 bajo). A este estado se le la ma estado estable, Cuando el monoestable se dispara, la salida pasa al estado opuesto y permanece en ese estado du- ante un periodo fijo de tiempo, al cabo del cual re- torna nuevamente a su estado estable, A este estado se le llama estado inestable o estado activo. La palabra monoestable enfatiza el hecho de que el multivibrador posee un sdlo estado estable (I 6 0), a diferencia de un biestable , que tiene dos ¢s- tados estables (puede permanecer indefinidamente en 16en0), y de un astable el cual no posee un es- tado estable (oscila indefinidamente entre 1 y 0).Los multivibradores astables 0 relojes (clocks) se estudian en Ia proxima leccién (la ntimero 17) de es- te curso. Los multivibradores biestables, incluyen- do los cerrojos o latches y los flip-flops, sé es- tudian en las lecciones 19 y 20. Tipos de multivibradores monoestables Existen bisicamente dos tipos de multivibradores ‘monoestables: redisparables yo redisparables. En ambos casos, la aplicacién de una sefial de disparo valida causa’el cambio de estado de la salida y su permanencia en el estado inestable durante un de- terminado perfodo de tiempo. Al terminar este tl- timo, la salida retorna a su estado estable. La diferencia entre ellos radica en la forma como cada uno se comporta ante sefiales subsecuentes de disparo, es decir, ante sefiales aplicadas con pos- terloridad a la sefal que inicié el ciclo imerno de temporizacién , y durante la vigencia de este tltimo, Mientras un monoestable no redisparable ignora estas sefiales, uno redisparable las acepta, iniciando con cada una un nuevo ciclo de temporizacién, En las siguientes secciones se analiza en detalle cada uno de estos dispositivos. Ambos tipos de mono- estables son ampliamente utilizados en la practica. Monoestables no redisparables En un monoestable no redisparable o estndar (fi- gura 271), el arribo de la sefial de disparo inicia un Ciclo interno de temporizacién, el cual causa que la salida del monoestable cambie de estado cuando co- mienza el ciclo de temporizacion y retorne a su es tado estable cuando este ciclo termina. Una vez que el ciclo de temporizacién se ha ini- iado, e! multivibrador no redisparable es inmune Monoestable no redisparable rile 1 Trigger] Monoestabie| our ‘ No Sehal de redisparabie Serial de disparo ‘salida Sefial de salida (out) Sofa de disparo (tigger) | Fig.271 | a los efectos de sefiales de disparo subsecuentes, hasta que el perfodo de temporizacién termina. Cual- quier sefial de disparo aplicada durante este tiempo no tendrd efecto alguno en la salida, Este tipo de circuito se puede modificar agregin- dole una entrada de control Hamada reser, la cual, cuando se activa, causa que el pulso de Salida se cancele y obliga al dispositivo a retomar a su estado estable. La disposicién de una linea de reset permite terminar 0 abortar el periodo de temporizacién en cualquier momento, Para comprender mejor el principio de operacién de un monoestable no redisparable, analicemos cl diagrama de temporizacién de la figura 271, corres- Pondiente a un ciruito de este tipo que se dispara con flancos de subida y genera pulsos activos en al- to, En condiciones normales, la salida esta en el es- tado estable, es decir en bajo, Enel instante ty ¢] monoestable recibe un pulso de apa (TRIGGER) y la salida pasa del estado es- table (bajo) al estado inestable (alto), permanecien- do en ese estado durante un periodo de tiempo determinado (T). Cuando este lapso termina, en el instante ts, 1a sade zetorna nuevamente a i estado estab (bajo) y permanece en ese estado hasta que el monoestable eciba otro pulso de disparo valido en el instante ty La caracteristica esencial del monoestable no re- disparable se observa examinando lo que sucede en cl instante tp, En ese momento, el circuito recibe un segundo pulto de disparo, in embargo, como a si- lida atin esté activa, es decir en el estado inestable {alto), ese pulso es ignorado por el circuito, es de- cir, no afecta el estado de la salida, Monoestables redisparables En un monoestable redisparable (figura 272), cual- quier seiial de disparo retorna el dispositivo a su es- lo estable ¢ inicia un nuevo ciclo de temporiza- ., incluso si la seiial de disparo se aplica en me- dio de un ciclo existente. En otras palabras, cada pulso de disparo provoca un nuevo pulso de salida. De acuerdo a lo anterior, la salida de un monoes- table redisparable puede permaneceren su estadoac- tivo tanto tiempo como se desee, dependiendo de los nuevos pulsos de disparo aplicados antes de que termine el ciclo de temporizaci6n en curso, Para comprender mejor el principio de operacién de un monoestable redisparable, analicemos el dia- grama de temporizaci6n de la figura 272, corres- pondiente a un dispositivo de este tipo que se dis- para con flancos de subida y genera pulsos activos CEKIT: Curso prictco de elecirénica distal 174Monoestable redisparable ‘ atk, ° Salita, senaabeng Sefial de nee oe en alto. Inicialmente, sin sefial de disparo, la salida es de nivel bajo. En el instante ty se aplica un pulso de disparo y la salida pasa al estado inestable 0 activo (alto). En condiciones normales, sin aplicar pulsos subsecuen- tes de disparo, permaneceria en ese estado hasta que termine su perfodo T en el instante ty, Sin embargo, en el instante t recibe un segundo pulso de disparo, el cual aborta 0 cancela el pulso de salida existente y redispara el monoestable por otto periodo T. El dispositivo se mantiene en su es- tado inestable (alto) hasta que éste periodo expira por sf mismo, en el instante ty. Al cabo de este tiem- po, el monoestable retorna a su estado estable. Como resultado del proceso anterior, la salida ba permanecido en el estado inestable (alto) durante un tiempo total igual a AT+ T, siendo AT=ty-ty la por- cida no cancelada del primer periodo y T ta dura- cién del segundo perfodo. El siguiente ejemplo acla- Taeste concepto. -Ejemplo. Suponga que el monoestable. redis- parable de la figura 272 fia sido calculado para un periodo dé temporizacién T de 100 mili gundos y recibe dos pulsos de disparo: el pri ‘Mero en el instante t,= 0 ms, para iniciar la tem. porizacién, y el segundo en el instante: t=40 ‘is, para redctivarla. ‘Determine el tiempo total "que Ja salida permanece en alto. ane Solucién, Cuando se aplica el primer pulso, en éLinsanef-0 ms el monoesable dispar y ‘Su la se ita durante 40 ms, Gabo del eval se reds y manteniéadose en alto durante los 100 ms que dura el periodo nor- tmaldetemporizacion, | Como resultado, la salida permanece alta du- Tate 40+100=140 ms'6, 10 que ¢s lo mismo, ante tiempo t= ue (40-0)+100 = 40+100 =140 ins, Este tiempo es supetior a los 100 ms que duraria en alto la salida sino se apli- carn pulsos de disparo posteriores al que ini- cio la temporizacién, i Monoestables con compuertas NAND y NOR La forma més simple y econémica de realizar un monoestable esténdar o no redisparable es utilizan- do compuertas NAND 0 NOR, Este tipo de circui- tos se utiliza cuando el ancho del pulso de salida no es una consideracién critica, Su precision esta suje- taa las variaciones en el voltaje de alimentacién, la temperatura y otros factores, Una caracterfstica importante de los monoestables con compuertas radicaen que el paso de disaro se puedeaplicardirectamente, sinnecesidad deconden- sadores de acoplamiento, Ademis, la duracién del puso de disparo tiene muy poco efecto en el ancho del pulso generado. En la figura 273 se muestran él circuito préctico y el diagrama de temporizacién de un monoestable re- disparable con compuertas NOR CMOS 4001B que responde a flancos de subida y genera un pulso de salida activo én alto, Monoestable no redisparable NOR ‘A.Clreutto préctico +V (QV-15y) Tinea de realimentacin: B.Diagramadetemporizacién were an "v Sef on oto Sonal do sada (out A T-0.7R1xC1 #— Fig. 273