Professional Documents
Culture Documents
Tailieuxanh 02 5 R Linh Nghia Long 0189
Tailieuxanh 02 5 R Linh Nghia Long 0189
TÓM TẮT
Đề tài nghiên cứu, ứng dụng công nghệ Mảng cổng khả trình dạng trường (FPGA) của
Xilinx vào điều khiển tốc độ động cơ 3 pha bằng phương pháp Sin PWM. Xilinx FPGA là một thiết
bị logic khả trình được phát triển bởi Xilinx, được xem là thiết bị phần cứng hiệu quá trong lĩnh vực
thiết kế tạo mẫu. Đề tài sử dụng Xilinx FPGA SPARTAN XC3S100E để tạo tín hiệu Sin PWM dùng
trong lĩnh vực điều khiển tốc độ động cơ.
ABSTRACT
This project presents a Xilinx Field Programmable Gate Array (FPGA) based speed control
of AC Induction using sinusoidal PWM technique. Xilinx FPGA is a programmable logic device
developed by Xilinx which is considered as an efficient hardware for the rapid prototyping. This
project used Xilinx FPGA SPARTAN XC3S100E to generate Sinusoidal PWM signals to control the
AC Induction Motor.
1. Lời mở đầu
Phương pháp điều biến độ rộng xung Sin (Sinusoidal Pulse Width Modulation -
SinPWM) và Điều biên độ rộng xung Vectơ không gian là những phương pháp phổ biến
nhất trong lĩnh vực điều khiển động cơ xoay chiều.
Cùng với sự thành công trong việc tăng cường độ tin cậy và khả năng hoạt động,
công nghệ điều khiển số đã vượt qua điều khiển tương tự.
Những ưu thế của điều khiển số đó là:
1 Khả năng tái cấu hình
2 Khả năng tùy chỉnh chế độ năng lượng
3 Ít bị ảnh hưởng bởi các yếu tố bên ngoài
4 Ít nhạy cảm hơn với sự thay đổi nhiệt độ
Thực tế thì vi xử lý đã được ứng dụng để tạo ra bộ PWM gần như đạt đến mức qui
chuẩn. Lĩnh vực điều khiển số sử dụng vi xử lý [1] có những ưu thế về tính linh hoạt, độ
tin cậy cao và giá thành rẻ. Nhưng đối với những yêu cầu điều khiển khắt khe của những
hệ thống hiện đại thì phần lớn những vi xử lý đều không đáp ứng nổi về tốc độ tính toán.
Các bộ xử lý tín hiệu số (Digital Signals Processors) và vi điều khiển cũng được
dùng trong những ứng dụng điều khiển số. Thế nhưng các bộ xử lý tín hiệu số và vi điều
82
Tuyển tập Báo cáo Hội nghị Sinh viên Nghiên cứu Khoa học lần thứ 7 Đại học Đà Nẵng năm 2010
khiển đã không còn theo kịp với những ứng dụng mới đòi hỏi hiệu suất cao hơn và linh
hoạt hơn mà không tăng chi phí và tài nguyên.
Xa hơn nữa vi xử lý, vi điều khiển và các bộ xử lý tín hiệu số là những “cỗ máy”
tuần tự, thực thi nhiệm vụ một cách tuần tự thế nên cần đến thời gian lâu hơn để hoàn
thành những nhiệm vụ.
Công nghệ ASIC cung cấp một giải pháp về tốc độ và giá thành hạ cho những ứng
dụng riêng có thị trường rộng lớn. Sự tiến bộ của công nghệ làm cho vòng đời của phần
lớn các sản phẩm điện tử hiện đại ngắn lại so với chu kì thiết kế. Sự phát triển của FPGA
đã mở ra một hướng mới vừa có thể rút ngắn chu kì thiết kế và giảm thiểu chi phí. Sự đơn
giản và khả năng lập trình được của FPGA đã làm cho công nghệ này trả thành lựa chọn
ưu thích khi thiết kế tạo mẫu cho hệ thống số. Khi so sánh về tính năng điều khiển và hoạt
động thì bộ điều khiển PWM dùng công nghệ FPGA tốt hơn so với DSPs [2].
83
Tuyển tập Báo cáo Hội nghị Sinh viên Nghiên cứu Khoa học lần thứ 7 Đại học Đà Nẵng năm 2010
Hình 4. Sơ đồ mô tả hệ thống
4. FPGA controller
Bộ điều khiển FPGA tạo ra sóng Sin mẫu và sóng mang có tấn số cao. Sóng mang
được đem so sánh với sóng Sin mẫu để tạo ra tín hiệu SPWM.
Hệ thống bao gồm: khối Sine Wave Generator tạo sóng sine, khối PWM Unit tạo
xung điều khiển, khối Debounce chống nảy khi ấn nút điều khiển, khối Speed motor hiển
thị tốc độ động cơ trên 4 led 7 đoạn (Hình 5).
Hình 5: Các khối logic trong điều khiển động cơ 3 pha không đồng bộ
4.1. Pulse Width Modulators Unit (PWM)
Khối PWM bao gồm khối Clock Divider, khối Counter và 3 khối Compare dùng để
tạo ra xung điều khiển cung cấp cho mạch nghịch lưu (Hình 6).
84
Tuyển tập Báo cáo Hội nghị Sinh viên Nghiên cứu Khoa học lần thứ 7 Đại học Đà Nẵng năm 2010
Tần số PWM 4881,8125 hz. Một khối Compare dùng cho một pha sẽ so sánh giá trị
khối Counter với giá trị từ Sine Wave Generator. Để chắc rằng xung điều khiển Top và
Bottom của cùng 1 pha không được set lên đồng thời, ta thêm vào 1 khoảng thời gian trễ
deadband giữa Top và Bottom. Xung điều khiển Top sẽ được set lên mức 1 khi giá trị đếm
≥ giá trị so sánh + (Deadband/2) và Bottom sẽ được set lên mức 1 khi giá trị đếm < giá trị
so sánh - (Deadband/2) (Hình 7).
85
Tuyển tập Báo cáo Hội nghị Sinh viên Nghiên cứu Khoa học lần thứ 7 Đại học Đà Nẵng năm 2010
5. Kết luận
Đề tài nghiên cứu về một công nghệ mới, một lĩnh vực mới đối với nhóm tác giả
nói riêng và các bạn sinh viên nói chung. Qua quá trình nghiên cứu nhóm tác giả thấy đề
tài mở ra nhiều hướng phát triển như:
Xây dựng mạch động lực điều khiển động cơ 3 pha không đồng bộ theo phương
pháp điều khiển vòng hở và điều khiển vòng kín, đồng thời tiến đến việc giao tiếp với các
thiết bị ngoại vi như chuột, bàn phím, màn hình.
Trong các hệ truyền động phức tạp (ứng dụng các thuật toán nâng cao) ta có thể mô
phỏng hệ thống bằng thư viện Xilinx System Generator nhúng trong Simulink của Matlab,
sau đó tạo ra file nguồn để cấu hình cho FPGA.
86