CHƯƠNG 5

KHUẾCH ĐẠI CÔNG SUẤT

1
Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C. Jaeger & Travis N. Blalock
 Nội dung chương 5
❖ 3.1. Đặc điểm tầng khuếch đại công suất
❖ 3.2. Mạch khuếch đại chế độ A
❖ 3.3. Hiệu suất mạch khuếch đại chế độ A
❖ 3.4. Mạch khuếch đại chế độ B
❖ 3.5. Hiệu suất mạch khuếch đại chế độ B
❖ 3.6. Mạch khuếch đại chế độ AB
❖ 3.7. Mạch chống ngắn mạch
❖ 3.8. Nguồn dòng
❖ 3.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực
❖ 3.10. Mạch khuếch đại công suất âm tần OTL
❖ 3.11. Mạch khuếch đại công suất âm tần OCL
 5.1. Đặc điểm tầng khuếch đại công suất
Tầng ra được thiết kế để cung cấp một trở kháng ra nhỏ và dòng
ra lớn. Thường sử dụng mạch KĐ C chung hoặc D chung.
Mạch khuếch đại chế độ A- transistor dẫn cả chu kỳ trong một
chu kỳ tín hiệu vào.
Mạch KĐ đẩy kéo: sử dụng 2 transistor- một transistor sẽ hoạt
động trong nửa chu kì đầu và một transistor sẽ hoạt động trong nửa
chu kì sau của tín hiệu sóng vào. Mỗi Transistor hoạt động ở chế độ
B (dẫn bán kỳ trong một chu kỳ tín hiệu vào)
Mạch khuếch đại chế độ AB: kết hợp chế độ A và B, mục đích
là tránh méo xuyên tâm cho KĐ đẩy kéo.
 5.2. Mạch khuếch đại chế độ A
mắc theo kiểu C chung và D chung
Mạch khuếch đại chế độ A : transistor hoạt động trong cả
chu kì (3600) của một chu kỳ tín hiệu sóng vào

Tầng KĐCS (tầng cuối của mạch KĐ) thường yêu cầu trở kháng
ngõ vào lớn, trở kháng ngõ ra nhỏ và hệ số KĐ dòng điện lớn và
hệ số KĐ điện áp gần bằng 1→ mắc theo C chung hoặc D chung.
 5.2. Hệ số KĐ công suất của mạch khuếch đại
C chung và D chung

g R  Rin 
Av = m L  

 R +
1+ g R  I in 
R
m L

RI + Rin
Ai = Av
R7

→ Ap = Av.Ai

5
Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C. Jaeger & Travis N. Blalock
 5.3. Hiệu suất mạch khuếch đại chế độ A
+ Mạch KĐ chế độ A có độ tuyến tính cao, độ méo nhỏ
+ Vấn đề của mạch khuếch đại loại A là hiệu suất thấp
+ Hiệu suất là tỉ số công suất của tải (cực đại) và công suất cung cấp nguồn
cho cả mạch khuếch đại.
+ Khi công suất tải cực đại thì điện áp ra trên tải đạt cực đại (gần bằng VDD).
Lúc đó VDS0

→ vout = VDD sint

6
 Công suất hữu ích trên tải:
Vì tín hiệu ra trọn chu kỳ hình sine nên công suất tín hiệu trên
tải bằng:

2
2 𝐼𝐿𝑃 (𝑅𝐿 𝐼𝐿𝑃 ) 𝐼𝐿𝑃
𝑃𝐿 = 𝑅𝐿 𝐼𝑅𝑀𝑆 =𝑅𝐿 = 𝐼𝐿𝑃 =𝑉𝐷𝐷
2 2 2

Công suất nguồn cung cấp:

𝑃𝐶𝐶 =2𝑉𝐷𝐷 𝐼𝐿𝑃

Hiệu suất của mạch KĐCS chế độ A:

𝐼
𝑃𝐿 𝑉𝐷𝐷 𝐿𝑃
2 1
𝜂= = = = 25%
𝑃𝐶𝐶 2𝑉𝐷𝐷 𝐼𝐿𝑃 4
7
Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C. Jaeger & Travis N. Blalock
 Chú ý: đối với mạch sử dụng BJT thì thay tên điện
áp nguồn cung cấp VDD bằng VCC, hiệu suất vẫn là
25%

𝐼
𝑃𝐿 𝑉𝐶𝐶 𝐿𝑃 1
𝜂= = 2
= = 25%
𝑃𝐶𝐶 2𝑉𝐶𝐶 𝐼𝐿𝑃 4

8
Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C. Jaeger & Travis N. Blalock
 5.4. Mạch khuếch đại chế độ B

Mạch khuếch đại chế độ B: mạch chỉ hoạt động trong nửa chu kì
của tín hiệu– hiệu suất được cải thiện
Nguyên tắc hoạt động:

Khi vin dương

vout → M1 dẫn; M2 tắt
→ IDS1 nạp vout
vin
Khi vin âm
→ M1 tắt; M2 dẫn
→ IDS2 xả vout

M1 dẫn khi M2 tắt và ngược lại; hoạt động đẩy kéo

9
 5.4. Mạch khuếch đại chế độ B

V vout
t

vin Giả sử: vout = VDD sint

Độ méo tăng lên khi tín hiệu
vào tăng.
vout
Tín hiệu lớn: méo hài
t Tín hiệu nhỏ: méo xuyên tâm

Chúng gây ra sự méo tín

hiệu, nhưng vấn đề hiệu suất
Méo xuyên tâm được cải thiện như thế nào?
10
 5.4. Mạch khuếch đại chế độ B
Bằng cách sử dụng chế độ B, loại
bỏ được dòng tĩnh nên hiệu suất
vout của mạch khuếch đại tăng lên.
Trong hình vẽ transistor NMOS
vin hoạt động ở bán kỳ dương của tín
hiệu vào; còn PMOS hoạt động ở
bán kỳ âm.
Vì cả hai transistor chỉ hoạt động
khi, V v V
TP GS TN
Tín hiệu ra sẽ có vùng chết hoặc bị
méo xuyên tâm.
 5.5. Hiệu suất mạch khuếch đại chế độ B
+ Công suất hữu ích trên tải trong 1 chu kỳ
(giống chế độ A):
2
2 𝐼𝐿𝑃 (𝑅𝐿 𝐼𝐿𝑃 ) 𝑉𝐷𝐷 𝐼𝐿𝑃
𝑃𝐿 = 𝑅𝐿 𝐼𝑅𝑀𝑆 =𝑅𝐿 = 𝐼𝐿𝑃 =
2 2 2
+ Công suất nguồn cung cấp trong 1 bán kỳ
(cho một MOSFET):
𝑃𝐶𝐶 1 𝜋 𝑉𝐷𝐷 𝐼𝐿𝑃
= 𝑉𝐷𝐷 𝐼𝐶𝐶 =𝑉𝐷𝐷 ‫׬‬0 𝐼𝐿𝑃 𝑠𝑖𝑛𝜔𝑡𝑑 𝜔𝑡 =
2 2𝜋 𝜋

→Công suất nguồn cung cấp trong 1chu kỳ (2 MOSFET)

2𝑉𝐷𝐷 𝐼𝐿𝑃
𝑃𝐶𝐶 =
𝜋
12
 Vậy hiệu suất của mạch KĐCS chế độ B sử dụng
2 transisstors mắc đẩy kéo:

𝑉𝐷𝐷 𝐼𝐿𝑃
𝑃𝐿 2 𝜋
𝜂= = 2𝑉𝐷𝐷 𝐼𝐿𝑃 = = 78,5%
𝑃𝐶𝐶 4
𝜋

13
Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C. Jaeger & Travis N. Blalock
 5.6. Mạch khuếch đại chế độ AB

Ta có thể sửa méo trong mạch KĐ chế độ B trong khi vẫn cải thiện
được hiệu suất bằng cách kết hợp mạch chế độ A và B.

VGG/2 có thể giữ cho hai

transistor hoạt động đồng thời
với tín hiệu vào.
VGG được chọn để tạo ra dòng
làm việc tĩnh nhỏ ở M1, và M2,
Nhưng không được chọn VGG
lớn vì có thể làm cho hiệu suất
mạch bị giảm đi.
 5.6. Mạch khuếch đại chế độ AB
Điện áp phân cực có thể được đặt như trong hình. Giả sử rằng điện áp phân
cực được chia đều trên các cực G-S (hoặc B-E).

Dòng điện được cho bởi công thức:

2 
K n V 
 I R 

I =  GG −V



I = I exp B B 


D TN C S
2  2 


2V 
 T 
5.6. Mạch khuếch đại chế độ AB
5.7. Mạch chống ngắn mạch
Khi tải bị ngắn (chập mạch), dòng tăng lên rất lớn
làm BJT bị phá hủy. Q2 bảo vệ chống ngắn mạch tải
RL. Ở chế độ khuếch đại, điện áp trên R được chọn <
0.7 V nên Q2 tắt. Khi tải ngắn mạch thì điện áp trên R
tăng rất lớn làm Q2 dẫn bão hòa  VceQ2 0 
VbeQ1 0 làm cho BJT Q1 tắt.

Vậy ở chế độ khuếch đại ta chọn:

I =V / R = 0 .5 / R
E1 BE 2
Đối với tầng ngõ ra sử dụng MOSFET,
dòng ra được giới hạn ở:

V V + 2I / K
I = GS 2 = TN 2 D n2
S1 R R
 3.8. Nguồn dòng

Dòng điện đi qua nguồn dòng lí

tưởng là độc lập với điện áp đặt
trên các cực và trở kháng ngõ ra
là rất lớn.
Trong nguồn dòng điện tử, dòng
điện phụ thuộc vào điện áp đặt
trên các cực và chúng có trở
kháng đầu ra hữu hạn.
Nguồn dòng sử dụng Transistor đơn hoạt động ở góc phần tư thứ nhất cho trở
kháng ra rất lớn.
 5.8. Nguồn dòng
V = Io Rout
CS

+ VCS được sử dụng như là một giá trị chuẩn để so sánh các nguồn dòng
khác nhau.
+ Đối với một dòng được cho trước tương ứng với điểm tĩnh Q, VCS đại
diện cho điện áp tương đương cần đặt trên hai đầu điện trở tương đương.

V
Đối với điện trở: V = Io R = EE R =V
CS out R EE
V +V
Đối với BJT: V = Io Rout = I ro = I A CE =V +V V
CS C C I A CE A
C
1
Đối với MOSFET: +V
V = Io Rout = I ro = I  DS = 1 +V  1
CS D D I  DS 
D
 5.8. Nguồn dòng với trở kháng ngõ ra lớn

Đối với MOSFET:

Rout = ro (1+ gm R )   R
S f S
V
V   SS
CS f 3
Trở kháng ngõ ra của nguồn dòng có thể tăng lên bằng cách đặt một
điện trở mắc nối tiếp với cực emitter hoặc cực source của transistor.
Đối với BJT:
 

 R 
R = r 1 + o E

out o R R +r +R 
 1 2  E
V =  (V + V )   V
CS o A CE o A
5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:
Ví dụ 1
➢ Ví dụ 1: Thiết kế nguồn dòng với có biên độ của điện áp ngõ ra lớn nhất
với các tham số được cho trước..
➢ Biết:VEE = 15 V, Io = 200 A, IEE < 250 A, Rout > 10 MW, BJT với (o,
VA) = (80, 100 V) và (150, 75 V), VB phải thấp nhất có thể.
➢ Giả sử: Hoạt động trong vùng tích cực và với mô hình tín hiệu nhỏ. VBE
= 0.7 V, VT = 0.025 V, chọn Vo = 0 V đại diện cho giá trị đầu ra.
➢ Phân tích mạch:

 


o R 

Rout = ro 1+
 E  oro


R R + r + R 

 1 2 E 
V = Io Rout  oV
CS A
oV = Io Rout  (200μA)(10MΩ) = 2000V
A
5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:
Ví dụ 1

Cả hai BJT đều thõa mãn các điều kiện. Nhưng chúng ta chọn BJT (150,
75V) với oVA cao hơn.
Tổng dòng điện < 250 A. Khi dòng ra bằng 200
A, tối đa là 50 A có thể được sử dụng bởi mạch
phân cực. Dòng được sử dụng bởi mạch phân cực IB
phải bằng từ 5 đến 10 dòng nền ib của BJT (1.33 A
cho BJT với hệ số khuếch đại dòng 150). Vì vậy
chọn dòng phân cực IB =20 A.
RBB lớn làm giảm trở kháng ngõ ra và làm tăng VBB.
Do đó chọn lại dòng phân cực bằng IB =40 A.
Suy ra:

R + R  15V = 375kW
1 2 40A
5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:
Ví dụ 1
5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:
Ví dụ 1
5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:
Ví dụ 1
Bên cạnh các công thức ta có thể sử dụng bảng tra để phân tích các
tham số. Tham số cơ bản VBB có thể được sử dụng để xác định các
tham số khác.
Io
I =
B 
F V 
V
R = (R + R ) BB 
= 375kW
 BB 
 R = ( R + R ) − R = 375kW − R
1 1 2 15  2 1 2 1 1
 15 
 
V −V − I R 


R =R R R = BB BE B BB 

BB 1 2 E F  
 Io 
V =V − (V −V − I R )  
CE EE BB BE B BB
 
 o R 
V +V oV 
Rout = ro 1+
 E 

ro = A CE r = T 
R R + r + R 
Io Io  
 1 2 E 
5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:
Ví dụ 1
Từ bảng tra, giá trị nhỏ nhất của VBB mà trở kháng đầu ra > 10MW tương
ứng với giá trị VBB =4.5 V, dẫn đến trở kháng đầu ra là 10.7MW.
Phân tích mạch với 1% sai số cho điện trở ta được Io = 200 A và dòng
cung cấp = 244 A.
Kết quả được vẽ như trong hình.
Thiết kế nguồn dòng sử dụng MOSFET cũng có thể được thực hiện
tương tự.
5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:
Ví dụ 1
Từ bảng tra, giá trị nhỏ nhất của VBB mà trở kháng đầu ra > 10MW tương
ứng với giá trị VBB =4.5 V, dẫn đến trở kháng đầu ra là 10.7MW.
Phân tích mạch với 1% sai số cho điện trở ta được Io = 200 A và dòng
cung cấp = 244 A.
Kết quả được vẽ như trong hình vẽ:
.
MẠCH KHUẾCH ĐẠI OTL NGÕ VÀO VI SAI

28
MẠCH KHUẾCH ĐẠI OCL NGÕ VÀO VI SAI

29
 KẾT THÚC CHƯƠNG 5

30
Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C. Jaeger & Travis N. Blalock