HCMUT

Course: Biomedical Electronics

Instructor: Nguyễn Lý Thiên Trường

Chương 3
Khuếch đại và Xử lý tín hiệu
Refs:
1. Slide bài giảng của Thầy Hồ Trung Mỹ
2. Prof. Andrew Mason - Michigan State University, USA
3. J.G. Webster, “Medical Instrumentation Application and Design”,
John Wiley & Sons, 2010

1
 Khuếch đại và Xử lý tín hiệu
 Hầu hết các tín hiệu điện sinh học có biên độ tín hiệu rất nhỏ
• Điện áp trong dải 𝜇𝑉 đến mV
• Dòng điện thông thường trong dải pA và nA

 Các tín hiệu nhỏ cần được khuếch đại và lọc mà Op-Amp
(Operational Amplifier = Khuếch đại thuật toán) rất thích hợp
cho các nhu cầu này. Các thiết bị hiện đại nhiều khi sử dụng
bộ xử lý tín hiệu số (DSP) để làm mạch lọc.

 Một số ứng dụng dùng Op-Amp với các tín hiệu sinh học:
1. Khuếch đại (tín hiệu mong muốn) và suy hao (nhiễu).
2. Lọc: chọn lọc tín hiệu mong muốn.

2
 Nội dung

1. Op-amp lý tưởng
2. Mạch khuếch đại đảo
3. Mạch khuếch đại không đảo
4. Mạch theo áp (mạch đệm)
5. Mạch cộng
6. Mạch khuếch đại vi sai
7. Mạch so sánh
8. Mạch tích phân (Mạch lọc thông thấp)
9. Mạch vi phân (Mạch lọc thông cao)
10.Op-amp không lý tưởng

3
Ví dụ Op-amp 741

4
 Op-amp lý tưởng
Mạch tương đương
- Ký hiệu mạch
+VCC hoặc +VDD

v+ or v2 vo
+ v- or v1
Chú ý:
• v1 = ngõ vào đảo (còn dùng ký hiệu v-)
• v2 = ngõ vào không đảo (còn dùng ký hiệu v+) –VEE hoặc –VSS

 Đặc tính lý tưởng

1. A (hoặc AOL) =  (độ lợi [vòng hở = open loop] là vô cùng)  v+ = v-
2. Vo = 0, khi v1 = v2 (không có điện áp lệch (offset) ở ngõ ra)
3. Rd =  (tổng trở vào vi sai là vô cùng lớn)  không có dòng điện
ngõ vào hoặc ra ở các ngõ vào Op-amp lý tưởng  i+ = i-= 0
4. Ro = 0 (tổng trở ra bằng 0)
5. Băng thông =  (không có giới hạn đáp ứng tần số) và không có
dịch pha 5
 Đặc tuyến truyền đạt của op-amp lý tưởng
+VCC or +VDD

v+ or v2 vo

v- or v1

–VEE or –VSS

Chú ý: Linear region:

• Với opamp BJT: CC (Collector) và EE VO = A(V2 – V1)
(Emitter)
• Với opamp FET: DD (Drain) và SS (Source)
• Cấp nguồn lưỡng cực: Typical values: 𝑋 = −25V and 𝑌 = 25V
Thường VCC = VEE Vsat+ = +VS (Vs < VCC)
•Cấp nguồn đơn (thường gặp trong ĐTYS): Vsat- = -V
S
 VEE = 0 (thường gặp), hoặc
 VCC = 0

6
 Nội dung

1. Op-amp lý tưởng
2. Mạch khuếch đại đảo
3. Mạch khuếch đại không đảo
4. Mạch theo áp (mạch đệm)
5. Mạch cộng
6. Mạch khuếch đại vi sai
7. Mạch so sánh
8. Mạch tích phân (Mạch lọc thông thấp)
9. Mạch vi phân (Mạch lọc thông cao)
10.Op-amp không lý tưởng

7
 Mạch khuếch đại đảo

Xét mạch OPAMP lý tưởng: Rf

v  v I
Dòng qua Ri: Ri
I 
vi

vo v
Ri Rf
Hệ số khuếch đại vòng kín: vi v vo
vo Rf
Av   Rin = Ri
(hoặc G) vi Ri
Rf
 vo   vi
Ri
vi
Tổng trở vào: Zi   Ri
ii
 Mạch khuếch đại không đảo

Xét mạch OPAMP lý tưởng: I

Rf
v  v
Dòng qua Ri: v
v vo
I  
Ri Ri  R f Ri
v vo
Mặt khác: v  v  vi
Ta có hệ số khuếch đại vòng kín: vi
vo Ri  R f Rf
Av    1
vi Ri Ri

 Rf 
 vo  1   vi
 Ri 
 Mạch theo áp (mạch đệm)

Đây là trường hợp đặc biệt của mạch khuếch đại không đảo,
với: Rf = 0 và Ri = 

Áp dụng công thức:

vo Ri  R f Rf
Av    1
vi Ri Ri
vi vo

 Av  1
Mạch cơ bản: nguồn và tải

11
 Mạch theo áp (mạch đệm)

Used as a buffer, to prevent a high

source resistance from being loaded 

down by a low-resistance load. In i + o

another word it prevents drawing
Rin =  Rout = 0
current from the source.
vo  vi G 1

12
 Mạch cộng

* Mạch cộng đảo dấu

R1
vi1 Rf
vi2 R2
vi3 R3
vo
 Điện áp ở ngõ ra:

 Rf Rf Rf 
vo   vi1  vi 2  vi 3 
 R1 R2 R3 
Nếu chọn R1 = R2 = R3 = R, ta có:

vo  
Rf
v i1  v i 2  v i3 
R
Nếu Rf = R, ta có:

vo  v i1  v i 2  v i 3 
 * Mạch cộng không đảo dấu

Rg Rf

R1
vi1 v i V0
R2
vi2

 Dùng phương pháp xếp chồng

 Điện áp ở ngõ ra:

 Rf   R2 R 
v o  1   v  1
v 
 R R R i 1

i 2 
 g  1 2 R1 R2 
Nếu chọn R1 = R2 = R, ta có:

 R f   v i1  v i 2 
v o  1   
 R  2 
Nếu Rf = R, ta có:

vo  v i1  v i 2 
 Nội dung

1. Op-amp lý tưởng
2. Mạch khuếch đại đảo
3. Mạch khuếch đại không đảo
4. Mạch theo áp (mạch đệm)
5. Mạch cộng
6. Mạch khuếch đại vi sai
7. Mạch so sánh
8. Mạch tích phân và Mạch lọc thông thấp
9. Mạch vi phân và Mạch lọc thông cao
10.Op-amp không lý tưởng

17
 Mạch khuếch đại vi sai

𝑣𝑖1 𝑣𝑑
 𝑣𝑖1 = − + 𝑣𝑐
𝑣𝑑 2

2  𝑣𝑖2 =
𝑣𝑑
+ 𝑣𝑐
2

𝑣𝑑  𝑣𝑑 = 𝑣𝑖2 − 𝑣𝑖1
𝑣𝑐
2 𝑣𝑖2 +𝑣𝑖1
 𝑣𝑐 =
𝑣𝑖2 2

 𝑣𝑑 : điện áp vi sai
 𝑣𝑐 : điện áp chung
 Mạch khuếch đại vi sai

vi1
𝑉𝑜 = 𝐺𝑑 𝑣𝑑 + 𝐺𝑐 𝑣𝑐 R1  R2
𝑉𝑖2 + 𝑉𝑖1
v i
𝑉𝑜 = 𝐺𝑑 𝑉𝑖2 − 𝑉𝑖1 + 𝐺𝑐
2
 Gd : độ lợi vi sai v i
 Gc: độ lợi mode chung
vo
 Lý tưởng (KĐVS): vi2
  Gc = 0 R3
 Tỷ số triệt mode chung CMRR R4
(Common Mode Rejection Ratio):
CMRR = |Gd/Gc| hoặc
CMRRdB = 20 log10 |Gd/Gc|
 Mạch khuếch đại vi sai
Dùng phương pháp xếp chồng

* Khi vi1 = 0
vi1
R1  R2
v i

 R4
v  vi 2 v i
i
R3  R4 vo
 R2   R4 
vi2 R3
 vo1  1     vi 2
 R1   R3  R4  R4
* Khi vi2 = 0
R2
vo 2  vi1
R1
 Mạch khuếch đại vi sai

 Điện áp ở ngõ ra: vo  v01  v02

 R2   R4  R2
 vo  1    vi 2  vi1
 R1   R3  R4  R1
 Nếu chọn R2/R1= R4 /R3, ta có:

vo  vi 2  vi1 
R4
R3

 Khuyết điểm của mạch này là tổng trở vào vi sai

nhỏ.
 Tổng trở vào mạch khuếch đại vi sai
R4

R3

𝑣𝑑 R3

R4

 Tổng trở vào vi sai:

𝑣𝑑 𝑖𝐼 𝑅3 + 0 + 𝑖𝐼 𝑅3
𝑅𝑖𝑑 = = = 2𝑅3
𝑖𝐼 𝑖𝐼
 Mạch KĐ vi sai có thêm mạch đệm

 Ưu điểm: Mạch này có tổng trở vào: Rin = 

 Khuyết điểm: khó chỉnh độ lợi
23
 Mạch KĐ đo lường (IA) dùng 3 opamp
IA = Instrumentation Amplifier

𝑖
 2 R2  R4
vo  1   v2  v1 
 R1  R3

Differential Mode Gain:

𝑣𝑜 𝑣𝑜 𝑣4 − 𝑣3 2𝑅2 𝑅4
𝐺𝑑 = = ∙ = 1+ ∙
𝑣2 − 𝑣1 𝑣4 − 𝑣3 𝑣2 − 𝑣1 𝑅1 𝑅3
 Ưu điểm: Trở kháng ngõ vào cao, CMRR cao, độ lợi chỉnh được (thông qua điều chỉnh R1)
 Khuyết điểm: Gd không tuyến tính (do R1 dưới mẫu số).
24
Ví dụ IC KĐ đo lường dùng 3 opamp: AD620AN
G

4
3
1 2

http://arduino.vn/tutorial/6241-may-do-huyet-ap-voi-arduino
25
Mạch KĐ đo lường (IA) dùng 2 opamp

• Điện áp ra Vo = G1V1 + G2V2

với
G1 = –(1 + R2/R1)R4/R3 và G2 = 1 + R4/R3

• Nếu R1/R2 = R4/R3 thì ta có mạch KĐVS:

Vo = (1 + R4/R3)(V2 – V1)

26
 Nội dung

1. Op-amp lý tưởng
2. Mạch khuếch đại đảo
3. Mạch khuếch đại không đảo
4. Mạch theo áp (mạch đệm)
5. Mạch cộng
6. Mạch khuếch đại vi sai
7. Mạch so sánh
8. Mạch tích phân và Mạch lọc thông thấp
9. Mạch vi phân và Mạch lọc thông cao
10.Op-amp không lý tưởng

27
 Mạch so sánh (Comparator)
 So sánh hai điện áp đầu vào và tạo ra điện áp đầu ra thể hiện
mối quan hệ giữa chúng. Các điện đầu vào có thể là hai tín hiệu
(như hai sóng hình sin) hoặc tín hiệu và điện áp tham chiếu DC
cố định VREF (còn được gọi là điện áp tham khảo hay điện áp
chuẩn).
 Thường được sử dụng để giao tiếp giữa tín hiệu tương tự và tín
hiệu số. Giải pháp
Vấn đề
V-
Vo

V+

 Đặc điểm mạch so sánh:

o Không có hồi tiếp âm
o Có thể có hồi tiếp dương
o Ngõ ra op-amp ở trạng thái bão hòa dương hay âm:
 Nếu V+ > V- : bão hòa dương  Vo = VSAT+
 Nếu V+ < V- : bão hòa âm  Vo = VSAT-
28
 Mạch so sánh đơn giản
Vo Vo

VPS VPS
Vi + Vo

Vref _ Vi Vi
0 Vref 0 Vref
Vo = VSAT sign(Vi – Vref ) VNS VNS
VSAT = |VSAT+ |= |VSAT- | Đặc tuyến truyền đạt thực tế
Đặc tuyến truyền đạt
lý tưởng

Chú ý:
 Điện áp bão hòa dương: VPS = VSAT+ = +VSAT
 Điện áp bão hòa âm: VNS = VSAT– = –VSAT
 Nếu cấp nguồn lưỡng cực và đối xứng thì (lý tưởng) VSAT = VCC = VEE.
 Nếu hoán đổi các đầu vào thì Vo = –VSAT sign(Vi – Vref ) và đặc tuyến truyền
đạt sẽ đảo ngược.

29
 Mạch so sánh đơn giản
Vo = -VSAT sign(Vi – VR )

30
Mạch so sánh với tham chiếu VRef = 0
Mạch phát hiện mức zero

+VSAT

31
 Mạch so sánh với mức ngưỡng VTH
R1 o
i VPS
V- 
VTH = –R1Vref/R2
R2
ref V+ o i
+
Tổng quát thì Vref VTH
có thể: dương,
âm hay bằng 0.

VNS

Mạch so sánh có ngưỡng Đặc tuyến truyền đạt

 Sử dụng nguyên lý xếp chồng  Điện thế tại ngõ đảo là:
V- = (R2Vi + R1Vref)/(R1 + R2)
 Ta xét dấu f(Vi) = V+ – V- = –(R2Vi + R1Vref)/(R1 + R2) = a.Vi + b
Vi < VTH VTH > VTH
V+ – V- + 0 –
Opamp bão hòa + –
Ngõ ra Vo VPS = +VSAT VNS = –VSAT

với điện áp ngưỡng (threshold voltage) VTH = –R1Vref/R2 32

 Mạch so sánh có vòng trễ (hysteresis)
 Còn được gọi là mạch Schmitt trigger (có nhiều dạng mạch)
 Có hồi tiếp dương và đặc tuyến truyền đạt có vòng trễ.
 TD: Vo Vòng trễ= UTP – LTP
R1 VPS
Vi

R2 Vo
Vref + Vi
 
R3 LTP UTP

R4
VNS
 Xét dấu của V+ – V- với UTP = –R1Vref/R2 + (1 + R1/R2)R4VSAT/(R3 + R4)
 V+ = R4Vo/(R3 + R4) LTP = –R1Vref/R2 – (1 + R1/R2)R4VSAT/(R3 + R4)
 V- = (R2Vi + R1Vref)/(R1 + R2) UTP – LTP = 2(1 + R1/R2)R4VSAT/(R3 + R4)
 Khi Vi tăng trị từ trái qua phải, op-amp bão hòa dương, Vo = VPS; tại điểm UTP thì
chuyển sang bão hòa âm.
UTP = –R1Vref/R2 + (1 + R1/R2)R4VSAT/(R3 + R4)
 Ngược lại, khi Vi giảm trị từ phải (từ điểm > UTP) ta có
LTP = –R1Vref/R2 – (1 + R1/R2)R4VSAT/(R3 + R4)
Chú ý: Còn nhiều dạng mạch so sánh khác! 33
Mạch so sánh có vòng trễ (hysteresis)
74HC14

34
 Nội dung

1. Op-amp lý tưởng
2. Mạch khuếch đại đảo
3. Mạch khuếch đại không đảo
4. Mạch theo áp (mạch đệm)
5. Mạch cộng
6. Mạch khuếch đại vi sai
7. Mạch so sánh
8. Mạch tích phân và Mạch lọc thông thấp
9. Mạch vi phân và Mạch lọc thông cao
10.Op-amp không lý tưởng

35
 Mạch tích phân
Dòng đi qua tụ được tính: R C
dv
iC  C vi
dt i 
 i  C
dVo v i
dt 
1
vi vo
 dv o   idt
C
1
 v o    i dt
C
Vi
Mặt khác: i 
R
1
 vo  
RC  v i dt
Mạch lọc thông thấp
 Mạch lọc tích cực (Active filters)

Mạch lọc thông thấp

𝜔𝑐
𝐻 𝑠 =G
𝑠 + 𝜔𝑐
𝑅𝑓
𝐺=−
𝑅𝑖
1
𝜔𝑐 =
𝑅𝑓 𝐶𝑓

37
 Mạch vi phân
i

Dòng đi qua tụ:
v i
R
dVi
iC
dt
Mặt khác: vi C vo
Vo
i
R
dVi Vo
C 
dt R
dVi
 v o   RC
dt Mạch lọc thông cao
 Mạch lọc tích cực (Active filters)

Mạch lọc thông cao

𝑠
𝐻 𝑠 =G
𝑠 + 𝜔𝑐
𝑅𝑓
𝐺=−
𝑅𝑖
1
𝜔𝑐 =
𝑅𝑖 𝐶𝑖

39
 Mạch lọc tích cực (Active filters)

Mạch lọc thông dải

Lưu ý:
Tần số cắt của bộ lọc thông
thấp (𝜔2 ) phải lớn hơn tần số
cắt của bộ lọc thông cao (𝜔1 )
G
0.707G

40
 Mạch lọc tích cực (Active filters)

Mạch lọc thông dải 𝐺= −

𝑅2
−
𝑅4
𝑅1 𝑅3
(sử dụng 2 op-amp) 1
𝜔1 =
𝑅3 𝐶2
1
𝜔2 =
𝑅2 𝐶1

41
 Mạch lọc tích cực (Active filters)
Mạch lọc thông dải (sử dụng 1 op-amp)
Cf

Vo  j   jR f Ci Ci R Rf

Vi  j  1  jR f C f 1  jRi Ci 
i

i
o
+

|H|

Rf/Ri
0.707 Rf/Ri

fcL = 1/2RiCi fcH = 1/2RfCf freq

42
 Mạch lọc tích cực (Active filters)

Mạch lọc chắn dải

G
0.707G

43
 Mạch lọc tích cực (Active filters)

Mạch lọc chắn dải

44
 Mạch lọc tích cực (Active filters)

Mạch lọc chắn dải

45
46
 Nội dung

1. Op-amp lý tưởng
2. Mạch khuếch đại đảo
3. Mạch khuếch đại không đảo
4. Mạch theo áp (mạch đệm)
5. Mạch cộng
6. Mạch khuếch đại vi sai
7. Mạch so sánh
8. Mạch tích phân và Mạch lọc thông thấp
9. Mạch vi phân và Mạch lọc thông cao
10.Op-amp không lý tưởng

47
 DC Imperfections
Offset Voltage
 If the two input terminals of the op-amp are tied
together and connected to ground, it will be found that
despite the fact that 𝑣𝑖𝑑 = 0, a finite dc voltage exists
at the output.
 If the op-amp has a high dc gain, the output will be at
either the positive or negative saturation level.
 The op-amp output can be brought back to its ideal
value of 0V by connecting a dc voltage source of
appropriate polarity and magnitude between the two
input terminals of the op-amp.
 It follows that the input offset voltage (VOS) must be of
equal magnitude and of opposite polarity to the voltage
we applied externally.
 DC Imperfections

Circuit model for an op amp with Transfer characteristic of an op amp

input offset voltage VOS with VOS = +5 mV.
 DC Imperfections

https://www.quora.com/What-is-a-741-offset-
null

 The output dc offset voltage of an op-amp can be

trimmed to zero by connecting a potentiometer to
the two offset-nulling terminals.
 The wiper of the potentiometer is connected to
the negative supply of the op-amp.
 DC Imperfections

Input Bias and Offset Currents

 The input bias current

𝑰𝑩𝟏 + 𝑰𝑩𝟐
𝑰𝑩 =
𝟐
 The input offset current
𝑰𝑶𝑺 = 𝑰𝑩𝟏 − 𝑰𝑩𝟐

 Typical values for general-purpose op amps

that use bipolar transistors are 𝐼𝐵 = 100nA and
𝐼𝑂𝑆 = 10nA.
 DC Imperfections

Input Bias and Offset Currents

The op-amp input bias currents

represented by two current
sources 𝐼𝐵1 and 𝐼𝐵2 .

𝑽𝒐 = 𝑰𝑩𝟏 𝑹𝟐 ≈ 𝑰𝑩 𝑹𝟐
 DC Imperfections

Input Bias and Offset Currents

𝑽𝒐 = −𝑰𝑩𝟐 𝑹𝟑 + 𝑹𝟐 𝑰𝑩𝟏 − 𝑰𝑩𝟐 𝑹𝟑 𝑹𝟏

 DC Imperfections

Input Bias and Offset Currents

 Consider the case 𝐼𝐵1 = 𝐼𝐵2 = 𝐼𝐵 or 𝐼𝑂𝑆 = 0 ,
which results in
𝑽𝒐 = 𝑰𝑩 𝑹𝟐 − 𝑹𝟑 𝟏 + 𝑹𝟐 𝑹𝟏
 𝑉𝑜 can be reduced to zero by selecting 𝑅3 such that
𝑹𝟐 𝑹𝟏 𝑹𝟐
𝑹𝟑 = = = 𝑹𝟏 ||𝑹𝟐
𝟏 + 𝑹𝟐 𝑹𝟏 𝑹𝟏 + 𝑹𝟐
 Consider the case 𝐼𝐵1 = 𝐼𝐵 + 𝐼𝑂𝑆 2 , 𝐼𝐵2 = 𝐼𝐵 −
𝐼𝑂𝑆 2 and 𝑅3 = 𝑅1 ||𝑅2 , which results in
𝑽𝒐 = 𝑰𝑶𝑺 𝑹𝟐 (instead of ~𝐼𝐵 𝑅2 )
Effect of Finite Open-Loop Gain on Inverting
Configuration
𝒗𝒐
𝑨=
𝒗 𝟐 − 𝒗𝟏
𝒗𝒐
⟹ 𝒗𝟏 = − 𝑣2 = 0
𝑨
𝒗𝒊 − 𝒗𝟏
𝒊𝟏 =
𝑹𝟏
Analysis of the inverting configuration
taking into account the finite open-loop 𝒗𝒊 + 𝒗 𝒐 𝑨
gain of the op-amp. =
𝒗𝒐 𝑹𝟏
𝒗𝒐 = −𝒊𝟐 𝑹𝟐 + −
𝑨
𝑹𝟐 𝟏
=− ∙ ∙ 𝒗𝒊
𝑹𝟏 𝟏 + 𝟏 + 𝑹𝟐 𝑹𝟏 𝑨
 The closed-loop gain 𝐺 is found as 𝐺 = 𝑣𝑣𝑜 = − 𝑹𝑹𝟐 ∙ 𝟏+ 𝟏+𝑹𝟏 𝑹𝟏 𝑨
𝑖 𝟏 𝟐
 Effect of Finite Open-Loop Gain on Non-
inverting Configuration
𝒗𝒐
𝑨=
𝒗𝟐 − 𝒗𝟏
𝒗𝟏
𝐴≠∞ 𝒗𝒐
⟹ 𝒗𝟏 = 𝒗𝒊 − (1)
𝑨
𝒗𝟐
(since 𝑣2 = 𝑣𝑖 )

𝟎 − 𝒗𝟏 𝒗𝟏 − 𝒗𝟎 𝑹𝟐
= ⟹ 𝒗𝒐 = 𝟏 + 𝒗𝟏 (2)
𝑹𝟏 𝑹𝟐 𝑹𝟏

𝟏 + 𝑹𝟐 𝑹𝟏 𝒗𝒐 𝟏 + 𝑹𝟐 𝑹𝟏
(1), (2) ⟹ 𝒗𝒐 = 𝒗𝒊 𝑮= =
𝟏 + 𝑹𝟐 𝑹𝟏 𝒗𝒊 𝟏 + 𝑹𝟐 𝑹𝟏
𝟏+ 𝟏+
𝑨 𝑨
𝐺: closed-loop gain
 Effect of Finite Open-Loop Gain and
Bandwidth on Circuit Performance
Frequency Dependence of the Open-Loop Gain
 The differential open-loop gain 𝐴 of an op-amp is not
infinite; rather, it is finite and decreases with frequency.

Open-loop gain of a typical general-purpose internally compensated op-amp

 Effect of Finite Open-Loop Gain and
Bandwidth on Circuit Performance
Frequency Dependence of the Open-Loop Gain

 The gain 𝐴(𝑠) of an op-amp may be expressed as

𝐴𝑜
𝐴 𝑠 =
1 + 𝑠 𝜔𝑏

which for physical frequencies, 𝑠 = 𝑗𝜔, becomes

𝐴𝑜
𝐴 𝑗𝜔 =
1 + 𝑗𝜔 𝜔𝑏

where 𝐴𝑜 denotes the dc gain and 𝜔𝑏 is the 3dB

frequency (corner frequency or “break” frequency)
 Effect of Finite Open-Loop Gain and
Bandwidth on Circuit Performance
Frequency Dependence of the Open-Loop Gain
 For frequencies 𝜔 ≫ 𝜔𝑏 (about 10 times and
higher), 𝐴 𝑗𝜔 may be approximated by
𝐴𝑜
𝐴 𝑗𝜔 ≈
𝑗𝜔 𝜔𝑏
𝐴𝑜 𝐴 𝑜 𝜔𝑏
⟹ 𝐴 𝑗𝜔 = =
𝜔 𝜔𝑏 𝜔
 The gain |𝐴| reaches unity (0dB) at a
frequency denoted by 𝜔𝑡 and given by
𝜔𝑡 = 𝐴𝑜 𝜔𝑏
 Effect of Finite Open-Loop Gain and
Bandwidth on Circuit Performance
Frequency Dependence of the Open-Loop Gain
 The gain 𝐴(𝑗𝜔) of an op-amp may be
expressed as
𝐴𝑜 𝜔𝑡 𝜔𝑡
𝐴 𝑗𝜔 ≈ = (by substituting 𝐴𝑜 = )
𝑗𝜔 𝜔𝑏 𝑗𝜔 𝜔𝑏

The frequency 𝑓𝑡 = 𝜔𝑡 2𝜋 is known as the unity-gain

bandwidth.
 The gain magnitude can be obtained by
𝜔𝑡 𝑓𝑡
𝐴 𝑗𝜔 ≈ =
𝜔 𝑓
Note: Since 𝑓𝑡 is the product of the dc gain 𝐴𝑜 and the 3dB bandwidth 𝑓𝑏 (where
𝑓𝑏 = 𝜔𝑏 2𝜋), it is also known as the gain–bandwidth product (GB). However, that in
some amplifiers, the unity-gain frequency and the gain-bandwidth product are not equal.
 Effect of Finite Open-Loop Gain and
Bandwidth on Circuit Performance
Frequency Dependence of the Open-Loop Gain

 Consider the effect of limited op-amp gain and

bandwidth on the closed-loop transfer functions of the
two basic configurations: the inverting and the non-
inverting circuits.
 The closed-loop gain of the inverting amplifier,
assuming a finite op-amp open-loop gain 𝐴 is given by
𝑣𝑜 𝑅2 1
=− ∙
𝑣𝑖 𝑅1 1 + 1 + 𝑅2 𝑅1 𝐴
𝑣𝑜 𝑠 𝑅2 1
⟹ =− ∙
𝑣𝑖 𝑠 𝑅1 1 + 1 + 𝑅2 𝑅1 𝐴 𝑠
 Effect of Finite Open-Loop Gain and
Bandwidth on Circuit Performance
𝑣𝑜 𝑠 𝑅2 1
=− ∙
𝑣𝑖 𝑠 𝑅1 1 + 1 + 𝑅2 𝑅1 𝐴 𝑠
𝑨𝒐
Substituting for 𝑨 𝒔 = and 𝝎𝒕 = 𝑨𝒐 𝝎𝒃 , gives
𝟏+𝒔 𝝎𝒃

𝑣𝑜 𝑠 𝑅2 1
=− ∙
𝑣𝑖 𝑠 𝑅1 1 + 1 1 + 𝑅2 + 𝑠
𝐴𝑜 𝑅1 𝜔𝑡 1 + 𝑅2 𝑅1

For 𝑨𝒐 ≥ 𝟏 + 𝑹𝟐 𝑹𝟏 , which is usually the case,

𝑣𝑜 𝑠 𝑅2 1
≈− ∙ 𝑠
𝑣𝑖 𝑠 𝑅1 1 +
𝜔𝑡 1 + 𝑅2 𝑅1
which is of the same form as that for a low-pass Single-
Time-Constant (STC) network
 Effect of Finite Open-Loop Gain and
Bandwidth on Circuit Performance
 The inverting amplifier has an STC low-pass response
with a dc gain of magnitude equal to 𝑅2 𝑅1 . The closed-
loop gain rolls off at a uniform –20dB/decade slope with
a corner frequency (3dB frequency) given by
𝜔𝑡
𝜔3dB =
1 + 𝑅2 𝑅1
 Similarly, analysis of the non-inverting amplifier, we have
𝑣𝑜 𝑠 1 + 𝑅2 𝑅1
≈ 𝑠
𝑣𝑖 𝑠 1+
𝜔𝑡 1 + 𝑅2 𝑅1
 The non-inverting amplifier has an STC low-pass
response with a dc gain of 1 + 𝑅2 𝑅1 and a 3dB
frequency given also same as the inverting amplifier.