HT Kỹ Thuật Xung Số

Giáo trình TH Kỹ Thuật xung số
BÀI 1. ĐẠI SỐ BOOLE VÀ PHẦN TỬ LOGIC CƠ BẢN
I. GIỚI THIỆU LINH KIỆN:

1. CỔNG NOT:
1.1. Ký hiệu cổng NOT:
A 2 1
Y
Y=A
1.2. Bảng trạng thái:
Ngõ vào Ngõ ra
A Y=A
0 1
1 0
1.3. Sơ đồ chân IC 74LS14 – IC 74LS04:
Chân 14: Vcc

GN Chân 7: GND
Chân 1,3,5,9,11,13: Ngõ vào
Chân 2,4,6,8,10,12: Ngõ ra
2. CỔNG AND:
2.1 Ký hiệu cổng AND:
A 2
Y=A.B
B 3
1
Trang 1
2.2 Bảng trạng thái
Ngõ vào Ngõ ra

A B Y=A.B
0 0 0
0 1 0
1 0 0
1 1 1
2.3 Sơ đồ chân IC 74LS08:
Chân 14: Vcc

Chân 7: GND
Chân 1,2,4,5,9,10,12,13: Ngõ vào
Chân 3,6,8,11: Ngõ ra
3. CỔNG NAND:
3.1. Ký hiệu cổng NAND:
A 2
Y
B 3
1
Y=A.B
Ngõ vào Ngõ ra

A B Y=A.B
0 0 1
0 1 1
1 0 1
1 1 0
Trang 2
3.3. Sơ đồ chân IC 74LS00:
Chân 14: Vcc

Chân 7: GND
Chân 1,2,4,5,9,10,12,13: Ngõ vào
4. CỔNG OR:
4.1. Ký hiệu cổng OR:
A 2
Y=A+B
B 3
1
Ngõ vào Ngõ ra

A B Y=A+B
0 0 0
0 1 1
1 0 1
1 1 1
Chân 14: Vcc

Chân 7: GND
Chân 1,2,4,5,9,10,12,13: Ngõ vào
Trang 3
5. CỔNG NOR:
5.1. Ký hiệu cổng NOR:
A 2
Y
B 3
1
Y=A+B
Ngõ vào Ngõ ra

A B Y=A+B
0 0 1
0 1 0
1 0 0
1 1 0
Chân 14: Vcc

Chân 7: GND
Chân 2,3,5,6,8,9,11,12: Ngõ vào
6. CỔNG EXOR:
6.1. Ký hiệu cổng EXOR:
A 1
Y
B 2
3
Y=A  B
Trang 4
Ngõ vào Ngõ ra

A B Y=A  B
0 0 0
0 1 1
1 0 1
1 1 0
Chân 14: Vcc

Chân 7: GND
Chân 1,2,4,5,9,10,12,13: Ngõ vào
7. CỔNG EXNOR:
7.1 Ký hiệu cổng EXNOR:
A 1
Y
B 2
3
Y=A  B
7.2 Bảng trạng thái:
Ngõ vào Ngõ ra

A B Y=A  B
0 0 1
0 1 0
1 0 0
1 1 1
Trang 5
7.3 Sơ đồ chân IC 74LS266:
Chân 14: Vcc

Chân 7: GND
Chân 1,2,5,6,8,9,12,13: Ngõ vào
II. MẠCH ỨNG DỤNG:

1. CỔNG NOT:
CK
2 1 2 1 2 1
R1 R2 R3 R4
470 470 470 470
D1 D2 D3 D4
Trạng thái D1 D2 D3 D4
0
1
0
1
0
1
0
1
….
Trang 6
2. CỔNG AND:
Muc logic 0 or 1
A
IC 7408 IC 7404
2
CK 1 2 1
3
R1 R2
470 470
D1 D2
D1 D2
Trạng thái
A=0 A=1 A=0 A=1
0
1
0
1
0
1
0
1
….
Trang 7
3. CỔNG NAND:
Muc logic 0 or 1
A B
IC 7400
IC 7404
2
2 1
CK 1 2 1 3
3
R1 R2 R3
470 470 470
D1 D2 D3
D1 D3 D3
Trạng thái
A=B=0 A=B=1 A=B=0 A=B=1 A=B=0 A=B=1
0
1
0
1
0
1
0
1
….
Trang 8
4. CỔNG OR:
Muc logic 0 or 1
A B
IC 7432
IC 7404
2
2 1
CK 1 2 1 3
3
R1 R2 R3
470 470 470
D1 D2 D3
D1 D3 D3
Trạng thái
A=B=0 A=B=1 A=B=0 A=B=1 A=B=0 A=B=1
0
1
0
1
0
1
0
1
….
Trang 9
5. CỔNG NOR:
Muc logic 0 or 1
A B
IC 7402
IC 7404
2
2 1
CK 1 2 1 3
3
R1 R2 R3
470 470 470
D1 D2 D3
D1 D3 D3
Trạng thái
A=B=0 A=B=1 A=B=0 A=B=1 A=B=0 A=B=1
0
1
0
1
0
1
0
1
….
Trang 10
6. CỔNG EXOR:
Muc logic 0 or 1
IC 7400
A
2
1
3
2 2
1 1
3 3
2
CK 1
3
IC 7486A
1
3
2
R1 R2
470 470
D1 D2
D1 D2
Trạng thái
A=0 A=1 A=0 A=1
0
1
0
1
0
1
0
1
….
Trang 11
Muc logic 0 or 1
IC 7400
A
2
1
3
2 2 2
1 1 1
3 3 3
2
CK 1
3
74266A
1
3
2
R1 R2
470 470
D1 D2
7. CỔNG EXNOR:
D1 D2
Trạng thái
A=0 A=1 A=0 A=1
0
1
0
1
0
1
0
1
….
Trang 12
III. BÀI TẬP LỚN:

1. Thiết kế mạch điện theo bảng trạng thái:
NGÕ VÀO NGÕ RA
X1 X2 X3 X4 Y1 Y2
0 0 0 0 0 1
0 0 0 1 0 1
0 0 1 1 1 1
1 1 0 0 1 0
1 0 1 0 0 0
1 0 1 1 0 1
1 1 0 1 1 0
1 1 1 0 1 1
- Sơ đồ khối:
X1
X2 Y1
Logic
X3
X4 Y2
Bài Giải:
- Từ bảng trạng thái trên ta đưa về bảng giá trị theo phương pháp bìa
Karnaugh:
Y1 X1X2
00 01 11 10
X3X4
00 0 X 1 X
01 0 X 1 X
11 1 X X 0
10 X X 1 0
- Ta có hàm số Y1: Y1 = X2 + X1.X3
Trang 13
Trang 14
- Từ bảng trạng thái trên ta đưa về bảng giá trị theo phương pháp bìa
Karnaugh:
Y2 X1X2
00 01 11 10
X3X4
00 1 X 0 X
01 1 X 0 X
11 1 X X 1
10 X X 1 0
- Ta có hàm số Y2: Y2 = X2 ( X1 + X4 ) + X2 .X3

- Từ hàm số Y1 và Y2 ta có mạch sau:
X1
X2
Y1
X3
Y2
X4
Trang 15
IV.BÀI TẬP YÊU CẦU CẨU GIÁO VIÊN:
Trang 16
BÀI 2. CÁC FLIP – PLOP MẠCH ĐỊCH VÀ ĐẾM CƠ

BẢN

1. IC SN 74LS74 ( LIPLOP-D):
1.1 Sơ đồ chân:
Ngõ vào Ngõ ra

Chế độ vận hành
SD SD D Q Q
Cài đặt 0 1 X 1 0
Xóa 1 0 X 0 1
Chưa xác định 0 0 X 1 1
Tải “1”, Đặt 1 1 1 1 0
Tải “0”, Xóa 1 1 0 0 1
Trang 17
2. IC SN 74LS76 ( LIPLOP-JK)::
Ngõ vào Ngõ ra

SD CD J K Q Q
Cài đặt 0 1 X X 1 0
Xóa 1 0 X X 0 1
Chưa xác định 0 0 X X 1 1
Chuyển chế độ 1 1 1 1 q q
Tải “0”, Xóa 1 1 0 1 0 1
Tải “1”, Đặt 1 1 1 0 1 0
Giữ 1 1 0 0 q q
Trang 18

1. IC SN 74LS74 ( LIPLOP-D):
+5Vcc
R3
1 2 100R
SW2
2 5 2 5 2 5 2 5
CK D Q 6 D Q 6 D Q 6 D Q 6
3 Q 3 Q 3 Q 3 Q
CLK CLK CLK CLK
+5Vcc
1 1 1 1
4 CLR 4 CLR 4 CLR 4 CLR
PRE PRE PRE PRE
74LS74 74LS74 74LS74 74LS74 R2
100R
SW1
D1 D2 D3 D4
R1
100R
2. IC SN 74LS76 ( LIPLOP-JK):
+5Vcc
R3
100R
SW2
4 15 4 15 4 15 4 15
16 J Q 14 16 J Q 14 16 J Q 14 16 J Q 14
CK K Q K Q K Q K Q
1
CLK
1
CLK
1
CLK
1
CLK +5Vcc
3 3 3 3
PRE PRE PRE PRE R2
74LS76 74LS76 74LS76 74LS76 100R
+5Vcc SW1
R4
100R
SW3 D1 D2 D3 D4
R1
100R
Trang 19

1. Dùng FF (JK) lắp mạch đếm từ 0-10:
NGÕ RA
CK
Q0 Q1 Q2 Q3 MR
0 0 0 0 0 0
1 1 0 0 0 0
2 0 1 0 0 0
3 1 1 0 0 0
4 0 0 1 0 0
5 1 0 1 0 0
6 0 1 1 0 0
7 1 1 1 0 0
8 0 0 0 1 0
9 1 0 0 1 0
10 0 1 0 1 0
11 1 1 0 1 1
- Ta có mạch sau:
+5Vcc
Q0 Q1 Q2 Q3
4 15 4 15 4 15 4 15
16 J Q 14 16 J Q 14 16 J Q 14 16 J Q 14
CK K Q K Q K Q K Q
1 1 1 1
CLK CLK CLK CLK
3 3 3 3
PRE PRE PRE PRE
7476 7476 7476 7476
MR
Q0 Q1 Q2 Q3
R1
100R
Q0
MR
Q2
Q3
Trang 20
Trang 21
BÀI 3. CÁC DẠNG MẠCH ĐẾM

1. IC 74LS90:
-NC: Chân bên trong không nối

-CP0: Xung tác động cạnh xuống
-CP1: Xung tác động cạnh lên
-MR1,MR2: Master Reset (Clear), Xóa
-MS1, MS2: Master Set, Cài đặt
-Q0-Q3: Ngõ ra
Ngõ ra
Đếm
Q0 Q1 Q2 Q3
0 0 0 0 0
1 1 0 0 0
2 0 1 0 0
3 1 1 0 0
4 0 0 1 0
5 1 0 1 0
6 0 1 1 0
7 1 1 1 0
8 0 0 0 1
9 1 0 0 1
Trang 22
Xóa / Cài đặt ngõ vào Ngõ ra

MR1 MR2 MS1 MS2 Q0 Q1 Q2 Q3
1 1 0 X 0 0 0 0
1 1 X 0 0 0 0 0
X X 1 1 1 0 0 1
0 X 0 X Đếm
X 0 X 0 Đếm
0 X X 0 Đếm
X 0 0 X Đếm
2. IC 74LS93:
-NC: Chân bên trong không nối

-CP0: Xung tác động cạnh xuống
-CP1: Xung tác động cạnh lên
-MR1,MR2: Master Reset (Clear), Xóa
-Q0-Q3: Ngõ ra
Xóa ngõ vào Ngõ ra

MR1 MR2 Q0 Q1 Q2 Q3
1 1 0 0 0 0
0 1 Đếm
1 0 Đếm
0 0 Đếm
Trang 23
Ngõ ra
Đếm
Q0 Q1 Q2 Q3
0 0 0 0 0
1 1 0 0 0
2 0 1 0 0
3 1 1 0 0
4 0 0 1 0
5 1 0 1 0
6 0 1 1 0
7 1 1 1 0
8 0 0 0 1
9 1 0 0 1
10 0 1 0 1
11 1 1 0 1
12 0 0 1 1
13 1 0 1 1
14 0 1 1 1
15 1 1 1 1
3. IC 74LS193:
-CPU: Xung ngõ vào đếm lên

-CPD: Xung ngõ vào đếm xuống
-MR: Master Reset (Clear), xóa
-TCU: Ngõ ra đếm lên
-TCD: Ngõ ra đếm xuống
-PL: Tải đầu vào song song không
đồng bộ, hoạt động mức thấp
-P0-P3: Dữ liệu cài đặt ban đầu
-Q0-Q3: Ngõ ra flip-flop
Trang 24
MR PL CPU CPD Chế độ

1 X X X Reset
0 0 X X Cài đặt trước
0 1 1 1 Không đổi
0 1 1 Đếm lên
0 1 1 Đếm xuống
4. IC 4017B:
-CP0: Xung đầu vào (Thấp đến cao

được tác động)
-CP1: Xung đầu vào (Cao đến thấp
tác động)
-MR: Master reset (Clear), Xóa
-O0 - O9: Ngõ ra được giải mã
-O5-9 : Ngõ ra thực hiện (hoạt động
mức thấp)
MR CP0 CP1 Hoạt động

O0=O5-9=1
1 X X O1-O9=0
0 1
0 0
0 0 X Không đổi
0 X 1 Không đổi
0 1 Không đổi
Trang 25
0 0 Không đổi

1. IC 74LS90:
1.1 Test IC:
Muc 0 Muc 1
14 12
1 CLKA QA 9
CLKB QB 8
2 QC 11
3 R01 QD
6 R02
7 R91
R92 D9 D10 D11 D12
74LS90
R3
Muc 0 100R
1.2 Phân tích mạch:
Trang 26
DEM TU 0-9
CK
14 12
1 CLKA QA 9
CLKB QB 8
2 QC 11
3 R01 QD
6 R02
7 R91
R92 D1 D2 D3 D4
74LS90
R1
100R
DEM TU 00-99
CK
14 12 14 12
1 CLKA QA 9 1 CLKA QA 9
CLKB QB 8 CLKB QB 8
2 QC 11 2 QC 11
3 R01 QD 3 R01 QD
6 R02 6 R02
7 R91 7 R91
R92 D5 D6 D7 D8 R92 D9 D10 D11 D12
74LS90 74LS90
R2 R3
100R 100R
2. IC 74LS93:
2.1 Test IC:
Muc 0 Muc 1
14 12
1 CLKA QA 9
CLKB QB 8
2 QC 11
3 R01 QD
R02
74LS93
D1 D2 D3 D4
Muc 0
R1
100R
Trang 27
DEM TU 0-F
CK
14 12
1 CLKA QA 9
CLKB QB 8
2 QC 11
3 R01 QD
R02
74LS93
D1 D2 D3 D4
R1
100R
DEM TU 00-FF
CK
14 12 14 12
CLKB QB 8 CLKB QB 8
2 QC 11 2 QC 11
3 R01 QD 3 R01 QD
R02 R02
74LS93 74LS93
D5 D6 D7 D8 D9 D10 D11 D12
R2 R3
100R 100R
3. IC 74LS193:
3.1 Test IC:
Muc 1
Muc 0 Muc 1
15 3
1 P0 Q0 2
10 P1 Q1 6
9 P2 Q2 7
P3 Q3
S0
4 13
5 CLKD TCD 12
CLKU TCU
S1
14 D6 D5 D4 D3 D2 D1
11 CLR
LOAD LED LED LED LED LED LED
S2
74LS193
R1 R2
Muc 0 100R 100R

Trang 28
Muc 0 DEM LEN
15 3
CK 1 P0 Q0 2
10 P1 Q1 6
9 P2 Q2 7
P3 Q3
+5Vcc 4
CLKD TCD
13
5 12
CLKU TCU
14 D6 D5 D4 D3 D2 D1
R2 11 CLR
100R LOAD LED LED LED LED LED LED
74LS193
R1 R2
100R 100R
DEM XUONG
Muc 1
15 3
CK 1 P0 Q0 2
10 P1 Q1 6
9 P2 Q2 7
P3 Q3
+5Vcc 4
CLKD TCD
13
5 12
CLKU TCU
14 D6 D5 D4 D3 D2 D1
R2 11 CLR
100R LOAD LED LED LED LED LED LED
74LS193
R1 R2
100R 100R
Trang 29
4. IC 4017B:
4.1 Test IC:
Muc 0 Muc 1
S1
14 3
CP0 Q0 2
13 Q1 4
15 CP1 Q2 7
RST Q3 10
16 Q4 1
VCC Q5 5
Q6 6
Q7 9
Q8 11
Q9
12
O5-9
4017 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
Muc 0
R1
100R

CK
14 3
CP0 Q0 2
13 Q1 4
15 CP1 Q2 7
RST Q3 10
16 Q4 1
VCC Q5 5
Q6 6
Q7 9
Q8 11
Q9
12
O5-9
4017 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
R1
100R
Trang 30

1. Dùng IC 74LS90 lắp mạch đếm từ 0-25:
CK
14 12 14 12
CLKB QB 8 CLKB QB 8
2 QC 11 2 QC 11
3 R01 QD 3 R01 QD
6 R02 6 R02
7 R91 7 R91
R92 R92
74LS90 Q3 Q2 Q1 Q0 74LS90 Q7 Q6 Q5 Q4
HANG DON VI HANG CHUC
R1 R1
100R 100R
Trang 31
- Bảng trạng thái:

Ngõ ra
CK
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
Trang 32
2. Dùng IC 74LS193 lắp mạch đếm từ 5-F:

Muc 1
Muc 0
15 3
1 P0 Q0 2
10 P1 Q1 6
9 P2 Q2 7
P3 Q3
CK 4 13
5 CLKD TCD 12
CLKU TCU
14
11 CLR
LOAD
74LS193 Q3 Q2 Q1 Q0
R1
100R

NGÕ RA
CK
Q0 Q1 Q2 Q3
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
Trang 33
3. Dùng IC 74LS193 lắp đếm từ A-0:

Muc 1
Muc 0
15 3
1 P0 Q0 2
10 P1 Q1 6
9 P2 Q2 7
CK P3 Q3
4 13
5 CLKD TCD 12
CLKU TCU
14
11 CLR
LOAD
74LS193 Q3 Q2 Q1 Q0
R1
100R

NGÕ RA
CK
Q0 Q1 Q2 Q3
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
Trang 34
Trang 35
BÀI 4. CÁC DẠNG MÃ HÓA – GIẢI MÃ

1. IC 74LS138
-A0-A2:ngõ vào.
-E1-E2:ngõ vào cho phép mức thấp.
-E3:ngõ vào cho phép mức cao.
-O0-O7:ngõ ra hoạt động mức thấp.
Ngõ vào Ngõ ra

E1 E2 E3 A0 A1 A2 O0 O1 O2 O3 O4 O5 O6 O7
1 X X X X X 1 1 1 1 1 1 1 1
X 1 X X X X 1 1 1 1 1 1 1 1
X X 0 X X X 1 1 1 1 1 1 1 1
0 0 1 0 0 0 0 1 1 1 1 1 1 1
0 0 1 1 0 0 1 0 1 1 1 1 1 1
0 0 1 0 1 0 1 1 0 1 1 1 1 1
0 0 1 1 1 0 1 1 1 0 1 1 1 1
0 0 1 0 0 1 1 1 1 1 0 1 1 1
0 0 1 1 0 1 1 1 1 1 1 0 1 1
0 0 1 0 1 1 1 1 1 1 1 1 0 1
0 0 1 1 1 1 1 1 1 1 1 1 1 0
Trang 36
2. IC 74LS139:
-A0, A1: Địa chỉ ngõ vào.

-E: Ngõ vào cho phép ở mức thấp
-O0-O3: Ngõ ra hoạt động ở mức
thấp.

Ngõ vào Ngõ ra
E A0 A1 O0 O1 O2 O3
1 X X 1 1 1 1
0 0 0 0 1 1 1
0 1 0 1 0 1 1
0 0 1 1 1 0 1
0 1 1 1 1 1 0
3. IC 74LS47:
-A1 ÷ A3: Ngõ vào

-a ÷ f: Ngõ ra
-BI: Ngõ vào xóa. Khi BI = 0 các ngõ ra đều tắt
bất chấp ngõ vào
-RBI: Xóa gợn sóng ngõ vào
-LT: Thử đèn ngõ vào
-RBO: Ngõ ra xóa gợn sóng
Trang 37

Số thập Ngõ vào Ngõ ra
phân hoặc LT RBI BI/RBO a b c d e f g
A3 A2 A1 A0
chức năng
0 1 1 0 0 0 0 1 0 0 0 0 0 0 1
1 1 X 0 0 0 1 1 1 0 0 1 1 1 1
2 1 X 0 0 1 0 1 0 0 1 0 0 1 0
3 1 X 0 0 1 1 1 0 0 0 0 1 1 0
4 1 X 0 1 0 0 1 1 0 0 1 1 0 0
5 1 X 0 1 0 1 1 0 1 0 0 1 0 0
6 1 X 0 1 1 0 1 1 1 0 0 0 0 0
7 1 X 0 1 1 1 1 0 0 0 1 1 1 1
8 1 X 1 0 0 0 1 0 0 0 0 0 0 0
9 1 X 1 0 0 1 1 0 0 0 1 1 0 0
10 1 X 1 0 1 0 1 1 1 1 0 0 1 0
11 1 X 1 0 1 1 1 1 1 0 0 1 1 0
12 1 X 1 1 0 0 1 1 0 1 1 1 0 0
13 1 X 1 1 0 1 1 0 1 1 0 1 0 0
14 1 X 1 1 1 0 1 1 1 1 0 0 0 0
15 1 X 1 1 1 1 1 1 1 1 1 1 1 1
BI X X X X X X 0 1 1 1 1 1 1 1
RBI 1 0 0 0 0 0 0 1 1 1 1 1 1 1
LT 0 X X X X X 1 0 0 0 0 0 0 0
4. IC 4511B:
-DA ÷ DD: Ngõ vào
-Oa ÷ Og: Ngõ ra
-EL: Chốt dữ liệu ở mức thấp
-BI: Ngõ vào xóa. Khi BI = 0 các
ngõ ra đều tắt bất chấp ngõ vào
Trang 38
--LT: Thử đèn ngõ vào

NGÕ VÀO NGÕ RA
EL BI LT
DD DC DB DA Oa Ob Oc Od Oe Of Og Hiển thị
X X 0 X X X X 1 1 1 1 1 1 1 8
X 0 1 X X X X 0 0 0 0 0 0 0 Trống
0 1 1 0 0 0 0 1 1 1 1 1 1 0 0
0 1 1 0 0 0 1 0 1 1 0 0 0 0 1
0 1 1 0 0 1 0 1 1 0 1 1 0 1 2
0 1 1 0 0 1 1 1 1 1 1 0 0 1 3
0 1 1 0 1 0 0 0 1 1 0 0 1 1 4
0 1 1 0 1 0 1 1 0 1 1 0 1 1 5
0 1 1 0 1 1 0 0 0 1 1 1 1 1 6
0 1 1 0 1 1 1 1 1 1 0 0 0 0 7
0 1 1 1 0 0 0 1 1 1 1 1 1 1 8
0 1 1 1 0 0 1 1 1 1 0 0 1 1 9
0 1 1 1 0 1 0 0 0 0 0 0 0 0 Trống
0 1 1 1 0 1 1 0 0 0 0 0 0 0 Trống
0 1 1 1 1 0 0 0 0 0 0 0 0 0 Trống
0 1 1 1 1 0 1 0 0 0 0 0 0 0 Trống
0 1 1 1 1 1 0 0 0 0 0 0 0 0 Trống
0 1 1 1 1 1 1 0 0 0 0 0 0 0 Trống
1 1 1 X X X X * *
5. IC 74LS147:
-1÷9: Ngõ vào

-A÷D: Ngõ ra
Trang 39
NGÕ VÀO NGÕ RA

1 2 3 4 5 6 7 8 9 D C B A
1 1 1 1 1 1 1 1 1 1 1 1 1
X X X X X X X X 0 0 1 1 0
X X X X X X X 0 1 0 1 1 1
X X X X X X 0 1 1 1 0 0 0
X X X X X 0 1 1 1 1 0 0 1
X X X X 0 1 1 1 1 1 0 1 0
X X X 0 1 1 1 1 1 1 0 1 1
X X 0 1 1 1 1 1 1 1 1 0 0
X 0 1 1 1 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 1 0
6. IC 74LS148:
-EI, 0÷7: Ngõ vào

-A0÷A2, GS, E0: Ngõ ra
Trang 40
NGÕ VÀO NGÕ RA

EI 0 1 2 3 4 5 6 7 A2 A1 A0 GS EO
1 X X X X X X X X 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0
0 X X X X X X X 0 0 0 0 0 1
0 X X X X X X 0 1 0 0 1 0 1
0 X X X X X 0 1 1 0 1 0 0 1
0 X X X X 0 1 1 1 0 1 1 0 1
0 X X X 0 1 1 1 1 1 0 0 0 1
0 X X 0 1 1 1 1 1 1 0 1 0 1
0 X 0 1 1 1 1 1 1 1 1 0 0 1
0 0 1 1 1 1 1 1 1 1 1 1 0 1
Trang 41

1. IC 74LS138:
1.1 Test IC:
Muc 0 Muc 1 Muc 1
S1
1 15
2 A Y0 14
B Y1
S2 3
C Y2
13
12
6 Y3 11
G1 Y4
S3 4
G2A Y5
10
5 9
G2B Y6 7
Y7
74LS138
D7 D6 D5 D4 D3 D2 D1 D0
Muc 0
R1
100R

+5Vcc
CK
14 12 1 15
1 CLKA QA 9 2 A Y0 14
CLKB QB 8 3 B Y1 13
2 QC 11 C Y2 12
3 R01 QD 6 Y3 11
R02 4 G1 Y4 10
74LS93 5 G2A Y5 9
G2B Y6 7
Y7
74LS138
D7 D6 D5 D4 D3 D2 D1 D0
R1
100R
Trang 42

Ngõ vào Ngõ ra
CK
C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
2. IC 74LS139:
2.1 Test IC:
Muc 0 Muc 1
2 4
3 A Y0 5
B Y1 6
1 Y2 7
G Y3
74LS139
D4 D3 D2 D1
Muc 0
R1
100R
Trang 43

U24
CK
14 12 2 4
1 CLKA QA 9 3 A Y0 5
CLKB QB 8 B Y1 6
2 QC 11 1 Y2 7
3 R01 QD G Y3
R02 74LS139
74LS93 D4 D3 D2 D1
R1
100R
2 4
3 A Y0 5
B Y1 6
1 Y2 7
G Y3
74LS139 D8 D7 D6 D5
R2
100R
Ngõ vào Ngõ ra

CK
B A Y0 Y1 Y2 Y3
0 0 0
1 0 1
2 1 0
3 1 1
4 0 0
5 0 1
6 1 0
7 1 1
Trang 44
3. IC 74LS47 ( nối với led 7 đoạn Anot chung ):

3.1 Test IC:
Muc 0 Muc 1
Muc 1
S0
7
D0 A
13 A
1 12
D1 B
S1 2
D2 C
11
6 10
D3 D
E
9 F B
S2 3
LT F
15 G +5Vcc
5 14
RBI G
S3 BI/RBO
4
C
74LS47 E
D P
Trang 45
Muc 1
CK
14
CLKA QA
12 7
D0 A
13 A
1 9 1 12
CLKB QB 8 2 D1 B 11
2 QC 11 6 D2 C 10
R01 QD D3 D
3
R02 E
9 F B
6
R91
3
LT F
15 G +5Vcc
7 5 14
R92 RBI G
7490 4
BI/RBO
C
74LS47 E
D P
Muc 1
14
CLKA QA
12 7
D0 A
13 A
1 9 1 12
CLKB QB 8 2 D1 B 11
2 QC 11 6 D2 C 10
R01 QD D3 D
3
R02 E
9 F B
6
R91
3
LT F
15 G +5Vcc
7 5 14
R92 RBI G
7490 4
BI/RBO
C
74LS47 E
D P

Ngõ vào Ngõ ra
CK
D3 D2 D1 D0 A B C D E F G
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
Trang 46
Trang 47
4. IC 4511B ( nối với led 7 đoạn Katot chung ):

4.1 Test IC:
Muc 0 Muc 1
Muc 1
S0 A
7 13
1 A a 12
B b
S1 2
C c
11
6
D d
10 F B
e
9 G
S2 4
BI f
15
5 14
3 EL g
LT
S3 C
16
VDD E
4511
D P
Muc 0
R1
100R
Trang 48
+5Vcc
CK A
14 12 7 13
1 CLKA QA 9 1 A a 12
CLKB QB 8 2 B b 11
QC C c
2
R01 QD
11 6
D d
10 F B
3
R02 e
9 G
6 4 15
7 R91 5 BI f 14
R92 3 EL g
LT
7490 C
16
VDD E
4511
D P
R1
100R
+5Vcc
A
14 12 7 13
CLKB QB 8 2 B b 11
QC C c
2
R01 QD
11 6
D d
10 F B
3
R02 e
9 G
6 4 15
7 R91 5 BI f 14
R92 3 EL g
LT
7490 C
16
VDD E
4511
D P
R1
100R

Ngõ vào Ngõ ra
CK
D C B A A B C D E F G
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
Trang 49
15 1 1 1 1
Trang 50
5. IC 74LS147:
5.1 Test IC:
Muc 0 Muc 1
S1
11 9
12 D1 Q0 7
D2 Q1
S2 13
D3 Q2
6
1 14
2 D4 Q3
D5
S3 3
D6
4
5 D7
D8
S4 10
D9
D4 D3 D2 D1
74147
S5
S6 R1
100R
S7
S8
S9
CK
14 12 1 15 11 9
1 CLKA QA 9 2 A Y0 14 12 D1 Q0 7
CLKB QB 8 3 B Y1 13 13 D2 Q1 6
2 QC 11 C Y2 12 1 D3 Q2 14
3 R01 QD 6 Y3 11 2 D4 Q3
6 R02 4 G1 Y4 10 3 D5
7 R91 5 G2A Y5 9 4 D6
R92 G2B Y6 7 5 D7
7490 Y7 10 D8 D4 D3 D2 D1
74HC138 D9
74147
R1
2 1 100R
Trang 51
6. IC 74LS148:
6.1 Test IC:
Muc 0 Muc 1
S0
10 9
11 D0 Q0 7
D1 Q1
S1 12
D2 Q2
6
13
1 D3 15
D4 EO
S2 2
D5 GS
14
3
4 D6
D7
S3
5 D5 D4 D3 D2 D1
EI
S4 74LS148
S5
R1
100R
S6
S7
+5Vcc
CK
14 12 1 15 10 9
1 CLKA QA 9 2 A Y0 14 11 D0 Q0 7
CLKB QB 8 3 B Y1 13 12 D1 Q1 6
2 QC 11 C Y2 12 13 D2 Q2
3 R01 QD 6 Y3 11 1 D3 15
R02 4 G1 Y4 10 2 D4 EO 14
7493 5 G2A Y5 9 3 D5 GS
G2B Y6 7 4 D6
Y7 D7
74HC138 5 D5 D4 D3 D2 D1
EI
74LS148
R1
100R
Trang 52

1. Dùng IC 74LS90 lắp mạch đếm từ 0-25 và giải mã ra Led 7 đoạn:
+5Vcc
CK
14
CLKA QA
12 14
CLKA QA
12 7
A a
13 A
1 9 1 9 1 12
CLKB QB 8 CLKB QB 8 2 B b 11
2 QC 11 2 QC 11 6 C c 10
R01 QD R01 QD D d
3
R02
3
R02 e
9 F B
6
R91
6
R91
4
BI f
15 G
7 7 5 14
R92 R92 3 LE g
74LS90 74LS90 LT
16
VDD C
HANG DON VI HANG CHUC E
4511
D P
7
D0 A
13 A
+5Vcc 1
D1 B
12
2 11
6 D2 C 10
D3 D
E
9 F B
3
LT F
15 G +5Vcc
5 14
RBI G
4
BI/RBO
C
74LS47 E
HANG DON VI
D P
Trang 53
Bảng trạng thái:
Hàng đơn vị Hàng chục

Đếm
QD QC QB QA QD QC QB QA
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 0
2 0 0 1 0 0 0 0 0
3 0 0 1 1 0 0 0 0
4 0 1 0 0 0 0 0 0
5 0 1 0 1 0 0 0 0
6 0 1 1 0 0 0 0 0
7 0 1 1 1 0 0 0 0
8 1 0 0 0 0 0 0 0
9 1 0 0 1 0 0 0 0
10 0 0 0 0 0 0 0 0
11 0 0 0 1 0 0 0 1
12 0 0 1 0 0 0 0 1
13 0 0 1 1 0 0 0 1
14 0 1 0 0 0 0 0 1
15 0 1 0 1 0 0 0 1
16 0 1 1 0 0 0 0 1
17 0 1 1 1 0 0 0 1
18 1 0 0 0 0 0 0 1
19 1 0 0 1 0 0 0 1
20 0 0 0 0 0 0 1 0
21 0 0 0 1 0 0 1 0
22 0 0 1 0 0 0 1 0
23 0 0 1 1 0 0 1 0
24 0 1 0 0 0 0 1 0
25 0 1 0 1 0 0 1 0
Trang 54
2. Dùng IC 74LS93 lắp mạch đếm từ 0-1A và giải mã ra Led 7 đoạn:
14
CLKA QA
12 7
D0 A
13 A
1 9 1 12
CLKB QB 8 2 D1 B 11
2 QC 11 6 D2 C 10
R01 QD D3 D
3
R02 E
9 F B
3
LT F
15 G +5Vcc
74LS93 5 14
RBI G
4
BI/RBO
C
74LS47 E
D P
+5Vcc
A
14 12 7 13
CLKB QB 8 2 B b 11
QC C c
2
R01 QD
11 6
D d
10 F B
3
R02 e
9 G
4 15
74LS93 5 BI f 14
3 EL g
LT
C
16
VDD E
4511
D P
R1
100R
Trang 55
Hàng đơn vị Hàng chục

Đếm
QD QC QB QA QD QC QB QA
0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0
0 2 0 0 1 0 0 0 0 0
0 3 0 0 1 1 0 0 0 0
0 4 0 1 0 0 0 0 0 0
0 5 0 1 0 1 0 0 0 0
0 6 0 1 1 0 0 0 0 0
0 7 0 1 1 1 0 0 0 0
0 8 1 0 0 0 0 0 0 0
0 9 1 0 0 1 0 0 0 0
0 10 1 0 1 0 0 0 0 0
0 11 1 0 1 1 0 0 0 0
0 12 1 1 0 0 0 0 0 0
0 13 1 1 0 1 0 0 0 0
0 14 1 1 1 0 0 0 0 0
0 15 1 1 1 1 0 0 0 1
1 0 0 0 0 0 0 0 0 1
1 1 0 0 0 1 0 0 0 1
1 2 0 0 1 0 0 0 0 1
1 3 0 0 1 1 0 0 0 1
1 4 0 1 0 0 0 0 0 1
1 5 0 1 0 1 0 0 0 1
1 6 0 1 1 0 0 0 0 1
1 7 0 1 1 1 0 0 0 1
1 8 1 0 0 0 0 0 0 1
1 9 1 0 0 1 0 0 0 1
1 A 1 0 1 0 0 0 0 1
Trang 56
3. Dùng IC 74LS193 lắp mạch đếm từ 5-F và giải mã ra Led 7 đoạn:

Muc 1
Muc 0
15
P0 Q0
3 7
D0 A
13 A
1 2 1 12
10 P1 Q1 6 2 D1 B 11
9 P2 Q2 7 6 D2 C 10
P3 Q3 D3 D
CK E
9 F B
4
CLKD TCD
13 3
LT F
15 G +5Vcc
5 12 5 14
CLKU TCU RBI G
14 4
CLR BI/RBO
11
LOAD C
74LS47 E
74LS193
D P
Đếm Q3 Q2 Q1 Q0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
A 1 0 1 0
B 1 0 1 1
C 1 1 0 0
D 1 1 0 1
E 1 1 1 0
F 1 1 1 1
Trang 57
4. Dùng IC 74LS193 lắp mạch đếm từ A-0 và giải ra Led 7 đoạn:

Muc 1
Muc 0
15
P0 Q0
3 7
D0 A
13 A
1 2 1 12
10 P1 Q1 6 2 D1 B 11
9 P2 Q2 7 6 D2 C 10
CK P3 Q3 D3 D 9 F B
E
4
CLKD TCD
13 3
LT F
15 G +5Vcc
5 12 5 14
CLKU TCU RBI G
14 4
CLR BI/RBO
11
LOAD C
74LS47 E
74LS193
D P
Đếm Q3 Q2 Q1 Q0
A 1 0 1 0
9 1 0 0 1
8 1 0 0 0
7 0 1 1 1
6 0 1 1 0
5 0 1 0 1
4 0 1 0 0
3 0 0 1 1
2 0 0 1 0
1 0 0 0 1
0 0 0 0 0
Trang 58
IV.BÀI TẬP YÊU CẦU CỦA GIÁO VIÊN:
Trang 59
BÀI 5. MẠCH GHI DỊCH

1. IC 74LS164:
- A, B: Ngõ vào dữ liệu

- Q1-Q7: Ngõ ra
- MR: Master Reset ( mức thấp), Xóa
- CP: Xung ngõ vào (hoạt động ở cạnh lên)
Ngõ vào Ngõ ra

MR A B Q0 Q1-Q7
Reset ( Xóa) 0 X X 0 0-0
1 0 0 0 q0-q6
Trạng thái 1 0 1 0 q0-q6
1 1 0 0 q0-q6
1 1 1 1 q0-q6
Trang 60
2. IC74LS194:
- S0, S1: Chế độ kiểm soát đầu vào

- P0 – P3: Dữ liệu cài đặt ban đầu
- DSR: Dữ liệu đầu vào nối tiếp(bên phải)
- DSL: Dữ liệu đầu vào nối tiếp (bên trái)
- CP: Xung tác động cạnh lên
- MR: Master Reset (mức thấp), Xóa
- Q0 – Q3: Ngõ ra song song
Ngõ vào Ngõ ra

MR S1 S0 DSR DSL Pn Q0 Q1 Q2 Q3
Reset 0 X X X X X 0 0 0 0
Giữ 1 0 0 X X X q0 q1 q2 q3
1 1 0 X 0 X q1 q2 q3 0
Trạng thái trái
1 1 0 X 1 X q1 q2 q3 1
1 0 1 0 X X 0 q0 q1 q2
Trạng thái phải
1 0 1 1 X X 1 q0 q1 q2
Tải song song 1 1 1 X X Pn P0 P1 P2 P3
Trang 61
3. IC 74LS195:
- PE: Ngõ vào cho phép song song ( mức thấp )

- P0 – P3: Ngõ vào dữ liệu song song
- J: Ngõ vào bước đầu J ( mức cao )
- K : Ngõ vào bước đầu K ( mức thấp )
- CP: Xung ngõ vào (hoạt động ở cạnh lên)
- MR: Master Reset (mức thấp), Xóa
- Q0 – Q3:Ngõ ra song song
- Q3: Ngõ ra bổ sung bước cuối
Ngõ vào Ngõ ra

MR PE J K Pn Q0 Q1 Q2 Q3 Q3
Reset đồng bộ 0 X X X X 0 0 0 0 1
Cài đặt giai đoạn đầu 1 1 1 1 X 1 q0 q1 q2 q2
Reset từ đầu 1 1 0 0 X 0 q0 q1 q2 q2
Chuyển chế độ giai q0 q2
1 1 1 0 X q0 q1 q2
đoạn đầu
Giữ lại giai đoạn đầu 1 1 0 1 X q0 q0 q1 q2 q2
Tải song song 1 0 X X Pn P0 P1 P2 P3 P3
Trang 62

1. IC 74LS164:
1.1 Test IC:
Muc 1
1 2
Muc 0 Muc 1
1 3
2 A Q0 4
B Q1
S1 Q2
5
8 6
CLK Q3 10
9 Q4 11
CLR Q5 12
Q6 13
Q7
74LS164
D8 D7 D6 D5 D4 D3 D2 D1
R1
100R
DICH 1-0-1
+5Vcc
1 2
1 3
2 A Q0 4
CK B Q1 5
8 Q2 6
CLK Q3 10
9 Q4 11
CLR Q5 12
Q6 13
Q7
74LS164
D8 D7 D6 D5 D4 D3 D2 D1
R1
100R
Trang 63
2. IC SN 74LS194:
2.1 Test IC:
Muc 1
Muc 0 Muc 1
7 15
2 SL QA 14
SR QB
S1 QC
13
3 12
4 A QD
B
S2 5
C
6
D D4 D3 D2 D1
S3 11
CLK
1
9 CLR
10 S0
S1 R3
74LS194
100R
Trang 64
+5Vcc
7 15
2 SL QA 14
CK SR QB 13
14 12 3 QC 12
1 CLKA QA 9 4 A QD
CLKB QB 8 5 B
2 QC 11 6 C
3 R01 QD D D4 D3 D2 D1
R02 11
74LS93 CLK
1
9 CLR
10 S0
S1 R3
74LS194
100R
CK
1 2 1 2
7 15 7 15
2 SL QA 14 2 SL QA 14
SR QB 13 SR QB 13
3 QC 12 3 QC 12
4 A QD 4 A QD
B B
+5Vcc 5
C +5Vcc 5
C
6 6
D D8 D7 D6 D5 D D10 D9 D8 D7
11 11
CLK CLK
1 1
9 CLR 9 CLR
10 S0 10 S0
S1 R2 S1 R3
74LS194 74LS194
100R 100R
2.3Bảng trạng thái:

Ngõ vào Ngõ ra
CK
D C B A QD QC QD QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
Trang 65
14 1 1 1 0
15 1 1 1 1

1. Dùng IC 74LS164 lắp mạch dịch 4 bit trong 16 bit:
1 3 1 3
2 A Q0 4 2 A Q0 4
CK B Q1 5 B Q1 5
8 Q2 6 8 Q2 6
CLK Q3 10 CLK Q3 10
9 Q4 11 9 Q4 11
CLR Q5 12 CLR Q5 12
Q6 13 Q6 13
Q7 Q7
Muc 1 74LS164 74LS164
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 Q15 Q14 Q13 Q12 Q11 Q10 Q9 Q8

R1
100R
R1 R1
100R 100R
SW1
Trang 66
Bảng trạng thái
NGÕ RA
CK
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11 Q12 Q13 Q14 Q15
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
Trang 67
Trang 68
BÀI 6. MẠCH SỐ HỌC – MẠCH MUX-DEMUX

1. IC 74LS85 ( IC so sánh ):
- A0 – A3, B0 – B3: Ngõ vào song song

- IA = B: Ngõ vào mở rộng
- IA < B, IA > B: Ngõ vào mở rộng
- OA > B: Ngõ ra A lớn hơn B
- OA < B: Ngõ ra A nhỏ hơn B
- OA = B: Ngõ ra A bằng B
So sánh ngõ vào Tầng ngõ vào Ngõ ra
A3,B3 A2,B2 A1,B1 A0,B0 IA>B IA<B IA=B OA>B OA<B OA=B
A3>B3 X X X X X X 1 0 0
A3<B3 X X X X X X 0 1 0
A3=B3 A2>B2 X X X X X 1 0 0
A3=B3 A2<B2 X X X X X 0 1 0
A3=B3 A2=B2 A1>B1 X X X X 1 0 0
A3=B3 A2=B2 A1<B1 X X X X 0 1 0
A3=B3 A2=B2 A1=B1 A0>B0 X X X 1 0 0
A3=B3 A2=B2 A1=B1 A0<B0 X X X 0 1 0
A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 0 0
A3=B3 A2=B2 A1=B1 A0=B0 0 1 0 0 1 0
Trang 69
A3=B3 A2=B2 A1=B1 A0=B0 X X 1 0 0 1

A3=B3 A2=B2 A1=B1 A0=B0 1 1 0 0 0 0
A3=B3 A2=B2 A1=B1 A0=B0 0 0 0 1 1 0
2. IC 74LS283 ( Cộng 2 số nhị phân 4 bit ):
- A1 – A4: Ngõ vào toán hạng A

- B1 – B4: Ngõ vào toán hạng B
- C0: Ngõ vào chuyển
- ∑1 – ∑4: Ngõ ra tổng
- C4: Ngõ ra chuyển
C(n-1) An Bn ∑n Cn
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
- C1-C3 thì được phát bên trong
- C0 là một ngõ vào bên ngoài
- C4 là một ngõ ra được phát bên trong
Trang 70
3. IC 74LS151 ( Mux 8-1 ):

- S0 – S2: Chọn ngõ vào

- E: Ngõ vào cho phép ( mức thấp)
- I0 – I7: Ghép kênh ngõ vào
- Z: Ghép kênh ngõ ra
- Z: Bổ sung ghép kênh ngõ ra
E S2 S1 S0 I0 I1 I2 I3 I4 I5 I6 I7 Z Z
1 X X X X X X X X X X X 1 0
0 0 0 0 0 X X X X X X X 1 0
0 0 0 0 1 X X X X X X X 0 1
0 0 0 1 X 0 X X X X X X 1 0
0 0 0 1 X 1 X X X X X X 0 1
0 0 1 0 X X 0 X X X X X 1 0
0 1 0 1 X X 1 X X X X X 0 1
0 0 1 1 X X X 0 X X X X 1 0
0 0 1 1 X X X 1 X X X X 0 1
0 1 0 0 X X X X 0 X X X 1 0
0 1 0 0 X X X X 1 X X X 0 1
0 1 0 1 X X X X X 0 X X 1 0
0 1 0 1 X X X X X 1 X X 0 1
0 1 1 0 X X X X X X 0 X 1 0
0 1 1 0 X X X X X X 1 X 0 1
0 1 1 1 X X X X X X X 0 1 0
Trang 71
0 1 1 1 X X X X X X X 1 0 1
4. IC 74LS153:
a. Sơ đồ chân:
- S0: Chọn ngõ vào chung

- I0, I1: Ghép kênh ngõ vào
- Z: Ghép kênh ngõ ra
b. Bảng trạng thái:
Chọn ngõ vào Ngõ vào (a hoặc b) Ngõ ra

S0 S1 E I0 I1 I2 I3 Z
X X 1 X X X X 0
0 0 0 0 X X X 0
0 0 0 1 X X X 1
1 0 0 X 0 X X 0
1 0 0 X 1 X X 1
0 1 0 X X 0 X 0
0 1 0 X X 1 X 1
1 1 0 X X X 0 0
1 1 0 X X X 1 1
Trang 72
5. IC 74LS155:
a. Sơ đồ chân:
- A0, A1: Địa chỉ ngõ vào

- Ea- Eb: Ngõ vào cho phép ( mức thấp)
- E: Ngõ vào cho phép ( mức cao)
- O0 – O3: Ngõ ra hoạt động ở mức thấp

Địa chỉ Cho phép “a” Ngõ ra “a” Cho phép “b” Ngõ ra “b”
A0 A1 Ea Ea O0 O1 O2 O3 Eb Eb O0 O1 O2 O3
X X 0 X 1 1 1 1 1 X 1 1 1 1
X X X 1 1 1 1 1 X 1 1 1 1 1
0 0 1 0 0 1 1 1 0 0 0 1 1 1
1 0 1 0 1 0 1 1 0 0 1 0 1 1
0 1 1 0 1 1 0 1 0 0 1 1 0 1
1 1 1 0 1 1 1 0 0 0 1 1 1 0
Trang 73
6. IC 74HC 4051 ( Mux 8-1):

a. Sơ đồ chân:
- Y0 – Y7: Ngõ vào hoặc ngõ ra độc lập

- S0 – S2: Chọn ngõ vào
- Z: Ngõ vào hoặc ngõ ra chung
Ngõ vào
Kênh bật
E S2 S1 S0
0 0 0 0 Y0-Z
0 0 0 1 Y1-Z
0 0 1 0 Y2-Z
0 0 1 1 Y3-Z
0 1 0 0 Y4-Z
0 1 0 1 Y5-Z
0 1 1 0 Y6-Z
0 1 1 1 Y7-Z
1 0 0 0 Không
Trang 74

1. IC 74LS85:
1.1 Test IC:
Muc 1
Muc 0 Muc 1
10 7
12 A0 A<BO 6
13 A1 A=BO 5
15 A2 A>BO
A3
S0
9
11 B0
B1
S1 14
B2
1
B3 D7 D6 D5
S2 2
A<BI
3
4 A=BI
A>BI
S3
74LS85
R2
100R
Muc 0

+5Vcc
10 7
12 A0 A<BO 6
13 A1 A=BO 5
15 A2 A>BO
CK A3
14 12 9
1 CLKA QA 9 11 B0
CLKB QB 8 14 B1
2 QC 11 1 B2
3 R01 QD B3 D7 D6 D5
R02 2
74LS93 3 A<BI
D4 D3 D2 D1 4 A=BI
A>BI
74LS85
R2
100R
R1
100R
Trang 75

Ngõ vào Ngõ ra
CK
A1 A2 A3 A4 B1 B2 B3 B4 A<B A=B A>B
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 1 0
3 0 0 1 1 0 0 1 1
4 0 1 0 0 0 1 0 0
5 0 1 0 1 0 1 0 1
6 0 1 1 0 0 1 1 0
7 0 1 1 1 0 1 1 1
8 1 0 0 0 1 0 0 0
9 1 0 0 1 1 0 0 1
10 1 0 1 0 1 0 1 0
11 1 0 1 1 1 0 1 1
12 1 1 0 0 1 1 0 0
13 1 1 0 1 1 1 0 1
14 1 1 1 0 1 1 1 0
15 1 1 1 1 1 1 1 1
2. IC 74LS283:
2.1 Test IC:
Muc 0 Muc 1
S0
5 4
3 A1 S1 1
A2 S2
S1 14
A3 S3
13
12 10
A4 S4
S2 6
B1 CY O
9
2
15 B2
B3
S3 11
B4
D5 D4 D3 D2 D1
7
CY I
S4
74283
S5 R3
100R
Muc 0
S6
S7
Trang 76
CK
14 12 5 4
1 CLKA QA 9 3 A1 S1 1
CLKB QB 8 14 A2 S2 13
2 QC 11 12 A3 S3 10
3 R01 QD A4 S4
6 R02 6 9
7 R91 2 B1 CYO
R92 15 B2
74LS90 11 B3 D5 D4 D3 D2 D1
B4
7
CYI
74283
R3
100R
14 12
1 CLKA QA 9
CLKB QB 8
2 QC 11
3 R01 QD
R02
74LS93

Ngõ vào Ngõ ra
CK
A1 A2 A3 A4 B1 B2 B3 B4 S4 S3 S2 S1 CY0
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 1 0
3 0 0 1 1 0 0 1 1
4 0 1 0 0 0 1 0 0
5 0 1 0 1 0 1 0 1
6 0 1 1 0 0 1 1 0
7 0 1 1 1 0 1 1 1
8 1 0 0 0 1 0 0 0
9 1 0 0 1 1 0 0 1
10 1 0 1 0 1 0 1 0
11 1 0 1 1 1 0 1 1
12 1 1 0 0 1 1 0 0
13 1 1 0 1 1 1 0 1
14 1 1 1 0 1 1 1 0
15 1 1 1 1 1 1 1 1
Trang 77
3. IC 74LS151:
3.1 Test IC:
Muc 1
4 5
3 D0 Y 6
2 D1 Y
D2
Muc 0 Muc 1 1
D3
15
14 D4
13 D5 D2 D1
12 D6
D7
S1
11
10 A
B
S2 9
C R1
7 100R
G
S3
74151
Muc 0

CK +5Vcc
14 12
1 CLKA QA 9
CLKB QB 8 4 5
2 QC 11 3 D0 Y 6
3 R01 QD 2 D1 Y
R02 1 D2
74LS93 15 D3
14 D4
13 D5 D2 D1
12 D6
D7
7
D0 A
13 A 11
A
1 12 10
2 D1 B 11 9 B
6 D2 C 10 C R1
D3 D
E
9 F B 7
G
100R
3
LT F
15 G +5Vcc
5 14 74151
RBI G
4
BI/RBO
C
74LS47 E
D P
Trang 78
Ngõ vào Ngõ ra

CK
C B A Y Y
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
4. IC 74LS153:
4.1 Test IC:
Muc 1
6 7
5 1C0 1Y 9
4 1C1 2Y
3 1C2
1C3
Muc 0 Muc 1
10
11 2C0 D2 D1
12 2C1
13 2C2
2C3
S1
14
2 A
B
S2 R1
1 100R
15 1G
2G
S3
74153
Muc 0
2 1
Trang 79
CK +5Vcc
14 12
1 CLKA QA 9
CLKB QB 8 6 7
2 QC 11 5 1C0 1Y 9
3 R01 QD 4 1C1 2Y
R02 3 1C2
74LS93 1C3
10
11 2C0 D2 D1
12 2C1
13 2C2
2C3
14
2 A
B
7
D0 A
13 A R1
1 12 1 100R
2 D1 B 11 15 1G
6 D2 C 10 2G
D3 D
E
9 F B 74153
3
LT F
15 G +5Vcc
5 14
RBI G
4
BI/RBO
C
74LS47 E
2 1
D P
Trang 80
5. IC 74LS155:
5.1 Test IC:
Muc 0 Muc 1
Muc 1
S0
13 7
3 A 1Y0 6
B 1Y1
S1 1Y2
5
1 4
15 1C 1Y3
2C
S2 2Y0
9
2 10
2 1 14 1G 2Y1 11
2G 2Y2
S3 2Y3
12
74155
Muc 0 D8 D7 D6 D5 D4 D3 D2 D1
R1
100R

+5Vcc
CK
14 12 13 7
1 CLKA QA 9 3 A 1Y0 6
CLKB QB 8 B 1Y1 5
2 QC 11 1 1Y2 4
3 R01 QD 15 1C 1Y3
R02 2C 9
74LS93 2 2Y0 10
2 1 14 1G 2Y1 11
2G 2Y2 12
2Y3
74155
D8 D7 D6 D5 D4 D3 D2 D1
R1
100R
Trang 81
6. IC 74HC 4051:
6.1 Test IC:
Muc 0 Muc 1
Muc 1
S1
11 3
10 A X
B
S2 9
C X0
13 D1
14
6 X1 15
EN X2
S3 X3
12
16 1
7 VDD X4 5
VEE X5 2 R1
X6 4 100R
X7
74HC4051
Muc 0
+5Vcc
CK
14 12 11 3
1 CLKA QA 9 10 A X
CLKB QB 8 9 B 13 D1
2 QC 11 C X0 14
3 R01 QD 6 X1 15
R02 EN X2 12
74LS93 16 X3 1
7 VDD X4 5
VEE X5 2 R1
X6 4 100R
X7
74HC4051
Trang 82

1. Lắp mạch đếm 0-15 và so sánh với 9:
Muc 1
Muc 0
CK
14 12 10 7
1 CLKA QA 9 12 A0 A<BO 6
CLKB QB 8 13 A1 A=BO 5
2 QC 11 15 A2 A>BO
3 R01 QD A3
R02 9
74LS93 11 B0
B1
14
B2 Q2 Q1 Q0
1
B3
2
3 A<BI
4 A=BI
A>BI R1
74LS85 100R
Ngõ vào Ngõ ra

CK
A3 A2 A1 A0 Q0(A<B) Q1(A=B) Q2(A>B)
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
Trang 83
2. Lắp mạch đếm 0-15 và cộng với 9:

Muc 1
Muc 0
CK
14 12 5 4
1 CLKA QA 9 3 A1 S1 1
CLKB QB 8 14 A2 S2 13
2 QC 11 12 A3 S3 10
3 R01 QD A4 S4
R02 6 9
74LS93 2 B1 CY O
15 B2
B3
11
B4 Q4 Q3 Q2 Q1 Q0
7
CY I
74LS283
R1
100R
Ngõ vào Ngõ ra

CK
A3 A2 A1 A0 Q3(S4) Q2(S3) Q1(S2) Q0(S1) Q4(CYO)
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
Trang 84
IV. BÀI TẬP YÊU CẦU CẨU GIÁO VIÊN:
Trang 85
3. Lắp mạch Mux 8-1 cho các ngõ vào D: 01010101 (D7-D0) và C,B,A
lấy từ mạch đếm từ 0-7:
Muc 1
Muc 0
CK
14 12 4 5
1 CLKA QA 9 3 D0 Y 6
CLKB QB 8 2 D1 Y
2 QC 11 1 D2
R01 QD D3
3
R02
15
D4 Q0
6 14
7 R91 13 D5
R92 12 D6
74LS90 D7
11
10 A R1
9 B 100R
C
7
G
74LS151
Ngõ vào
D0 D1 D2 D3 D4 D5 D6 D7
1 0 1 0 1 0 1 0
Ngõ vào Ngõ ra

CK
C B A Q0 (Y)
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
Trang 86
4. Lắp mạch Demux 1-8 cho X=1 và C,B,A lấy từ mạch đếm từ 0-7:
Muc 0 Muc 1
CK
14 12 11 3
1 CLKA QA 9 10 A X
CLKB QB 8 9 B 13
2 QC 11 C X0 14
3 R01 QD 6 X1 15
6 R02 EN X2 12
7 R91 16 X3 1
R92 7 VDD X4 5
74LS90 VEE X5 2
X6 4
X7
74HC4051
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
R1
100R
Ngõ vào Ngõ ra

CK
C B A X X7 X6 X5 X4 X3 X2 X1 X0
0 0 0 0 1
1 0 0 1 1
2 0 1 0 1
3 0 1 1 1
4 1 0 0 1
5 1 0 1 1
6 1 1 0 1
7 1 1 1 1
Trang 87
BÀI 7. MẠCH XUNG
I. CÁC DẠNG XUNG CƠ BẢN:
Vm t Vm t
T T
4.1 Xung vuông đơn cực.

d. Xung tam giác.
Vm
Vm t t
T
T
4.2 Xung vuông lưỡng cực.

e. Xung nhọn lưỡng cực.
Vm
Vm t t
T T
4.3 Xung răng cưa. f.

Xung nấc thang.
- Vm: Biên độ xung.

- T: Chu kỳ
Trang 88
II. GIỚI THIỆU LINH KIỆN:

1. TRANSISTOR NPN:
2. OP-AMP:
Trang 89
III. MẠCH ỨNG DỤNG:

4.3.1.1Mạch xén:
1.1 Mạch xén dương:
- Mạch xén dương song song:
R
+ +
D
Vi=12sin314t(V) Vo
+
Vn=5V _
_ _
-Vẽ dạng sóng Vout:
Vin
12
t
-12
Vout
Trang 90
- Mạch xén dương nối tiếp:

D
+ +
R
Vi=12sin314t(V) Vo
+
Vn=5V _
_ _
Vin
12
t
-12
Vout
Trang 91
1.2 Mạch xén âm:

- Mạch xén âm song song:
R
+ +
D
Vi=12sin314t(V) Vo
+
Vn=5V _
_ _
Vin
12
t
-12
Vout
Trang 92
- Mạch xén âm nối tiếp:

D
+ +
R
Vi=12sin314t(V) Vo
+
Vn=5V _
_ _
Vin
12
t
-12
Vout
Trang 93
1.3 Mạch xén 2 mức:

R
+ +
D1 D2
Vi=12sin314t(V)
Vo
+ +
Vn1=5V _ _ Vn2=5V
_ _
Vin
12
t
-12
Vout
Trang 94
1.4 Mạch xén 2 mức dùng Diode Zenner:

R
+ +
_
Z1
Vz1
+
Vi=12sin314t(V)
Vo
+ Z2
Vz2 _
_ _
Vz1=Vz2=5V
Vin
12
t
-12
Vout
Trang 95
2. Mạch kẹp ( mạch ghim ):

2.1 Mạch ghim đỉnh trên ở 0V:
C
+ +
D R>>
Vi=12sin314t(V) Vo
_ _
Vin
12
t
-12
Vout
Trang 96
2.2 Mạch ghim đỉnh trên ở Vn:

C
+ +
D R>>
Vi=12sin314t(V) Vo
+
Vn=5V _
_ _
Vin
12
t
-12
Vout
Trang 97
2.3 Mạch ghim đỉnh dưới ở Vn:

C
+ +
D R>>
Vi=12sin314t(V) Vo
+
Vn=5V _
_ _
Vin
12
t
-12
Vout
Trang 98
3. Mạch so sánh ( Op-Amp):

3.1 Mạch so sánh không đảo:
+VCC
+
+ -
+
Vi=12sin314t(V) +
-VCC Vo
Vn=5V _
_ _
Vin
12
t
-12
Vout
Trang 99
3.2 Mạch so sánh đảo:

+VCC
-
+ +
+
Vi=12sin314t(V) +
-VCC Vo
Vn=5V _
_ _
Vin
12
t
-12
Vout
Trang 100
4. Mạch dao động đa hài:

4.1 Mạch dao động đa hài đơn ổn:
+VCC
RC1 RB1 RC2
RB2 C2
Out1 Out2
T1 T2
RB
C1
Vi=0 -VBB
- Vẽ dạng sóng Out1, Out2:
Trang 101
4.2 Mạch dao động đa hài phi ổn:

+VCC
RC1 RB2 RB1 RC2
C2 C1
Out1 Out2
T1 T2
Trang 102
4.3 Mạch phi ổn thay đổi tần số:

+VCC
VR
RC1 RC2
RB2 RB1
+ C2 C1 +
Out1 Out2
T1 T2
Trang 103
IV.BÀI TẬP LỚN:

V. BÀI TẬP YÊU CẦU CỦA GIÁO VIÊN:
Trang 104

HT Kỹ Thuật Xung Số

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

HT Kỹ Thuật Xung Số

Uploaded by

Copyright:

Available Formats

Giáo trình TH Kỹ Thuật xung số

BÀI 1. ĐẠI SỐ BOOLE VÀ PHẦN TỬ LOGIC CƠ BẢN

I. GIỚI THIỆU LINH KIỆN:

1.3. Sơ đồ chân IC 74LS14 – IC 74LS04:

Chân 14: Vcc

2.2 Bảng trạng thái

Ngõ vào Ngõ ra

2.3 Sơ đồ chân IC 74LS08:

Chân 14: Vcc

Ngõ vào Ngõ ra

3.3. Sơ đồ chân IC 74LS00:

Chân 14: Vcc

4.2. Bảng trạng thái:

Ngõ vào Ngõ ra

4.3. Sơ đồ chân IC 74LS32:

Chân 14: Vcc

Ngõ vào Ngõ ra

5.3. Sơ đồ chân IC 74LS02:

Chân 14: Vcc

6.2. Bảng trạng thái:

Ngõ vào Ngõ ra

6.3. Sơ đồ chân IC 74LS86:

Chân 14: Vcc

Ngõ vào Ngõ ra

7.3 Sơ đồ chân IC 74LS266:

Chân 14: Vcc

II. MẠCH ỨNG DỤNG:

III. BÀI TẬP LỚN:

- Ta có hàm số Y1: Y1 = X2 + X1.X3

- Ta có hàm số Y2: Y2 = X2 ( X1 + X4 ) + X2 .X3

IV.BÀI TẬP YÊU CẦU CẨU GIÁO VIÊN:

BÀI 2. CÁC FLIP – PLOP MẠCH ĐỊCH VÀ ĐẾM CƠ

I. GIỚI THIỆU LINH KIỆN:

1.2 Bảng trạng thái:

Ngõ vào Ngõ ra

2.2 Bảng trạng thái:

Ngõ vào Ngõ ra

II. MẠCH ỨNG DỤNG:

III. BÀI TẬP LỚN:

IV.BÀI TẬP YÊU CẦU CẨU GIÁO VIÊN:

BÀI 3. CÁC DẠNG MẠCH ĐẾM

I. GIỚI THIỆU LINH KIỆN:

-NC: Chân bên trong không nối

1.2 Bảng trạng thái:

Xóa / Cài đặt ngõ vào Ngõ ra

-NC: Chân bên trong không nối

2.2 Bảng trạng thái:

Xóa ngõ vào Ngõ ra

-CPU: Xung ngõ vào đếm lên

3.2 Bảng trạng thái:

MR PL CPU CPD Chế độ

-CP0: Xung đầu vào (Thấp đến cao

4.2 Bảng trạng thái:

MR CP0 CP1 Hoạt động

II. MẠCH ỨNG DỤNG:

1.2 Phân tích mạch:

2.2 Phân tích mạch:

3.2 Phân tích mạch:

Muc 0 DEM LEN

4.2 Phân tích mạch:

III. BÀI TẬP LỚN:

- Bảng trạng thái:

2. Dùng IC 74LS193 lắp mạch đếm từ 5-F:

- Bảng trạng thái: