1

MOS Fabrikasyonu ve
Serim
H4
EHM5401 BİLGİSAYAR DESTEKLİ DEVRE TASARIMI – 26.10.2020

EHM5401-26.10.2020
 2
İçerik

 MOSFET yapısı
 Temel CMOS Prosesleri
 CMOS üretim adımları

EHM5401-26.10.2020
 3
nMOS yapısı

 p taban
 n+ bölgeler
 Gate oksit ve polisilikon
 Kontaktlar

EHM5401-26.10.2020
 4
CMOS yapısı

 p taban
 n kuyusu
 p+ ve n+ bölgeler
 Gate oksit, polisilikon ve kontaktlar

 nMOS ve pMOS içerir.

EHM5401-26.10.2020
 5
CMOS yapısı

 Avantajları:
 Sadece dinamik durumda güç kaybı vardır, statik durumda güç harcamaz.
 Devrenin güç tüketimi azdır.
 Üç farklı teknoloji ile üretilebilirler:
 N-kuyu / P-kuyu Teknolojisi
 Twin well teknolojisi
 Silicon On Insulator teknolojisi

EHM5401-26.10.2020
 6
Temel CMOS Üretim Prosesleri

 Oksidasyon  Litografi (UV, deep UV, e-beam & x-ray)

 Katkılama  Aşındırma
 Difüzyon  Kuru aşındırma
 İyon ekme  Yaş aşındırma
 Epitaksi (in-situ doping)  Metalizasyon
 Depozisyon (silisyum, metaller, yalıtkanlar)  Nitridasyon
 CVD
 PVD
 Sputtering (tozutma)

EHM5401-26.10.2020
 7
Oksitleme

 Si kırmıkyüzeyi SiO2 elde etmek için okside edilir.

 SiO2 katkılama süreci sırasında bariyer olarak kullanılır.
 Yaş ve kuru oksidasyon olarak iki çeşittir.
 Si + O2 → SiO2
 Si + 2H2O → SiO2 + 2H2

EHM5401-26.10.2020
 8
Difüzyon

 B, Sb, P gibi elementleri Si kırmığa katkılamak için kullanılır.

 Kırmık katkılanması istenilen maddenin yüksek konsantrasyonda olduğu bir
ortama konur.
 Yüksek sıcaklıkta bu maddeler Si kırmık yüzeyinden içeri doğru yayılır.
Monokristal yapının kafes boşluklarına ya da kafes noktalarına yerleşirler.

EHM5401-26.10.2020
 9
İyon ekme

 Yüksek enerjili iyon atomları Si yüzeyinden içeri girer.

 İçeri giren iyonlar atomların itme kuvvetiyle yavaşlar ve durur.
 Bu yöntemle her türlü madde katkılanabilir.
 Daha kontrollü ve daha az lateral katkılıdır.

EHM5401-26.10.2020
 10
Litografi

 Katkılama yapılacak veya kontak alınacak yerlerin pencerelerinin açılması

için kullanılır.
 Fotolitografi süreci ile pencereler maskeden Si kırmık üzerine aktarılır.
 Si kırmık üzerine fotoresist madde serilerek paternler maskeden UV ışınları ile
transfer edilir.
 Optik, elektron demeti, X-Ray, İyon demeti litografi gibi türleri vardır.

EHM5401-26.10.2020
 11
Epitaksiyel büyütme

 Si pul üzerinde Si tabaka büyütmek için kullanılır.

 SiH4 → Si + 2H2
 Bu aşamada katkılama da yapılabilir.

EHM5401-26.10.2020
 12
Film Depozisyon

 Metal, Sİ ve Poli-Si ve dielektrik tabakaları oluşturmak için kullanılır.

 CVD: Chemical Vapor Deposition
 PVD: Physical Vapor Deposition
 Buharlaştırma
 Elektron demeti ile buharlaştırma
 Plazma sprey depozisyon
 Tozutma (sputter) depozisyon

EHM5401-26.10.2020
 13
Aşındırma

 Fotolitografi yöntemi ile Si kırmık üzerine pencereler açıldıktan sonra bu

pencerelerdeki istenilen tabakalar aşındırılır.
 Aşındırma sonucunda katkılama yapılacak alanlar veya kontak bölgeleri
açılmış olur.
 Aşındırma fiziksel, kimyasal (serbest radikaller ile) veya bu ikisinin
kombinasyonu şeklinde olabilir.

EHM5401-26.10.2020
 14
Aşındırma

 Seçiciliğinin yüksek olması

 Reaksiyon sonucu oluşan yan ürünlerin yüzeyden kolayuzaklaştırılabilmesi
 Yüzeye minimum hasar vermesi
 Anizotropinin yüksek olması (yönlü aşındırma olması)
istenir.

EHM5401-26.10.2020
 15
N-kuyu / P-kuyu Teknolojisi

 CMOS, aynı silikon plaka üzerinde hem NMOS hem de PMOS transistörleri
entegre edilerek elde edilebilir. N-kuyu teknolojisinde n-tipi bir kuyu p-tipi
bir substrat üzerinde yayılırken, P-kuyuda bunun tersi geçerlidir.

Alan oksit Source ve

n-kuyu veya Polisilikon
ve gate Drain Kontaktları
p-kuyu serme ve
oksit bölgeleri oluşturma
oluşturma maskeleme
büyütme oluşturma

EHM5401-26.10.2020
 16
1. Silikon substrat oluşturulması

Kuvars Metalurjik Elektronik

kumu ve Saflıkta Si Saflıkta Si
silikatlar (MGS) (EGS)

 Cevher eldesi (MGS)

 SiO2 + 2C → Si + 2CO
 Saflaştırma (EGS)
 Si + 3HCl → SiHCl3(g) + H2(g)
 SiHCl3(g) + H2(g) → Si(s) + 3HCl(g)

EHM5401-26.10.2020
 17
1. Silikon substrat oluşturulması

 Czochralski yöntemi ile monokristal

üretiimi
 EGS Si, kırmık için öncelikle monokristal
yapıya dönüştürülür.
 Monokristal silindirik hale getirildikten
sonra kırmıklara(wafer) bölünür.
 Kırmık arındırma süreçlerinden geçirilerek
hasarsız saf Si yüzey elde edilir.

Wafer, Si-Wafer, Silicon, Offer, Request, Production. (2020). Retrieved 25 October 2020, from
https://www.microchemicals.com/products/wafers/silicon_ingot_production.html

EHM5401-26.10.2020
 18
1. Silikon substrat oluşturulması

 p-tipi katkı (Acceptors):

 Bor
 n-tipi katkı (donors):
 Fosfor
 Arsenik

EHM5401-26.10.2020
 19
2. Oksidasyon

 N-tipi katkıların difüzyonu, kırmığın

bazı kısımlarını substratın kirlenmesine
karşı koruyan bir bariyer olarak SiO2
kullanılarak gerçekleştirilir. SiO2,
substratı yüksek sıcaklıkta bir
oksidasyon odasında yüksek kaliteli
oksijene ve hidrojene maruz
bırakarak yapılan oksidasyon işlemi
ile ortaya çıkar.

EHM5401-26.10.2020
 20
3. Fotorezist depozisyonu

 Bu aşamada seçici aşındırmaya izin

vermek için SiO2 tabakası fotolitografi
işlemine tabi tutulur. Bu işlemde, kırmık
tek tip ışığa duyarlı bir film ile kaplanır.

EHM5401-26.10.2020
 21
4. Maskeleme

 Bu adım, fotolitografi sürecinin

devamıdır. Bu adımda, bir şablon
kullanılarak istenen bir açıklık modeli
yapılır. Bu şablon, fotorezistin üzerinde
bir maske olarak kullanılır. Substrat artık
UV ışınlarına maruz kalır ve maskenin
açıkta kalan bölgeleri altında bulunan
fotorezist polimerize olur.

EHM5401-26.10.2020
 22
5. Fotorezist aşındırma

 Maske çıkarılır ve ışığa maruz kalmayan

bölge, Trikloroetilen gibi bir kimyasal
kullanılarak kırmık banyo edilerek
çözülür.

EHM5401-26.10.2020
 23
6. Oksit Aşındırma

 Kırmık, dopantların katkılanacağı

alanlardan oksidi uzaklaştıran bir
hidroflorik asit aşındırma çözeltisine
daldırılır.

EHM5401-26.10.2020
 24
7. Fotorezist Aşındırma

 Aşındırma işlemi sırasında, fotorezist

katman tarafından korunan SiO2
kısımları etkilenmez. Fotorezist maskesi
kimyasal bir çözücü (sıcak H2SO4) ile
aşındırılır.

EHM5401-26.10.2020
 25
8. Katkılama (n kuyusu oluşturma)

 n-tipi katkılar (dopantlar), açıkta kalan

bölgeden p-tipi substrata yayılır ve
böylece bir N-kuyusu oluşturur.

EHM5401-26.10.2020
 26
9. Oksidin kaldırılması

 SiO2 tabakası hidroflorik asit kullanılarak

aşındırılır.

EHM5401-26.10.2020
 27
10. Polisilikon depozisyonu

 Polisilikon, ince bir geçit oksit tabakası

üzerinde Kimyasal Biriktirme İşlemi
(CVD) kullanılarak biriktirilir. Polisilikon
tabakanın altındaki bu ince geçit oksit,
geçit bölgesinin altındaki daha fazla
katkılamayı önler.

EHM5401-26.10.2020
 28
11. Gate bölgesinin oluşturulması

 NMOS ve PMOS transistörleri için gate

oluşturulması için gerekli olan iki bölge
dışında, polisilikonun kalan kısmı
temizlenir.

EHM5401-26.10.2020
 29
12. Oksidasyon

 Kırmık üzerine, daha sonraki difüzyon

ve metalizasyon işlemleri için bir
koruma tabakası görevi gören bir
oksidasyon tabakası büyütülür.

EHM5401-26.10.2020
 30
13. Maskeleme ve difüzyon

 Maskeleme işlemi kullanılarak n-tipi

katkıların difüzyonu için bölgeler
oluşturulması için maskeleme yapılır ve
gerekli bölgeler aşındırılır.

EHM5401-26.10.2020
 31
13. Maskeleme ve difüzyon

 Difüzyon işlemi kullanılarak

terminallerinin oluşturulması için
katkılama yapılır.

EHM5401-26.10.2020
 32
14. Oksidin kaldırılması

 Koruma amaçlı serilen oksit tabakası

kaldırılır.

EHM5401-26.10.2020
 33
15. p+ difüzyonu

 PMOS p-tipi terminallerinin oluşturulması

için n-tipi difüzyona benzer şekilde p-
tipi katkılama gerçekleştirilir.

EHM5401-26.10.2020
 34
16. Kalın oksit tabakası oluşturma

 Metal terminalleri oluşturmadan önce,

kırmığın terminallere gerek olmayan
bölgeleri için koruyucu bir tabaka
oluşturmak üzere kalın bir alan oksidi
serilir.
 Kontakt bölgeleri açıkta kalacak
şekilde maskeleme ve aşındırma
işlemleri gerçekleştirilir.

EHM5401-26.10.2020
 35
17. Metalizasyon

 Ara bağlantılar sağlayan metal

terminallerin oluşturulması için
aşamasında metal kırmığın tamamına
yayılır.

EHM5401-26.10.2020
 36
18. Fazla metalin kaldırılması

 Fazla metal kırmıktan temizlenir. Bu

şekilde NMOS ve PMOS transistörlerinin
terminalleri oluşturulmuş olur.

EHM5401-26.10.2020
 37
CMOS inverter gösterimi

Design of VLSI Systems - Chapter 2. (2020). Retrieved 25 October 2020, from http://lad.dsc.ufcg.edu.br/epfl/ch02.html

EHM5401-26.10.2020
 38
P kuyu teknolojisi

 P-kuyucusu prosesi n-tipi substratın kullanılması ve p-tipi difüzyonların

gerçekleştirilmesi dışında N lkuyu teknolojisi ile aynı adımlara sahiptir.

EHM5401-26.10.2020
 39
Twin well teknolojisi

 Bu yöntem nMOS ve pMOS transistörlerinin ayrı ayrı optimizasyonuna olanak sağlar.

Böylece her iki transistör tipinin eşik voltajı, gövde etkisi ve kanal transkondüktansının
bağımsız olarak ayarlanmasını mümkün kılar.
 Genel olarak, başlangıç malzemesi, üstte hafif katkılı bir epitaksiyel katman bulunan
bir n+ veya p+ substratıdır. Bu epitaksiyel katman, üzerinde n-kuyusu ve p-kuyusu
oluşturulan gerçek substrattır. Kuyu bölgelerinin oluşturulması için iki bağımsız doping
adımı gerçekleştirildiğinden, istenen cihaz özelliklerini üretmek için katkı
konsantrasyonları dikkatlice ayarlanabilir.

EHM5401-26.10.2020
 40
Twin well teknolojisi

Design of VLSI Systems - Chapter 2. (2020). Retrieved 25 October 2020, from http://lad.dsc.ufcg.edu.br/epfl/ch02.html

EHM5401-26.10.2020
 41
Silicon-on-Insulator (SOI) CMOS Prosesi

 Substrat malzemesi olarak silikon kullanmak yerine, hız ve latch-up

duyarlılığı gibi proses özelliklerini iyileştirmek için bir yalıtım substratı kullanılır.
SOI CMOS teknolojisinde, tamamen izole edilmiş nMOS ve pMOS
transistörleri, yalıtkan bir alt tabaka üzerinde yan yana oluşturulur.
 SOI CMOS süreci, standart n-kuyulu CMOS teknolojisinden daha
maliyetlidir.
 Twin well CMOS işlemi ve Silicon-on-Insulator (SOI) işlemi, özellikle cihaz
performansının ve yoğunluğunun n-kuyu tekoljisi sınırlarını aştığı mikron altı
geometriler için popülerdir.

EHM5401-26.10.2020
 42
Silicon-on-Insulator (SOI) CMOS Prosesi

Design of VLSI Systems - Chapter 2. (2020). Retrieved 25 October 2020, from http://lad.dsc.ufcg.edu.br/epfl/ch02.html

EHM5401-26.10.2020
 43
CMOS IC Layout

 CMOS layout görünümü üzerindeki çeşitli metal kontaklar ve N kuyu

bölgeleri görülebilmektedir.

EHM5401-26.10.2020
 44
CMOS IC Layout

 MOSIS CMOS teknolojisi, Güney Kaliforniya Üniversitesi'nin MOSIS

projesi tarafından üretilen ölçeklenebilir bir CMOS sürecini
tanımlar.
 Bu teknoloji 2 ila 6 metal katmana sahip olabilir. 1 polisilikon
katmana sahiptir.
 MOSIS CMOS teknolojisi, genişlikleri kontrol edilebilen iki hazır
transistör elemanına sahiptir. Bu transistörler ayrıca içlerinde
yerleşik kontaklara sahiptir.

EHM5401-26.10.2020
 45
CMOS IC Layout

 Electric, boyutsuz birimlerdeki büyüklükler ile işlem yapar. 2 x 3 boyutundaki bir

transistör aslında bellekte 2 x 3 olarak saklanır. Bu birimleri gerçek mesafelere
dönüştürmek için her teknolojinin nanometre (metrenin milyarda biri) cinsinden
ölçülen bir ölçeği vardır. Bir teknolojinin ölçeği, teknolojinin adından sonra durum
alanında gösterilir.
 Örneğin, MOSIS CMOS ("mocmos") teknolojisi için ölçek 200 nanometre ise, 2 x 3
transistör aslında 400 x 600 nanometredir (veya 0.4 x 0.6 mikron).

EHM5401-26.10.2020
 46
CMOS IC Layout

EHM5401-26.10.2020