‌
 ‌
 ‌
Lab‌‌Report‌‌-‌‌1 ‌ ‌
 ‌
EE2401‌‌-‌‌Analog‌‌Lab‌‌    ‌
 ‌
‌ :‌‌I
Experiment‌-‌ ‌1 ‌ nverter‌‌Characteristics‌  ‌
 ‌
CHENCHETY‌‌ABHISHEK‌  ‌
- EE20BTECH11012‌  ‌
 ‌
1. Experiment-1‌  ‌
 ‌
Aim‌  ‌
Determine‌‌large-signal‌I‌out‌ ‌ ‌ ‌vs‌V
‌ in‌
‌ ‌of‌
‌ ‌a‌‌CMOS‌‌inverter‌‌using‌‌the‌‌  
circuit‌‌below:‌  ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
Fig‌‌-1:‌‌Setup‌‌to‌‌find‌I‌out‌
‌ without‌
‌ ‌using‌‌an‌‌ammeter.‌  ‌
 ‌
Find‌‌
   ‌
 ‌
1. The‌‌plot‌‌of‌‌Iout‌
‌ Vs‌
‌ ‌Vin‌
‌ ‌ ‌while‌‌sweeping‌‌Vin‌ ‌ from‌
‌ ‌0V‌‌to‌‌VDD‌
‌ (6V).‌  ‌
‌2.‌‌Self-biased‌‌voltage‌‌(V‌B‌).‌  ‌
‌3.‌‌Transconductance‌‌at‌‌VB‌
‌ .‌  ‌
 ‌

 ‌
 ‌

Procedure‌  ‌
 ‌

We‌‌are‌‌going‌‌to‌‌plot‌‌Iout‌
‌ ‌ ‌Vs‌‌Vin‌
‌ ,‌‌without‌‌using‌‌an‌‌ammeter‌‌so‌‌we‌‌
 
measure‌‌it‌‌indirectly‌‌using‌‌OpAmp‌‌i.e,‌‌using‌‌ohm's‌‌law‌‌between‌‌  
-Ve‌‌terminal‌‌of‌‌OpAmp‌‌and‌‌output‌‌terminal‌‌of‌‌OpAmp.‌‌Since‌‌the‌‌  
opamp‌‌is‌‌negative‌‌feedback‌‌we‌‌can‌‌say‌‌that‌‌Vin-‌ ‌ =‌
‌ ‌Vin+‌
‌ .‌  ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
Fig‌‌-2:‌‌Circuit‌‌construction‌‌using‌‌LTSPICE‌  ‌

Fig‌‌-3:‌‌Measuring‌‌the‌‌potential‌‌difference‌‌between‌‌Vout‌
‌ ‌ ‌and‌‌V-‌‌  ‌
 ‌
   ‌

 ‌
 ‌

● I‌out‌vs‌
‌ ‌Vin‌
‌  ‌
 ‌

 ‌
Fig‌‌-4:‌‌Plot‌‌of‌‌Iout‌
‌ against‌
‌ ‌Vin‌
‌  ‌
 ‌
● Self-bias‌‌voltage‌‌(V‌B‌)‌  ‌

Fig‌‌-5:‌‌Cursor‌‌pointing‌‌self-bias‌‌voltage‌‌(V‌B‌)‌  ‌
 ‌
V‌in‌‌‌at‌‌which‌I ‌ ‌e
‌ out‌ ‌ quals‌‌to‌‌zero‌‌is‌‌self-bias‌‌voltage‌‌(V‌B‌).‌  ‌
 ‌
Here‌‌we‌‌get‌‌2.562V‌‌has‌‌a‌‌testbench‌‌self-bias‌‌approximately.‌   ‌ ‌

 ‌
 ‌

● Transconductance‌‌(g‌m‌)‌‌at‌‌VB‌
‌  ‌
 ‌
Here‌‌for‌‌finding‌‌transconductance‌‌at‌‌VB‌
‌ ,‌‌we‌‌need‌‌to‌‌get‌‌the‌‌slope‌‌
 
of‌  ‌
I
‌ out‌‌‌vs‌V
‌ in‌‌‌at‌‌self-bias‌‌voltage.‌  ‌

 ‌
Fig‌‌-6:‌‌The‌‌slope‌‌of‌‌the‌‌curve‌‌at‌‌VB‌ ‌ =2.562V‌‌is‌‌Transconductance‌‌(g‌m‌).‌  ‌
 ‌
‌ ‌ΔI /ΔV at‌
g‌m‌=‌   ‌VB‌ ‌ ‌ ‌=‌‌2.562V‌  ‌
2
‌ ‌0.0018‌A/V   ‌
g‌m‌=‌
 ‌
So‌‌here‌‌I‌‌considered‌V ‌ ‌‌as‌‌+12V‌‌and‌V
‌ CC‌ ‌ ‌‌as‌‌0V‌‌as‌‌per‌‌Data‌‌Sheet‌  ‌
‌ EE‌
 ‌
2. ‌Experiment-2‌  ‌
 ‌
Aim‌  ‌
Determine‌‌large-signal‌‌Vout‌
‌ ‌ ‌vs‌‌Vin‌
‌ ‌ ‌of‌‌a‌‌CMOS‌‌inverter‌‌using‌‌the‌‌
 
circuit‌‌below:‌  ‌
 ‌

 ‌
 ‌

Procedure‌  ‌
● Large-signal‌‌Analysis‌  ‌

 ‌
Fig‌‌-7:‌‌Circuit‌‌construction‌‌using‌‌LTSPICE‌  ‌
 ‌

Fig‌‌-8‌:‌V ‌ ‌‌vs‌V
‌ in‌ ‌ ‌‌for‌V
‌ out‌ ‌ DD‌
‌ =‌5
‌ V‌,‌6
‌ V‌,‌‌and‌9
‌ V‌  ‌
 ‌
● Find‌‌small-signal‌‌resistance‌‌of‌‌the‌‌self-biased‌‌inverter‌‌using‌‌the‌‌
 
circuit‌‌shown‌‌below‌‌for‌‌VDD‌
‌ ‌ ‌=‌‌5V,‌‌6V,‌‌and‌‌9V:‌  ‌
 ‌
 ‌
 ‌
 ‌
 ‌
 ‌
   ‌

 ‌
 ‌

1. For‌V ‌ =‌
‌ DD‌‌ ‌
5V‌  ‌

 ‌
Fig‌‌-9:‌‌S
‌ mall-signal‌‌analysis‌‌for‌‌VDD‌
‌ =‌‌5V.‌  ‌
 ‌
ro =   ΔVΔI
=  1.901mV /8.382nA  = 2.2 × 105 Ω   ‌
 ‌
2. For‌V ‌ =‌
‌ DD‌‌ ‌
6V‌  ‌
 ‌

Fig‌‌-10:‌‌Small-signal‌‌analysis‌‌for‌‌VDD‌
‌ =‌‌6V‌  ‌
 ‌
ro =   ΔV
ΔI
=  1mV /188.39nA  = 5.3081kΩ   ‌
gm = ΔI
ΔV = 188.39nA/1mV   = 0.0018839A/V 2     ‌
 ‌
g‌m‌  value‌‌
‌  is‌‌
 approximately‌‌
 equal‌‌
 to‌‌
 transconductance‌‌
 at‌‌
 a ‌‌self-biased‌‌
 voltage‌‌
 
(V‌B‌)‌‌at‌‌VDD‌
‌ =6V.‌
‌  ‌
   ‌

 ‌
 ‌

3. For‌V ‌ =‌
‌ DD‌‌ ‌
9V‌  ‌
 ‌

Fig‌‌-11:‌‌Small-signal‌‌analysis‌‌for‌‌VDD‌
‌ =9V‌  ‌
 ‌
ro =   ΔV
ΔI
=  0.042mV /194.211nA  = 216.26Ω   ‌
 ‌
 ‌
3‌.‌‌ ‌Problem‌  ‌
Using‌‌the‌‌data‌‌from‌‌the‌‌above‌‌two‌‌experiments,‌‌estimate‌‌small-signal‌‌  
g‌m,‌and‌
‌ ‌ro‌
‌ ‌ ‌of‌‌the‌‌transconductor.‌‌Also,‌‌find‌‌out‌‌VT‌
‌ ‌ ‌and‌‌of‌‌the‌‌NMOS‌‌and‌‌
 
PMOS‌‌of‌‌the‌‌inverter.‌  ‌
 ‌

 ‌