Professional Documents
Culture Documents
DoThanhHoangVy
DoThanhHoangVy
HCM
KHOA CHẤT LƯỢNG CAO
MÔN HỌC: THỰC TẬP THIẾT KẾ MẠCH TÍCH HỢP
VLSI
PMos
Ngược lại với cổng nMos thì pMos sẽ được kết nối khi
cho các ngõ vào A và B AND bằng cách song song và
ngược lại thì khi OR sẽ được nối nối tiếp lại với nhau.
2. Đặc tuyến I-V của NMos và PMos
2.1 Các chế độ của NMos
Transistor nMOS có ba chế độ hoạt động: cut-off,
triode, saturation.
+ Đầu tiên về cut-off hay còn hiểu là ngắt để chế độ
này xảy ra chỉ khi Ids = 0
+ Tiếp đến là triode cũng thể gọi là linear hay tuyến tính
chỉ xảy ra khi 0 < Vds < Vgs – Vt
+ Cuối cùng là saturation hay là bão hòa khi Vgd < Vt
2.1.1 Sử dụng Cadence để mô phỏng các
đường đặc tuyến I-V
Id vs Vds
Đặc tuyến I-V
Id vs Vgs
Id vs Vds
Đặc tuyến I-V
Cổng OR
1. Cổng OR
Cổng OR dùng thực hiện hàm OR của 2 hay nhiều
biến. Cổng OR có số ngõ vào tuỳ thuộc vào số biến và có
một ngõ ra. Ngõ ra cổng là hàm OR của các biến ngõ vào.
Ngõ ra cổng OR chỉ ở mức thấp khi tất cả các ngõ vào
xuống thấp. Khi có một ngõ vào bằng 1, ngõ ra bằng 1 bất
chấp các ngõ vào còn lại.
Q=A+B
Về sơ đồ nguyên lý để mình kết nối các NMos và PMos
nhằm cho việc mô phỏng ở cadence
Sơ đồ nguyên lý
2. Mô phỏng bằng Cadence OR gate
Sơ đồ nguyên lý
Thiết lập các biến môi trường và các giá trị nguồn
Tplh
Tplh có giá trị khoảng -44ns
Do có thể em không chỉnh được chính xác ở khoảng
giữa điện áp là 500mV nên sẽ có sai số nhất định về t delay
cũng sẽ nằm trong một khoảng nhất định.
Kết luận: Sau khi tìm hiểu và mô phỏng để ta thấy rõ
hơn về các tính chất đặc tính mà cổng OR có được cũng
như là biết cách tính toán các công suất delay…