les multivibrateurs a base des portes logiques CMOS- NAND Projet dirigé par Dr BOUCHOUCHA .Lastable en porte logique CMOS-NAND 1. La pote logique & CMOS-NAND En entrée : la tension d’entrée peut prendre La caratristque dale de a pore CHOS-NAND est domée parle aphe suvaret; 408 Valeurs supérieures ou inférieures & V th x — Létat haut correspond a Ve > Vth et l'état "il correspond a Ve ie - 0). crc de tani ike bas "0 f Pate loane CMOS NAND En sortie : la tension de sortie ne peut Se EC USES REE Eta L’état haut "1" correspond a VS = V DD et état bas "0" a V S = 0. Le courant de sortie (i v0 : ‘S) de la porte logique est ? non négligeable. van Astable & CMOS-NAND3. Fonctionnement du montage : QUAND V 2 (T), EN DIMINUANT, ARRIVE AU SEUIL DE BASCULEMENT DE L'INVERSEUR (V 2 (T) < V TH QUI CORRESPOND A L’ETAT BAS) LES DEUX INVERSEURS BASCULENT. ON SUPPOSE QU’A L'INSTANT T = 0, V2 (T) ATTEINT V TH , LA SORTIE V 3 (T) QUI SE TROUVAIT A OV PASSE ALETAT V DD ET V1(T) PASSE DE V DD A OV. UN FRONT NEGATIF DE - V DD EST TRANSMIS INTEGRALEMENT A V 2 (T) PAR LE CONDENSATEUR. V 2 (T) QUI ETAIT A UN POTENTIEL DE + V TH PASSE DONC A: +V TH-V DD = - A.ETATV3(T)=VDD: AT=TO=0, ONALES CONDITIONS INITIALES SUIVANTES : V 1 (0) = OV, V 2 (0) =-V DD /2ETV 3 (0)= VDD. LE CONDENSATEUR ‘SE CHARGE A TRAVERS LA RESISTANCE R AVEC UNE CONSTANTE DE TEMPS T= RC A SA VALEUR FINALE : V 3=V DD. LE POTENTIEL V 2 (T) = VC (T) CROIT EXPONENTIELLEMENT D’APRES LA RELATION SUIVANTE V2(1)=VDD-VDD , CETTE EQUATION EST DETERMINEE A PARTIR DE LA RELATION GENERALE DE CHARGE ET DE DECHARGE, AVEC : UI = V 2 (0) =- V DD /2 ETUF =V 2(IC=0)=V3=VDD. DES QUE LE POTENTIEL V 2 (T) ATTEINT EN AUGMENTANT LE SEUIL V TH A T = 7 1, LES DEUX INVERSEURS BASCULENT.B. ETAT V 3(T)=0V: 4. Chronogrammes : AT=71,V (7) PASSEA OV ET V1(T) AV DD . UN FRONT POSITIF DE + VDD EST ‘TRANSMIS INTEGRALEMENT A V 2 (T) PAR LE CONDENSATEUR C. V 2 (T) QUI ETAIT A UN POTENTIEL DE + V TH vie PASSE DONC A: +V TH + V DD ~ V DD. LE CONDENSATEUR SE vp DECHARGE A TRAVERS LA RESISTANCE R AVEC UNE CONSTANTE DE TEMPS T = RC, A SA VALEUR FINALE ~ V 1=-V DD LE POTENTIEL V 2 (T) DECROIT DONC EXPONENTIELLEMENT V3¢). D'APRES LA RELATION SUIVANTE : V 2 (T) = VDD VoD EQUATION EST DETERMINE A PARTIR DE LA RELATION GENERALE DE CHARGE ET DE DECHARGE AVEC 1 2 Ul=V2(T1)=3 V DD /2 ET UF =V 2(IC=0)=VR=O0V. v2) 1 DES QUE LE POTENTIEL V 2 (T) ATTEINT EN DIMINUANT LE SEUIL V THAT = 2, LES DEUX INVERSEURS BASCULENT. NOUS SOMMES REVENUS AU POINT DE DEPART DE NOTRE 3 VpD EXPLICATION ET UN NOUVEAU CYCLE PEUT RECOMMENCER. e 5. Période du signal de sortie : w\----, T=(T1-TO)+(T2-T1)=2RCLN3..B. MONTAGE MONOSTABLE A PORTES LOGIQUE CMOS-NAND 4. SCHEMA DE PRINCIPE : 2. DETERMINATION DE L’ETAT STABLE. AU REPOS LE COURANT IC EST NUL : | C=0=>VR=0=> I VS1= V DD . COMME V E = V DD, ONEN DEDUIT QUE VS= 0 ET PAR CONSEQUENT : Vv C =VS1- V R= 0. L’ETAT STABLE EST ‘AU REPOS, LE POTENTIEL D’ENTREE (VE) EST EGAL A V DD CARACTERISE PAR VS = V DD. POUR CHANGER L’ETAT DE SORTIE, ON DOIT APPLIQUER EN ENTREE (A LINSTANT T = 0) UNE IMPULSION DE TRES COURTE DUREE ET D’AMPLITUDE V E< V TH3. Fonctionnement : At=0, le systéme passe de l'état stable (Vs = V DD ) a état instable (Vs = 0) apres application de V e < V th. Vst passe de 0 & V DD lil s'agit d'une variation instantanée est positive de +V DD ), le condensateur transmet cette variation positive & VR. Le potentiel V R passe instantanément de la valeur 0 8 0 + (#V DD) =V DD , la sortie bascule dans ces conditions de V DD & 0. Noté que c’est état bas de Vs qui maintient Vsta état haut pendant (état instable car Ve revient tres rapidement & V DD apres application de limpulsion d'entrée. Les conditions intiales de état instable sont : Vs = 0, Vst= V DD, VR (0)=V DD et VC (0) =0. etude suivante permet de determiner 'évolution du potential VR en fonction du temps pendant l'état instable D'aprés l’expression générale de charge et de décharge appliquée & VR (t), on a: j, ic ie:négigeable VR (t)= Uf - (UF -Uile-tt-t0/to) | eee Avec : to=0, t= RC, va] R Jao vo Ui=V R (0) =V DD et Uf = VR (ic = 0) = 0. Dou: VR (t) = V DDe(-+t/to) “charge de Le potentiel V R (t) décroit jusqu’a atteindre le seuil V th at=T. L’état bas de V R provoque le basculement de la sortie Vs & V DD . On en déduit que l'état Vs = 0 est instable4. Chronogrammes : Les chronogrammes suivants résument le principe de fonctionnement de ce monostables: 5. Calcul de la durée de l’état instable : AUinstant t=T, VR(T)=V th = =V DD=>T=RC Ve(t) op: Vth ‘VRO) Vs vp In2.