FACULDADE DE ENGENHARIA

DEPARTAMENTO DE ENGENHARIA ELECTROTÉCNICA

ELECTRÓNICA DIGITAL II_LABORAL

RELATÓRIO LABORATORIAL

Discente: Chiziane, Ismael Valentão. Docentes: Engº Julián Garzón;

Dr. Engº Doho.

Julho de 2021
Sumário
PARTE 1 .................................................................................................................................... 3
OBJECTIVO .............................................................................................................................. 3
Materiais a usar: ......................................................................................................................... 3
Realização prática ...................................................................................................................... 3
Verificar o comportamento da porta OR ................................................................................... 4
Verificar o comportamento da porta NOT ................................................................................. 4
Verificar o comportamento da porta XOR................................................................................. 4
Porta lógica NAND .................................................................................................................... 5
Porta lógica NOR ....................................................................................................................... 5
PARTE II ................................................................................................................................... 6
OBJECTIVO .............................................................................................................................. 6
Meio-subtrator............................................................................................................................ 6
Meio-somador ............................................................................................................................ 6
Parte III ...................................................................................................................................... 7
OBJECTIVO .............................................................................................................................. 7
3.1.2 Contador assíncrono decrescente ...................................................................................... 8
Contador síncrono ...................................................................................................................... 9

Ilustração 1 Porta AND .............................................................................................................. 3

Ilustração 2 Porta lógica NOT ................................................................................................... 4
Ilustração 3 – NAND ................................................................................................................. 5
Ilustração 4 - HALF-SUBTRACTOR ....................................................................................... 6
Ilustração 5 - HALF ADDER .................................................................................................... 7
Ilustração 6 - contador assíncrono crescente ............................................................................. 8
Ilustração 7 - Contador síncrono ................................................................................................ 9
PARTE 1

OBJECTIVO
Verificar o comportamento das portas lógicas elementares estudadas nas aulas
teóricas.
Familiarizar-se com os circuitos integrados lógicos e suas características eléctricas e
temporais.

Materiais a usar:
 Fonte de alimentação: Thurbly PL320.
 Kit de Electrónica Digital Logic Tutor LT345.

Realização prática
1. Verificar o comportamento da porta AND

A porta AND é uma porta lógica com duas ou mais entradas, onde o valor lógico da saída
será 1 se e só se todas as entradas estiverem em nível alto, ou seja, todas as entradas são 1.
Eis abaixo a respectiva tabela de verdade preenchida durante o ensaio laboratorial, onde:

A, B => são as entradas;

Y => é a saída.

A B Y

0 0 0

0 1 0

1 0 0

1 1 1

Ilustração 1 Porta AND

Verificar o comportamento da porta OR
A porta OR é uma porta que possui a lógica necessária para mostrar valor alto na saída se
pelo menos uma das entradas estiver em nível alto. Eis abaixo a tabela de verdade preenchida
durante os ensaios laboratoriais, onde as variáveis A, B e Y gozam das mesmas atribuições
anteriores.

A B Y

0 0 0

0 1 1

1 0 1

Verificar o comportamento da porta NOT

A porta NOT é também chamada de porta INVERSORA pois disponibiliza na saída um
estado lógico diferente do estado de entrada, ou seja, alterna de 0 para 1 e vice-versa. Eis a
tabela de verdade correspondente, onde A é a entrada e Y a saída.

A Y

0 1

1 0

Ilustração 2 Porta lógica NOT

Verificar o comportamento da porta XOR

A porta XOR é uma porta que contém a lógica para mostrar na saída valor lógico 1 se e
somente se o número de entradas com nível lógico 1 for ímpar. Eis abaixo a tabela de verdade
correspondente:

A B Y

0 0 0

0 1 1

1 0 1

1 1 0
Porta lógica NAND
Como o próprio nome sugere, é uma porta com uma lógica inversa da porta AND, sendo
assim, esta só mostra o valor lógico 1 na sua saída se todas as entradas estiverem em nível
alto.

A B Y

0 0 1

0 1 1

1 0 1

1 1 0

Ilustração 3 – NAND

Porta lógica NOR

É uma inversão da porta lógica OR, além de ser uma porta lógica Universal. Neste caso, a
tabela representada só vai mostrar valor lógico 1 se e somente se todas esntradas estiverem
em nível baixo.

A B Y

0 0 1

0 1 0

1 0 0

1 1 0
PARTE II

OBJECTIVO
Verificar o funcionamento dos circuitos aritméticos estudados nas aulas, nomeadamente:
meio-subtrator, subtrator total, meio-somador, somador total.

Meio-subtrator
O HS faz a subtracção de dois bits de entrada (duas variáveis) e tem como saídas D e Bo,
onde: D indica o resultado da diferença entre os bits e Bo o bit de empréstimo.

No laboratório, os estados lógicos das saídas e entradas eram controladas através dos leds
disponíveis no Kit, sendo 2 leds para a entrada e 2 para a saída. O led aceso indicava o estado
lógico 1, e o oposto, o estado lógico 0.

A B D Bo

0 0 0 0

0 1 1 1

1 0 1 0

1 1 0 0

Ilustração 4 - HALF-SUBTRACTOR

 É importante sublinhar que o empréstimo é sempre igual a zero, salvo se o subtraendo

for menor que o subtractor.

Meio-somador
O HA é um circuito combínatório que realiza a soma de dois bits de entrada, tendo como
saídas S e Co, onde S indica o resultado da soma na base 2 e Co o valor do “excesso”.

No laboratório, os estados lógicos das saídas e entradas eram controladas através dos leds
disponíveis no Kit, sendo 2 leds para a entrada e 2 para a saída. O led aceso indicava o estado
lógico 1 e o oposto, o estado lógico 0.
Eis abaixo a Tvd preenchida com os dados da experiência laboratorial.

A B D Co

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

Ilustração 5 - HALF ADDER

Parte III

OBJECTIVO
Verificar o funcionamento do circuito contador estudado nas aulas, nomeadamente:
contadores síncronos e assíncronos.

Em geral, para se implementar um contador assíncrono com módulo “k” precisamos de

FLIP-FLOPS JK e um clock. Aprtoveitando-se do facto de que quando temos 1 em ambas
entradas do FLIP-FLOP JK este muda de estado com a acção do clock, a estratégia fica bem
clara. No kit disponível no laboratório, as entradas J e K já se encontravam ligadas entre si,
então, o que faltava era simplesmente conectar a saída Q do FFP anterior à entrada clk do
FFP seguinte e assim por diante.

É impotante sublinhar que os FFP disponíveis tinham entrada clk activa em nível baixo, ou
seja, FFP sensíveis aos FLANCOS DESCENDENTES. Razão pela qual sempre que o FFP
anterior transladasse de 1 para 0 (flanco descendente), o FFP seguinte alterava o seu estado.

Estavam disponíveis 4 FFP´s JK, possibilitando uma contagem de módulo 16 = 2^4. A

ilustração de saída podia ser observada no display de 7 segmentos. Eis abaixo o circuito do
contador assíncrono crescente.
Ilustração 6 - contador assíncrono crescente

3.1.2 Contador assíncrono decrescente

A partir do contador assíncrono crescente, para implementar um do tipo decrescente é
suficiente mudar a conexão da saída Q para a saída complementar (a parte do clock),
mantendo a saída para o display em Q.

O funcionamento ocorre da seguinte forma (seja A o LBS e D o MSB):

Podemos supôr que inicialmente o contador se encontra no estado 1111 em binário,

equivalente a 15 em decimal. No primeiro momento de clock, o FFP A vai mudar o estado de
1 para 0. Por ser a saída complementar, essa acção será equivalente a transição de 0 para 1
(neste caso espeífico, o FFP é sensível aos flancos descendentes), o que não vai mexer com
os outros FFP. Mas, quando o FFP A transitar de 0 para 1 (a transição será equivalente á de
1 para 0, que é a sensibilidade dos FFP usados), e isso vai fazer com que o FFP B mude de
estado (1 para 0). Note que iniciamos em 1111, no primeiro momento de clock o FFP mudou
de estado fazendo com que o número mudasse para 1110. E de seguida, com a transição do
FFP A de 0-1, o FFP B transita de 1-0 mudando o número para 1101.

NOTAS:

FFP => flip-flop;

FFP A => flip-flop A;

FFP B => flip-flop B.

Contador síncrono
O contador síncrono é um contador onde as mudanças de estados dos flip-flops estão todas
sincronizados por um clock. A principal diferença existente entre o contador síncrono e o
visto anteriormente (contador assíncrono) é o facto de todos os flip-flops partilharem do
mesmo clock, enquanto que no contador assíncrono o clock é colocado só no primeiro flip-
flop, fazendo com que os outros flip-flops alterem seus estados dependendo da transição do
flip-flop anterior.

Ilustração 7 - Contador síncrono

Como podemos notar, na figura acima, todos os flip-flops partilham do mesmo sinal de
clock. Neste caso, os responsáveis por fazer com que os flip-flops executem a contagem até 7
(este é um contador de módulo n = 2³ = 8, o que quer dizer que o nosso contador contará de 0
até 7) são as combinações lógicas nas entradas das flip-flops.

FLIP-FLOP A:

Visto que temos Vcc = 1 nas entradas J&K, o FF A vai mudar sempre de estado a cada
momento do clock, o que é justo, pois sabemos que a primeira variável da combinação muda
de valor a cada momento unitário (2^0 = 1).

FLIP-FLOP B:

Temos Jb = Kb = A, ou seja, o FF B vai mudar de estado sempre que o sistema receber um

sinal de clock enquanto o FF A está no estado 1. Note que tal situação só ocorre uma vez a
cada 2 mometos de clock (2^1 = 2);
FLIP-FLOP C:

A condição de transição de estado do FF C é A.B, ou seja, receber um sinal de clock

enquanto tanto A quanto B estão em 1. Note que esse evento ocorre pela primeira vez na
quarta combinação entre 2 ou mais variáveis (2² = 4).