UNIVERSIDAD CATÓLICA DE SANTA MARÍA

FACULTAD DE CIENCIAS E INGENIERÍAS FÍSICAS Y

FORMALES

E. P. DE INGENIERÍA MECÁNICA, MECÁNICA –ELÉCTRICA Y

MECATRÓNICA

CIRCUITOS DIGITALES
GRUPO: 03

DOCENTE: ING. SERGIO MESTAS RAMOS

ALUMNO: RENATO EDUARDO BELTRÁN CÁCERES

2021
 UNIVERSIDAD PARTICULAR CATÓLICA DE SANTA MARÍA DE AREQUIPA
ESCUELA PROFESIONAL DE INGENIERÍA MECANICA, MECANICA
ELECTRICA Y MECATRONICA
CÓDIGO: 4E07033 GUÍA DE LABORATORIO
ASIGNATURA: CIRCUITOS DIGITALES NRO 01

PRIMERA FASE: LOGICA COMBINACIONAL Docente(s):

Ing. Sergio Mestas
PARÁMETROS DE LAS PUERTAS LOGICAS Ramos. Ing. Christiam
Collado Oporto.
Fecha: 2020.06.30.

I. OBJETIVO:
• Analizar las características electrónicas de las compuertas lógicas TTL y CMOS

II. MARCO TEÓRICO:

FAMILIA TTL (LÓGICA DE TRANSISTOR - TRANSISTOR)
- Esta fue la primera familia de éxito comercial, se utilizó entre 1965 y 1985. Los circuitos TTL
utilizan transistores bipolares y algunas resistencias de polarización. La tensión nominal de
alimentación de los circuitos TTL son 5 V DC.
o Niveles Lógicos TTL
o En el estudio de los circuitos lógicos, existen cuatro especificaciones lógicas diferentes:
VIL, VIH, VOL y VOH.
- En los circuitos TTL, VIL es la tensión de entrada válida para el rango 0 a 0.8 V que representa un
nivel lógico 0 (BAJO). El rango de tensión VIH representa las tensiones válidas de un 1 lógico entre 2
y 5 V. El rango de valores 0.8 a 2 V determina un funcionamiento no predecible, por lo tanto, estos
valores no son permitidos. El rango de tensiones de salida VOL, VOH se muestra en la figura 1.

o
Fig.1 Rango de Tensiones de Entrada y Salida

- Configuraciones de Salida en las Compuertas TTL

Las compuertas TTL tienes tres tipos de configuraciones de salida:
▪ Salida de Colector Abierto.
▪ Salida de Poste Totémico.
▪ Salida de Tres Estados.
Compuerta con Salida de Colector Abierto
▪ La compuerta básica TTL fue una modificación DTL. La figura de la compuerta citada se
muestra en la figura 2.
 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2021

Fig. 2 Compuerta NAND TTL de colector abierto

- La resistencia externa RL debe conectarse para que la salida hale hacia el nivel alto, cuando
el transistor Q3 está en corte.
- Si cualquiera de los niveles lógicos de entrada es cero, la juntura base-emisor en Q1 se
polariza directamente. Por consiguiente, la tensión en la base Q1 es igual a:
- 0.2 V(Tensión de entrada) + 0.7(VbeQ1) = VbQ1 = 0.9 V
- El transistor Q3 comienza a conducir cuando la suma de las caídas de tensión de VbcQ1,
VbeQ2 y VbeQ3 sean superiores a 1.8 V. Como la tensión en VbQ1 es 0.9.V, el transistor Q3
queda en estado de corte. Por lo tanto, sí se conecta una resistencia al colector, la tensión
de salida será un 1 lógico.
- Si todos los niveles lógicos de entrada son 1, los transistores Q2 y Q3 se saturan debido a que
la tensión en la base de Q1 es superior a la suma de las caídas de tensión VbcQ1, VbeQ2 y
VbeQ3. Entonces el estado de salida es igual a cero lógico (0).
Compuerta con Salida de Tipo Totémico (Totem Pole)
- Las compuertas se caracterizan por tener una impedancia de salida determinada. Esta
impedancia se compone de una resistencia más una capacitancia. La capacitancia se carga
exponencialmente de bajo a alto según la constante de tiempo RC, cuando el transistor de
salida pasa de bajo a alto. La diferencia entre una compuerta de colector abierto y una de
tipo totémico radica en el transistor Q4 y el diodo D1.

Fig. 3 Compuerta TTL de salida tipo totémico

- La salida es baja cuando Q2 y Q3 se encuentran en saturación como en la compuerta de

colector abierto. La ecuación siguiente expresa el valor de la tensión en el colector de Q2:
- 0.7(VbeQ3) + 0.2 V(VceQ2) = VcQ2 = 0.9 V

Ing. Sergio Mestas R. Arequipa 2021

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2021

- Como F = VceQ3 = 0.2 V, el transistor Q4 está en corte por:

- 0.6 V(VbeQ4) + 0.6 V(VD1) < 0.11 V (VcQ2 ó VbQ4)
- Ya que VcQ2 = VbQ4. Por lo tanto, Q4 está en corte. El diodo se coloca para provocar una
caída en el lazo y asegurar el corte de Q4 con Q3 saturado.
- En una transición de estado lógico 1 en la salida por causa de cambio en la entrada a 0, los
transistores Q2 y Q3 se cortan. En este caso, la salida se mantiene un instante de tiempo
baja debido a que el voltaje en el condensador no puede cambiar instantáneamente.
En el momento que Q2 entra en corte, Q4 conduce por el voltaje conectado a su base a
través de la resistencia de 1.6 KW. El transistor Q4 se satura momentáneamente por la
corriente exigida por el condensador, incrementándose el voltaje de acuerdo a una constante
de tiempo RC. El proceso anterior es rápido por la baja resistencia equivalente entre 130 KW,
la resistencia de saturación del transistor y la resistencia del diodo. Por consiguiente, la
transición de un valor lógico bajo a uno alto es más rápida. En la medida de acumulación de
carga a la salida, el voltaje de salida la corriente por el transistor Q4 disminuye, por lo que
éste pasa a la región activa. Entonces, el voltaje de salida es:
F = 5 - 0.6 V(VbeQ4) - 0.6 V(VD1) = 3.6 V

FAMILIA CMOS.
- Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de alimentación sea
de 5 V para que una sola fuente de alimentación de 5 V proporcione VDD para los dispositivos
CMOS y VCC para los TTL. Si los dispositivos CMOS funcionan con un voltaje superior a 5V
para trabajar junto con TTL se deben de tomar medidas especiales.
- VOLTAJE DE ALIMENTACIÓN: Las series 4000 y 74C funcionan con valores de VDD,
que van de 3 a 15 V, por lo que la regulación del voltaje no es un aspecto crítico. Las series
74HC y 74RCT funcionan con un menor margen de 2 a 6 V.
- Cuando las salidas CMOS manejan sólo entradas CMOS, los niveles de voltaje de la salida
pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto. Esto es el
resultado directo de alta resistencia de entrada de los dispositivos CMOS, que extrae muy poca
corriente de la salida a la que está conectada.

VOL (max) 0v
VOH (min) VDD
VIL (max) 30% VDD
VIH (min) 70% VDD

- Los requerimientos de voltaje en la entrada para dos estados lógicos se expresan como un
porcentaje del voltaje de alimentación, tal y como se expresa en la tabla adjunta.
o De esta forma, cuando un CMOS funciona con VDD = 5 V, acepta voltaje de entrada
menor que VIL (máx) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor que
VIH (mín) = 3.5 V como ALTO.

- NIVELES DE VOLTAJE.
- Se denomina ruido a "cualquier perturbación involuntaria que puede originar un cambio no
deseado en la salida del circuito." El ruido puede generarse externamente por la presencia de
escobillas en motores o interruptores, por acoplo por conexiones o líneas de tensión cercanas o
por picos de la corriente de alimentación. Los circuitos lógicos deben tener cierta inmunidad al
ruido la cual es definida como "la capacidad para tolerar fluctuaciones en la tensión no deseadas
en sus entradas sin que cambie el estado de salida". Los fabricantes establecen un margen de
seguridad para no sobrepasar los valores críticos de tensión conocido como MARGEN DE
RUIDO.
- En la Figura 4, tenemos los valores críticos de las tensiones de entrada y salida de una puerta
lógica y los márgenes de ruido a nivel alto y bajo.

Ing. Sergio Mestas R. Arequipa 2021

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2021

Fig.4 Valores Críticos de E/S

III. INFORME PREVIO:

a) Analizar y señalar las características eléctricas y electrónicas de los diferentes integrados y
puertas lógicas solicitados tanto de las entradas como de las salidas.
b) Obtener del datasheet la distribución de patillas de cada integrado.
c) Señalar y explicar los diferentes tipos de compuertas que se usan para las funciones lógicas
básicas y sus principales aplicaciones.
d) Explicar las diferencias tipos de familias TTL: LS, F, H, L, C
e) Hacer lo anterior para la tecnología CMOS

IV. MATERIALES Y EQUIPOS

➢ Software PROTEUS
➢ Fuentes de alimentación de 5.5V
➢ Osciloscopio
➢ Voltímetros
➢ Amperímetros
➢ Osciloscopio
➢ Multímetro
➢ 01 potenciómetros de 50Kohm
➢ 04 leds (LED -RED)
➢ 04 resistencias de 1K.
➢ 04 resistencias de 220
➢ CI TTL: 7404, 7407, 7400, 74LS04
➢ CI CMOS: 4069, 4001,4011,40106,

V. PROCEDIMIENTO
Preparando el circuito integrado
1. Para cada una de las actividades propuestas, verifique que el circuito este correctamente
alimentado.
2. Con un multímetro mide el voltaje en las patillas correspondientes.
3. En el caso del integrado que se muestra a continuación Vcc (patilla 14) y GND (patilla 7).

Ing. Sergio Mestas R. Arequipa 2021

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2021

Medición de Umbral de Voltaje de Entrada

4. Implementar los circuitos de la figura 1 y siga los pasos indicados:
5. Conecte el multímetro en función voltímetro a la entrada como a la salida de la puerta lógica.

Figura 1

6. Subir la tensión en la entrada desde 0V, y cuando cambie de estado, anotar en la casilla
(¿VIHmin o VILmax?).
7. Ahora bajar la entrada desde 5V, cuando cambie de valor, anotar en la casilla (¿VIHmin o
VILmax?).
8. Busque estos valores en el Datasheet del C.I. en el manual o en Internet, y complete la tabla.

Ing. Sergio Mestas R. Arequipa 2021

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2021

C. Integrado:
Valores Medido Teórico
VILmax
VIHmin
VOLmax
VOHmin

9. Repita los diferentes circuitos de la figura 1 y anote en tablas distintas.

Armado de los circuitos con los diferentes circuitos integrados:

Ing. Sergio Mestas R. Arequipa 2021

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2021
Funcionamiento de los diferentes circuitos:

Valores:
C. Integrado 7404 C. Integrado 7407
Valores Medido Teórico Valores Medido Teórico
VILmax 0.88 0.8 VILmax 0.49 0.8
VIHmin 2.38 2 VIHmin 2.38 2
VOLmax 0 0.4 VOLmax 0 0.7
VOHmin 5 2.4 VOHmin 0 30

Ing. Sergio Mestas R. Arequipa 2021

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2021

C. Integrado 74LS04 C. Integrado 7400

Valores Medido Teórico Valores Medido Teórico
VILmax 0.67 0.7 - 0.8 VILmax 0.49 0.8
VIHmin 2.54 2 VIHmin 2.56 2
VOLmax 0 0.4 - 0.5 VOLmax 0 0.4-0.5
VOHmin 5 2.5 - 2.7 VOHmin 5 2.7

*Nota: En el C.I. 7407, se llevó a cabo la correcta conexión como se indicó anteriormente, pero esta no
dio el resultado esperado, ya que el LED no se encendió.

Medición de IIL, IIH, VOH, VOL, IOH y IOL.

10. Arme el circuito la figura 2.
11. Conecte un circuito de una o dos entradas y mantenga el punto [C] en la parte superior y mida
y anote en una tabla los valores respectivos.
12. Cambie el punto [C] a la parte inferior y mida y anote en una tabla los valores respectivos.

Al probar con el CMOS: 4001, los valores de las corrientes iniciales son de 0, pero el resto cambia de
acuerdo con los switchs.

Ing. Sergio Mestas R. Arequipa 2021

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2021

Debido a los resultados, se hizo una tabla con diferentes combinaciones para ver que valores variaban

C. Integrado 4001
A_arriba, B_arriba A_abajo, B_abajo
Valores
C_arriba C_abajo C_arriba C_abajo
IIL 0 0 0 0
IIH 0 0 0 0
IOL 512mA 0 500mA 0
IOH 0.51uA 0.02uA 0.55uA 495uA
VOL 51.2V 220V 55V 220V
VOH 0V 0V 0V 4.95V

13. Repita los pasos anteriores para otro circuito integrado

Probando con el TTL 7400, produce diferentes valores, hablando de los valores de corriente de
entrada, los cuales ya no son cero.

Ing. Sergio Mestas R. Arequipa 2021

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2021

C. Integrado 7400
A_arriba, B_arriba A_abajo, B_abajo
Valores
C_arriba C_abajo C_arriba C_abajo
IIL 54mA 54mA 1mA 1mA
IIH 54mA 54mA 1mA 1mA
IOL 657mA 0 566mA 0
IOH 0.03uA 0 0.33uA 495uA
VOL 3.35V 220V 33.3V 220V
VOH 0V 0V 0V 4.98V

Tiempo de Propagación.
14. Armar el siguiente circuito:

Ing. Sergio Mestas R. Arequipa 2021

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2021

15. Comparar con el osciloscopio las dos señales y calcular el tiempo de propagación, buscar en
el Datasheet ese valor anotar en la tabla para cada compuerta utilizada:
Medido Teórico
Tp 15 – 22ns

16. Repita los pasos anteriores para el siguiente circuito.

VI. CUESTIONARIO FINAL:

1) Fundamentar como se forman los materiales para compuertas lógicas TTL y CMOS
La mayor efectividad de las carcasas se consigue mediante la utilización de dos materiales, se
usa cobre para el exterior del conductor, este refleja los campos electromagnéticos y se usa
material tipo ferromagnético para atenuar fuertemente las ondas que lo atraviesan.
2) ¿Por qué no coinciden los valores medidos y el Datasheet?
Las condiciones y los datos que se toman de la Datasheet son bastante diferentes y variados con
respecto a los que hemos tomado en la práctica, además tenemos los errores accidentales o
sistemáticos, que siempre pueden presentarse.
3) Cuáles son las características que determinan la máxima condición de operación, máxima
velocidad y menor consumo de una familia de compuertas de CI

Ing. Sergio Mestas R. Arequipa 2021

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2021

Para la máxima operación, se dan varias características especiales, tales como:

• Fan out: número máximo de entradas que pueden conectarse a la salida de la compuerta
y es expresada con un número.
• Disipación de potencia: potencia suministrada necesaria para operar la compuerta, un
CI con cuatro compuertas exigirá de la fuente cuatro veces la potencia disipada por cada
compuerta.
• Retardo de propagación: tiempo promedio que demora la transición de propagación de
una señal de la entrada a la salida, cuando las señales binarias cambian de valor. Se
expresa en nanosegundos (ns). Las señales que van de las entradas a las salidas pasan
por una serie de compuertas. La suma de las demoras de propagación a través de las
compuertas es la demora total de la propagación del circuito.
• Margen de ruido: máximo voltaje de ruido agregado a la señal de entrada de un circuito
digital, el cual no debe causar un cambio indeseable a la salida del circuito. Se expresa
en voltios (V).

4) En cada punto de cada circuito del informe inicial dibujar la gráfica de la señal Indicar las
magnitudes y frecuencias medidas y no simuladas.

5) Indicar en que aplicaciones prácticas en donde se usan las compuertas TTL y CMOS

➢ Aplicaciones prácticas – TTL

• Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y otros.
• Memorias RAM
• Memorias PROM
• PAL (Programmable Array Logic) consistente en una PROM que interconecta las
entradas y cierto número de puertas lógicas
➢ Aplicaciones Prácticas – CMOS
• Son utilizados para circuitos alimentados por baterías como relojes digitales,
calculadoras, teléfonos celulares y computadoras portátiles entre otras.

VII. CONCLUSIONES Y OBSERVACIONES

Emita al menos cinco conclusiones y observaciones de la experiencia
• Hablando del circuito cuyo CI es el 7407, el LED nunca va a ser encendido, ya que
cuando las dos entradas de la compuerta son 1, la salida será 0.
• Los valores que se hallaron en los primeros circuitos, no concuerdan en su mayoría con
los del Datasheet
• En el segundo circuito, al usar un CI de la familia CMOS, las corrientes de entrada
resultaron en 0, pero al usar uno de la familia TTl, esto cambia, creo que esto se debe a
como esta construido el CI 4001 y cuales son las propiedades de cada uno.
• El valor que requería la resistencia variable para que las compuertas fueran activadas era
muy bajo (1 o 2%). Al trabajar con una resistencia variable de 50kΩ, el % era menor,
pero al trabajar con menos resistencia, el % era mayor.

Ing. Sergio Mestas R. Arequipa 2021

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2021

• Al trabajar con diferentes CI, vemos que los resultados son algo similares, pero
no en todos los casos, ya que aunque pertenezcan a la misma familia, el resultado
solo debe variar un poco, ya que comparten funciones.
VIII. BIBLIOGRAFIA:

• Braga, N. C. (s. f.). Medidor Óptico de longitud (CIR7501S). incb.com. Recuperado 9

de abril de 2021, de http://www.incb.com.mx/index.php/curso-de-electronica/96-curso-

de-electronica-electronica-digital/3343-curso-de-electronica-electronica-digital-parte-4-

la-familia-de-circuitos-integrados-cmos-cur5004s

• Sagahon, D. O. (s. f.). Familias lógicas estudio. slideshare.com. Recuperado 9 de abril

de 2021, de https://www.slideshare.net/DelfinoOlivares/familias-lgicas-estudio

Ing. Sergio Mestas R. Arequipa 2021