璞致电子科技（上海）有限公司

璞致 PZ7035/7045/7100 核心板简介

1 / 13
璞写当下 致远未来
 璞致电子科技（上海）有限公司

目录
第一章 核心板简介 ............................................................................................................................................3
1.1 产品简介 ...............................................................................................................................................3
1.2 产品规格 ...............................................................................................................................................3
1.3 产品外观 ...............................................................................................................................................3
1.4 产品尺寸 ...............................................................................................................................................4
第二章 核心板使用说明...................................................................................................................................5
2.1 核心板供电 ...........................................................................................................................................5
2.2 核心板时钟..........................................................................................................................................5
2.3 核心板全局复位 ................................................................................................................................6
2.4 核心板启动方式 ................................................................................................................................7
2.5 网口连接 ..............................................................................................................................................7
2.6 EMMC 管脚定义 ....................................................................................................................................8
2.7 NAND FLASH 管脚定义 ......................................................................................................................8
2.8 QSPI FLASH..........................................................................................................................................8
2.9 板载 LED.................................................................................................................................................9
2.10 BANK 接口电平选择 ........................................................................................................................9
2.11 PS 侧 DDR ............................................................................................................................................9
2.12 PL 侧 DDR ............................................................................................................................................9
第三章 底板设计注意事项 ........................................................................................................................... 12
4.1 电源部分 PCB 设计 .......................................................................................................................... 12
4.2 高速接口布局走线 ......................................................................................................................... 12
4.3 LVDS 信号 .......................................................................................................................................... 12
4.4 GTX 信号走线 ................................................................................................................................... 12
4.5 产品防护 ........................................................................................................................................... 12
第四章 核心板管脚与信号等长 .................................................................................................................. 13
4.1 核心板管脚定义............................................................................................................................... 13
4.2 信号等长 ........................................................................................................................................... 13

2 / 13
璞写当下 致远未来
 璞致电子科技（上海）有限公司

第一章 核心板简介

1.1 产品简介
PZ7035/45/100 核心板采用 XILINX 公司的 ZYNQ7035/7045/7100 芯片作为主控制器，
核心板采用 4 个 0.65mm 间距 120P 镀金连接器与母板连接，核心板四个脚放置了 4 个
3.5mm 固定孔，此孔可以与底板通过螺丝紧固，确保了在强烈震动的环境下稳定运行。

1.2 产品规格
ZYNQ7035/7045/7100 工业级核心板规格
主控制器 XC7Z035-2FFG900I/ XC7Z045-2FFG900I/ XC7Z100-2FFG900I
DDR3/DD3L PS 侧 1GB/ PL 侧 1GB
QSPI FLASH 16MB，存储启动文件和用户文件
EMMC 8GB，存储启动文件和用户文件
NAND FALSH 4GB，与 EMMC 二选一，默认 EMMC，存储启动文件和用户文件
启动方式 JTAG/QSPI/NAND/SD,板载拨码开关选择
千兆以太网 1 路，型号为 KSZ9031
用户 LED 5路
IO 数量 24 个 PS 端口,240 个 PL 端口（192 个 IO 电平 1.8/2.5/3.3 可调）
GTX 接口数量 4 个 BANK、TX/RX 各 16 对
工作电压/最大电流 7-12V/2A
工作温度 -40°C~+85°C
核心板尺寸、工艺 83.8x63.8mm、沉金工艺、12 层板、0.65mm 120P 连接器 x4
与底板扣接高度 3mm

1.3 产品外观

3 / 13
璞写当下 致远未来
 璞致电子科技（上海）有限公司

1.4 产品尺寸
核心板尺寸为 83.8x64.8mm，核心板通过背面的 4 颗 0.65mm/120P 镀金高速连接器与
底板连接。如下图是核心板的尺寸标注。

4 / 13
璞写当下 致远未来
 璞致电子科技（上海）有限公司

第二章 核心板使用说明

2.1 核心板供电
核心板供电电压范围是 7-12V，在模块的四个角都留有电源输入管脚，电源管脚在模块
内部已做了连通，此设计是为了方便底板的电源接入，设计时只需要连接一个角上的电源管
脚核心板即可工作，电源连接需用铜皮连接且打足够的过孔保证电源通流能力。模块上的所
有 GND 信号都需要连接到底板上，每个 GND 通过两个过孔与底板连接以确保通流能力。
给模组供电的电源输出电压需要稳定，如果电源不稳定，则需要在模组电源输入前级加
一级 DCDC，从较高电压转到低压，DCDC 电流输出能力可以选 4A 左右，选择的 DCDC 芯
片需要考虑效率,以免芯片发热严重。在电源输入处需放置 2 颗 100uF/25V 电容保证电源质
量，如果是使用钽电容，最好用一个 1 欧姆 0805 电阻与电容串联，以保证钽电容的稳定性。

2.2 核心板时钟
核心板为 PS 侧提供了 33.333Mhz 的时钟输入，输入的管脚位置为 PS_CLK_500；为 PL
侧 提 供 了 200Mhz 的 差 分 时 钟 输 入 ， PL 侧 的 时 钟 输 入 管 脚 是 FPGA_13P_MRCC_34/
FPGA_13N_MRCC_34，管脚位置是 H9/G9；为 GTX 提供了一路 125Mhz 的差分时钟输入，
输入位置是 GTX 的 BANK110 的 CLK1,管脚位号是 AC8/AC7 的接入了如下图列出了连接方
式。

CLK_33.333Mhz PS_CLK_500(A22)
PS

IO_13P_MRCC_34(H9)
CLK_200Mhz
IO_13N_MRCC_34(G9)

PL
MGT_110_CLK1_P(AC8)
CLK_125Mhz
MGT_110_CLK1_N(AC7)

5 / 13
璞写当下 致远未来
 璞致电子科技（上海）有限公司

2.3 核心板全局复位
核心板提供了 nGST 复位按键，为系统复位按键，低电平有效。此引脚也引出到了连接
器，信号名称为 SYS_nRST_I，方便外部加入复位按键或者设计看门狗复位电路用。同时为了
系统稳定，我们在核心板上加了复位芯片 TCM811TERCTR，复位输出信号也引出到了连接器
上，信号名称为 SYS_nRST_O，此信号可以用于单板其他外设的复位用，信号电平是 3.3V。
复位脚为 PS/PL 侧共用复位，分别连接到 PS 侧的 PS_POR_500 和 PL 侧的 IO_12P_9（管脚
位置 AD18）引脚上。
如果底板上需要设计复位电路有以下几种情况需考虑。
1） 复位电路底板内部使用，只需要对地添加复位按键和一个 0.1uF 电容并口即可。
2） 复位电路需要预留在结构上供外部使用，需要添加对地按键，同时对地并联 0.1uF 电
容和 TVS 防静电器件。

PS
PS_POR_500（D21)

连 SYS_nRST_I
nGST复位按键 复位芯片
接
器
PL
SYS_nRST_O IO_12P_9(AD18)

6 / 13
璞写当下 致远未来
 璞致电子科技（上海）有限公司

2.4 核心板启动方式
核心板支持四种启动模式，分别是 JTAG、QSPI Flash、NAND Flash、SD 卡。板载了前
三种方式，SD 卡方式用户可以通过在底板上连接实现。四种启动方式可以通过板载的拨码
开关来选择。如下图已列出各个模式拨码开关所在的位置。因主芯片发热量较大，所以在核
心板上需要加散热片，会遮挡 BOOT MODE 选择表格。

2.5 网口连接
核心板上放置了一颗千兆以太网芯片 KSZ9031,以太网芯片与 ZYNQ 芯片之间通过
RGMII 接口互联，连接对应管脚见下表，以太网对外连接只需要一个带变压器的 RJ45 即可
使用，芯片地址 PHY_AD[2:0]=001，连接原理图可参考下图（产品电路需加 ESD 保护电路）
。
RMGII 信号 管脚名称 管脚位置
GTX_CLK MIO16_501 L19
TXD0 MIO17_501 K21
TXD1 MIO18_501 K20
TXD2 MIO19_501 J20
TXD3 MIO20_501 M20
TX_EN MIO21_501 J19
RX_CLK MIO22_501 L20
RXD0 MIO23_501 J21
RXD1 MIO24_501 M19
RXD2 MIO25_501 G19
RXD3 MIO26_501 M17
RX_CTL MIO27_501 G20
PHY_nRST IO_L6P_9 Y20
MDC MIO52_501 D19
MDIO MIO53_501 C18

7 / 13
璞写当下 致远未来
 璞致电子科技（上海）有限公司

2.6 EMMC 管脚定义

板载 EMMC 容量 8GB，型号为 THGBMFG6C1LBAIL，管脚定义如下表
EMMC 引脚 管脚名称 管脚位置
EMMC_D0 MIO10 E22
EMMC_D1 MIO13 F22
EMMC_D2 MIO14 B22
EMMC_D3 MIO15 C22
EMMC_CLK MIO12 E21
EMMC_CMD MIO11 A23

2.7 NAND FLASH 管脚定义

NAND FLASH 与 EMMC 在板子上采用兼容设计，只能二选一焊接使用，需要根据具体需
求指定焊接，默认焊接 EMMC。
FLASH 引脚 管脚名称 管脚位置
DATA0 MIO5 C24
DATA1 MIO6 D24
DATA2 MIO4 E23
DATA3 MIO13 F22
DATA4 MIO9 A24
DATA5 MIO10 E22
DATA6 MIO11 A23
DATA7 MIO12 E21
RE MIO8 C21
CE MIO0 F24
CLE MIO7 B24
ALE MIO2 F23
WE MIO3 C23
R/B MIO14 B22

2.8 QSPI FLASH

板载 32MB 的 QSPI FLASH，型号为 W25Q256JVEIQ，用于存储启动文件和用户文件。
QSPI FLASH 引脚 管脚名称 管脚位置
DATA0 MIO2 F23
DATA1 MIO3 C23
DATA2 MIO4 E23
DATA3 MIO5 C24
QSPI_CS MIO1 D23
QSPI_CLK MIO6 D24

8 / 13
璞写当下 致远未来
 璞致电子科技（上海）有限公司

2.9 板载 LED
为方便调试，核心板上放置了五颗 LED，LED 的管脚位置如下表，当管脚输出高电平时
LED 点亮，低电平 LED 灭。
序号 管脚名称 管脚位置
LED1 IO-L13N-9 AA19
LED2 IO-L14P-9 AB19
LED3 IO-L14N-9 AB20
LED4 IO-L19P-9 AD20
LED5 IO-L19N-9 AE20

2.10 BANK 接口电平选择

单板上 BANK35 为 HP BANK，接口电平固定为 1.8V，BANK10/11/12/13 都可以
通过单板上提供的指示进行 0 欧姆电阻选焊，实现 1.8V/2.5V/3.3V 三种电平转
换。更换电阻位置如下图示，顺序从左到右分别是 2.5V/3.3V/1.8V 选择,默认焊
接 3.3V 位置，即 BANK10/11/12/13 默认接口电平为 3.3V。

2.11 PS 侧 DDR
PS 侧配置了两颗工业级 DDR3L 芯片，单颗容量 512MB，两颗共计容量为 1GB,型号为
MT41K256M16TW-107IT:P，DDR3L 管脚分配直接调用系统分配即可。也可以参考我司提供
的例程。

2.12 PL 侧 DDR
PS 侧配置了两颗工业级 DDR3L 芯片，单颗容量 512MB，两颗共计容量为 1GB,型号为
MT41K256M16TW-107IT:P，DDR3L 管脚分配参见下表。
DDR3L 引脚 管脚名称 管脚位置
DDR3_D0 IO-L1N-33 J3
DDR3_D1 IO-L4N-33 L2
DDR3_D2 IO-L1P-33 J4
DDR3_D3 IO-L4P-33 L3
DDR3_D4 IO-L2N-33 K1
9 / 13
璞写当下 致远未来
 璞致电子科技（上海）有限公司
DDR3_D5 IO-L6P-33 K6
DDR3_D6 IO-L5N-33 J5
DDR3_D7 IO-L5P-33 K5
DDR3_DM0 IO-L2P-33 L1
DDR3_DQS_P0 IO-L3P-33 K3
DDR3_DQS_N0 IO-L3N-33 K2
DDR3_D8 IO-L11P-33 H4
DDR3_D9 IO-L10N-33 G1
DDR3_D10 IO-L8P-33 H6
DDR3_D11 IO-L7N-33 F2
DDR3_D12 IO-L10P-33 H2
DDR3_D13 IO-L12N-33 G4
DDR3_D14 IO-L8N-33 G6
DDR3_D15 IO-L11N-33 H3
DDR3_DM1 IO-L12P-33 G5
DDR3_DQS_P1 IO-L9P-33 J1
DDR3_DQS_N1 IO-L9N-33 H1
DDR3_D16 IO-L18P-33 E1
DDR3_D17 IO-L17P-33 E3
DDR3_D18 IO-L16N-33 D3
DDR3_D19 IO-L14P-33 F4
DDR3_D20 IO-L18N-33 D1
DDR3_D21 IO-L13N-33 E5
DDR3_D22 IO-L16P-33 D4
DDR3_D23 IO-L17N-33 E2
DDR3_DM2 IO-L14N-33 F3
DDR3_DQS_P2 IO-L15P-33 E6
DDR3_DQS_N2 IO-L15N-33 D5
DDR3_D24 IO-L22P-33 C2
DDR3_D25 IO-L24N-33 A2
DDR3_D26 IO-L20N-33 B4
DDR3_D27 IO-L20P-33 B5
DDR3_D28 IO-L22N-33 C1
DDR3_D29 IO-L24P-33 A3
DDR3_D30 IO-L19P-33 C4
DDR3_D31 IO-L23P-33 B2
DDR3_DM3 IO-L23N-33 B1
DDR3_DQS_P3 IO-L21P-33 A5
DDR3_DQS_N3 IO-L21N-33 A4
DDR3_A0 IO-L18P-34 H7
DDR3_A1 IO-L21P-34 L8
DDR3_A2 IO-L7N-34 H11
DDR3_A3 IO-L10N-34 D10
10 / 13
璞写当下 致远未来
 璞致电子科技（上海）有限公司
DDR3_A4 IO-L15N-34 H8
DDR3_A5 IO-L8N-34 D11
DDR3_A6 IO-L19P-34 L7
DDR3_A7 IO-L10P-34 E10
DDR3_A8 IO-L23P-34 L10
DDR3_A9 IO-L9P-34 H12
DDR3_A10 IO-L18N-34 G7
DDR3_A11 IO-L20N-34 J9
DDR3_A12 IO-L14P-34 F9
DDR3_A13 IO-L7P-34 J11
DDR3_A14 IO-L22N-34 K10
DDR3_BA0 IO-L22P-34 K11
DDR3_BA1 IO-L21N-34 K8
DDR3_BA2 IO-L9N-34 G11
DDR3_CS IO-L16P-34 F8
DDR3_RAS IO-L14N-34 E8
DDR3_CAS IO-L17P-34 E7
DDR3_WE IO-L16N-34 F7
DDR3_ODT IO-L20P-34 J10
DDR3_RESET IO-L8P-34 E11
DDR3_CLK_P IO-L12P-34 D9
DDR3_CLK_N IO-L12N-34 D8
DDR3_CKE IO-L17N-34 D6

11 / 13
璞写当下 致远未来
 璞致电子科技（上海）有限公司

第三章 底板设计注意事项

4.1 电源部分 PCB 设计

电源输入需要铺铜皮连接，打足够的过孔保证通电流能力，但电源电压较高，干扰较大，
在保证通流的条件下不要让这个铜皮更大，以免干扰其他信号。地管脚需要连接到地平面上，
且一个地管脚需要打两个过孔，保证通流和充分连接。

4.2 高速接口布局走线
1）USB 口：
USB PHY 芯片的并口速率在 60Mhz，并口走线需要保证等长，且长度不大于 1000mil
（25.4mm） ，所以 PHY 尽量靠近模组放置，USB 差分线 DP/DM 可以拉的长一些。
2）千兆以太网：
与 RJ45 端连接的信号需要保持等长，RGMII 接口的 TX 部分与 RX 部分需要单独保持等
长。
3）HDMI 接口
HDMI 接口信号需要走差分，且差分之间需保持等长控制。

4.3 LVDS 信号
模组的 BANK 电平可以在 1.8V/2.5V/3.3V 三种电平之间选择，默认为 3.3V 电平，如果
需要工作在 LVDS 模式下，需要把接口电平调整为 1.8V 或者 2.5V。同时底板的 LVDS 信号
走线需做差分/阻抗控制处理，并且差分之间保持等长。

4.4 GTX 信号走线

GTX 走线需要考虑的问题比较多，对于有疑问的用户可以联系客服接入技术支持。

4.5 产品防护
对于产品设计，需要在各类接口加上防护电路。需按防护等级需求进行设计。

12 / 13
璞写当下 致远未来
 璞致电子科技（上海）有限公司

第四章 核心板管脚与信号等长

4.1 核心板管脚定义
PZ7035/7045/7100 共引出 PS 侧 24 个管脚，PL 侧 240 根管脚，其中 48 根信号电平固
定为 1.8V， 192 根信号可以 1.8/2.5/3.3V 三种电平调节。详细的管脚定义参见文件夹《PZ7035-
45-100 核心板信号定义》 。

4.2 信号等长
为方便用户设计底板以及信号走高速，我们提供了 J1-J4 连接器上的走线长度数据，
方便用户协同底板设计。详细数据表格参见文件夹《PZ7035-45-100 核心板信号等长表》

13 / 13
璞写当下 致远未来