CFOA- Kullanılarak
Kapasite Çarpıcı Devre Tasarımı
Capacitance Multiplier Design
by Using CFOA-
Remzi Arslanalp, Tolga Yücehan
Elektrik-Elektronik Mühendisliği Bölümü
Pamukkale Üniversitesi
rarslanalp@pau.edu.tr, tyucehan08@posta.pau.edu.tr
Özetçe—Bu çalışmada, negatif akım geri beslemeli
işlemsel yükselteç kullanılarak kapasite çarpıcı devre
tasarlanmıştır. Önerilen devrenin, sıcaklık değişimine karşı
duyarlılığı azdır. Devrenin benzetim sonuçları PSPICE
benzetim programı kullanılarak elde edilmiş ve bu sonuçlar
100KHz ile 6MHz arasındaki teorik çalışmaları
doğrulamıştır.
Anahtar Kelimeler—Kapasite çarpıcı, akım geri beslemeli
işlemsel yükselteç.
Abstract—In this work, capacitance multiplier is designed
by using negative current feedback operational amplifier.
The proposed circuit has low sensitivity to temperature
variations. The simulation results are obtained by PSPICE
simulations verify the theoretical analysis between 100KHz-
6MHz.
Keywords—Capacitance multiplier, current
operational amplifier.
I. GİRİŞ
Kapasite, pasif bir devre elemanı olup frekansa bağlı
akım-gerilim ilişkisinden dolayı süzgeç devreleri, osilatör
devreleri gibi uygulamalar için oldukça önemlidir. Fakat
100pF’dan daha büyük değerdeki kapasiteler, entegre
içerisinde kapladığı alan sebebiyle, entegre devre
teknolojisinde kullanıma çok uygun değildir. Örneğin
karşılaştırmalı olarak incelediğimizde görülmektedir ki;
20pF büyüklüğünde bir kapasitenin entegre içerisinde
kapladığı alan, binlerce transistörün kaplayacağı alana
eşdeğerdir [1]. Bu sebepten dolayı günümüzde, az alan
kaplayan, düşük güçlü entegre devre ihtiyaçlarına uygun
olarak, kapasite çarpma devrelerine ilgi her geçen gün
artmıştır. Bu devrelerde, küçük değerdeki bir kapasite,
kapasite çarpma devresi yardımı ile büyük değerli eşdeğer
bir kapasite davranışı gösterir. Böylece kullanılan entegre
alanından tasarruf edilmiş olur.
978-1-4673-7386-9/15/$31.00 ©2015 IEEE
Bu çalışma Pamukkale Üniversitesi Bilimsel Araştırma Projeleri Koordinasyon Birimi tarafından desteklenmiştir.
Denizli, Türkiye
Literatürde birçok kapasite çarpma devresi
bulunmaktadır. Çeşitli bilim adamları tarafından, OP-AMP
[2], OTA [3,4], DVCC-CCCII [5], CCDDCC [6], MCFOA
[7], CCCCTA [8], CCII [9] gibi farklı aktif bloklar
kullanılarak tasarlanmış kapasite çarpma devreleri
bulunmaktadır. [2]’de kuvvetlendirme katsayısını arttırmak
için büyük direnç değerleri kullanılmalıdır. Bu durum güç
tüketimini arttırmaktadır. [3, 4]’te sunulan devrelerde,
kuvvetlendirme katsayısı geçiş iletkenlikleri ile
ayarlanmaktadır. Harici bir dirence ihtiyaç olmadığı için
güç tüketimi de azdır. Buna rağmen [3-5]’teki çalışmalarda
da aktif elemanlar arası uyumun sağlanması
gerekmektedir. [6]’da sunulan devrede ise kapasite çarpma
işlemi, kutuplama akımları ile sağlanmaktadır. Bu
çalışmada birden fazla aktif eleman kullanılmaktadır.
Devrede fazla aktif blok yapı kullanmak güç tüketimini
artırabilmektedir. [8]’deki çalışmada sunulan devrede ise
feedback aktif elemanlar arası eşleşme sağlanması zorunluluğu
vardır. Bunlara ek olarak [9]’da önerilen çalışmada güç
tüketimi fazladır.
Bu çalışmada, negatif akım geri beslemeli işlemsel
yükselteç (CFOA-) ile gerçekleştirilen kapasite çarpma
devresi önerilmiştir. Sunulan kapasite çarpma devresinde,
tek aktif blok yapı kullanıldığı için hem güç tüketimi
düşüktür hem de uyum sorunu yoktur. Ayrıca tasarlanan
devre sıcaklık değişimlerinden çok etkilenmemektedir.
Devrenin benzetimlerinde PSPICE benzetim programı ve
0.13µm IBM teknolojisi kullanılmıştır.
Bildirinin planlaması şu şekildedir; Bölüm II’de CFOA
tanım bağıntıları verilmiş ve önerilen devre sunulmuştur.
Bölüm III’te önerilen devreye ait benzetim sonuçları
verilmiştir. Bölüm IV’te uygulama devresi gösterilmiştir.
Sonuçlar ve hedeflenen gelecek çalışmalar, Bölüm V’te
özetlenmiştir.
 II. ÖNERİLEN KAPASİTE ÇARPMA DEVRESİ VG  VW
CFOA, dört bağlantı ucuna sahip olup sembolü
I2  (2)
R2
Şekil 1’de gösterilmiştir [10-13]. CFOA, ikinci nesil akım
taşıyıcı ile gerilim tamponu bloklarının kaskat VG  VZ 
bağlanmasından oluşur. CFOA’nın uç denklemleri IZ   (3)
aşağıdaki matris eşitliği ile verilmiştir [10-13]. R1

 IY  0 0 0 Yukarıdaki denklemler düzenlenerek Denklem (4) elde

V  1 0 VY  edilir.
 X 0    IG
IX (1) IZ   (4)
 I Z  0 1 0    R1 
    VZ  1 
VW  0 0 1   

R2 
Burada 𝐼𝑍 = +𝐼𝑋 seçilirse pozitif CFOA (CFOA+) Denklem (5)’te 𝐶1 kapasitörünün s-ortamındaki uç
olur. Eğer 𝐼𝑍 = −𝐼𝑋 seçilirse negatif CFOA (CFOA-) elde denklemi verilmiştir.
edilir.
 I X  sC1VX (5)
VZ
Burada, Denklem (4), Denklem (5)’te yerine yazılırsa
IY IZ aşağıdaki bağıntı elde edilir. Denklem (6)’da elde edilen
VY Y ifade, 𝑅1 ve 𝑅2 direnç değerleriyle ayarlanabilen bir
Z
CFOA W VW kapasitörün s-ortamındaki uç denklemini vermektedir.
VX X  R 
IX IG  sC1 1  1 VG (6)
 R2 
Şekil 1. CFOA elemanının sembolü
Burada kuvvetlendirme katsayısı K, aşağıdaki gibi
Önerilen kapasite çarpma devresi Şekil 2’de tanımlanır.
gösterilmiştir. Kapasite çarpma devresini elde etmek için
devrenin giriş empedansı (ZGE), kullanılan kapasitenin  R 
K  1  1  (7)
empedansının K katına eşit olmalıdır. Burada K ifadesi
önerilen devrenin kuvvetlendirme katsayısıdır.  R2 
VG 1
I2 Z GE   (8)
I G sCEŞ
R1 R2

IG CEŞ  KC1 (9)

VG y
z-
CFOA- w

ZGE x

C1

Şekil 2. Önerilen kapasite çarpma devresi

Şekil 2’deki devrede, CFOA- aktif elemanının y

girişinden akım çekilmediği için 𝐼𝐺 giriş akımı 𝑅1 ve 𝑅2
dirençleri üzerinden akar. CFOA-’nin matris eşitliğinden
elde edilen bağıntılar kullanılarak ve 𝑅2 direnci üzerinden
akan akım 𝐼2 olarak adlandırılarak aşağıdaki denklemler
elde edilir.

Şekil 3. CFOA- aktif elemanının iç yapısı [14, 15]

 III. BENZETİM SONUÇLARI
Önerilen kapasite kuvvetlendirici devresinin 80
o
t=27 C
benzetimleri PSPICE benzetim programı kullanılarak o
t=50 C
70
gerçekleştirilmiştir. Devre benzetimi için Şekil 3’te o
t=80 C
o
sunulan CFOA- iç yapısı, [14]’te bahsedilen ikinci nesil 60
t=100 C
C1=20pF
akım taşıyıcıya, gerilim tamponu [15] eklenerek elde K=10
edilmiştir.

| ZGE |
50

CFOA- aktif elemanın iç yapısında kullanılan 40

mosfetler için 0.13µm IBM teknolojisi kullanılmıştır [16].
Mosfetlere ait boyutlar Tablo 1’de verilmiştir. 30

100k 1M 10M
Mosfetler W [µm] L [µm] Frekans
M1-M9 5.2 0.52
M11, M12 5.2 0.52 Şekil 4. Farklı sıcaklıklarda giriş empedansının genliğinin
M10, M13 13 0.52 frekans cevabı
M14-M22 83.2 0.52
Tablo 1. Kullanılan mosfetlerin boyutları
VGE
80m 60µ
Devrede besleme gerilimleri 𝑉𝐷𝐷 = −𝑉𝑆𝑆 = 0.75𝑉 IGE
olarak seçilmiştir. Bununla beraber kutuplama gerilimi 50µ
C1=20pF
𝑉𝐶 = 0.37𝑉 olarak seçilmiştir. Devre benzetimlerinde, 70m K=10
referans direnci olarak kullanılan 𝑅2 direnci 1KΩ seçilmiş 40µ
f=1MHz
ve 𝑅1 direnci ile kuvvetlendirme katsayısı ayarlanmıştır. 60m

Devre ±0.75V besleme gerilimlerinde maksimum 0.1mW 30µ

Giriş Gerilimi

Giriş Akımı
güç tüketmektedir. 50m
𝑅1 ve 𝑅2 dirençlerinin değerlerine göre hesaplanan 20µ

teorik kapasite değerleri ile yapılan benzetimlerden elde

40m 10µ
edilen kapasite değerleri karşılaştırmalı olarak Tablo 2’de
sunulmuştur. 0
30m

Olması Elde
C1 R1 R2 -10µ
K Gereken C Edilen C 20m
[pF] [kΩ] [kΩ]
[pF] [pF] 1µ 2µ 3µ 4µ 5µ 6µ 7µ 8µ

Zaman
20 2 1 1 40 46.45
20 11 10 1 220 212.5 Şekil 5. Giriş gerilimi ile giriş akımının zaman ortamındaki
20 51 50 1 1020 785 analizi
Tablo 2. K değişkenine göre elde edilen 100KHZ-6MHz arası C
kapasite değeri K=2 için elde edilen eşdeğer kapasitans
K=2 için olması gereken teorik kapasitans
95 K=10 için elde edilen eşdeğer kapasitans
K=10 için olması gereken teorik kapasitans
Şekil 4’te ise devrenin giriş empedansının sıcaklığa 90
K=50 için elde edilen eşdeğer kapasitans
85
göre değişimi gösterilmiştir. Görüldüğü gibi sıcaklık 80
K=50 için olması gereken teorik kapasitans
C1=20pF
değişimine karşı önerilen devrenin empedansı kabul 75
70
edilebilir sınırlar içinde değişim göstermiştir. Bununla 65

beraber, Şekil 5’te 10 kat kuvvetlendirme için 1MHz 60

| ZGE |

55
frekansında giriş gerilimi ile giriş akımının zaman 50

ortamındaki analizi verilerek önerilen devre için faz farkı 45

40
incelenmiştir. Giriş akımı, giriş geriliminden yaklaşık 85° 35

ileridedir. Şekil 6’da farklı kuvvetlendirme katsayılarında 30

25
elde edilen giriş empedansları ile teorik giriş 20

empedanslarının frekans cevapları gösterilmiştir. Yaklaşık 100k 1M 10M

Frekans
2 dekatlık frekans değişiminde teorik sonuçlar ile
benzetim sonuçları birbirine yakın seyretmektedir. Şekil 6. Farklı kuvvetlendirme katsayıları için, elde edilen ve
teorik giriş empedanslarının frekans cevapları
 IV. UYGULAMA DEVRESİ
Uygulama olarak, önerilen devrenin kullanılabilirliğini
gösterebilmek için, tasarlanan devre, Şekil 7’de verilen
3. derece Butterworth alçak geçiren süzgeç devresinde
kullanılmıştır. Önerilen kapasite çarpıcı devre kullanılarak
gerçekleştirilen 3. derece alçak geçiren süzgeç ile ideal
kapasite kullanılarak gerçekleştirilen devrenin frekans
ortamı genlik sonuçları karşılaştırmalı olarak Şekil 8’de
gösterilmiştir. Burada 𝐿1 = 87𝜇𝐻, 𝑅1 = 400Ω seçilmiştir.
𝐶𝐸Ş1 için 30 kat kuvvetlendirme, 𝐶𝐸Ş2 için 10 kat
kuvvetlendirme yapılmıştır.
L1
VG VÇ
CEŞ1 CEŞ2
Şekil 7. 3. derece Butterworth alçak geçiren süzgeç devresi
1,0
0,8
0,6
VÇ / VG
0,4
0,2
eşdeğer devre kullanılarak yapılan benzetim
0,0 ideal kapasite kullanılarak yapılan benzetim
1k 10k 100k 1M
Frekans
Şekil 8. 3. derece Butterworth alçak geçiren süzgeç devresinin
frekans cevabı sonuçları
V. SONUÇ VE HEDEFLENEN ÇALIŞMALAR
Bu çalışmada, CFOA- kullanılarak yeni bir kapasite
çarpma devresi sunulmuştur. Önerilen devre, sinyal
işlemede kullanılan düşük frekanslı osilatörler gibi büyük
değerli kapasitelerin kullanılması gereken durumlarda çok
büyük yer kaplama sorununa çözüm getirmiştir. Devrenin
PSPICE programında benzetimleri yapılarak teorik
sonuçlarla karşılaştırılmıştır. Önerilen devrenin, sıcaklığa
karşı hassasiyeti oldukça azdır. Tek aktif eleman
kullanılması güç tüketimini azaltmıştır. Devrenin çalışma
aralığı 100KHz ile 6MHz arasıdır. Önerilen devrenin
uygulaması yapılarak kullanılabilirliği gösterilmiştir.
Hedeflenen gelecek çalışmalar arasında devrenin
elektronik olarak ayarlanabilir yapılması yer almaktadır.
KAYNAKÇA
[1] G. Di Cataldo, G. Ferri and S. Pennisi, “Active capacitance
multipliers using current conveyors,” Circuits Syst. 1998, vol. 4,
no. 1, pp. 343–346, 1998.
[2] Siddiqi, M. “Simple C-multiplier,” Journal of the Institution of
Electronics and Telecommunication Engineers 27.5 (1981), pp.
189-190, 1981.
[3] I. A. Khan and M. T. Ahmed, “OTA-based integrable
voltage/current-controlled ideal C-multiplier,” Electron. Lett., vol.
22, no. 7, pp. 365, 1986.
[4] I. A. Khan, M.T. Ahmed and N. Minhaj, “Novel electronically
tunable C-multipliers,” Electronics Lett., vol. 31, pp. 9–11, 1995.
[5] M. Siripruchyanan and W. Jaikla, “Floating capacitance multiplier
using DVCC and CCCIIs,” 2007 Int. Symp. Commun. Inf. Technol.,
pp. 218–221, Oct. 2007.
[6] M. Somdunyakanok, K. Angkeaw and P. Prommee, “Floating-
R1 capacitance multiplier based on CCDDCCs and its application,”
Tencon 2011-2011, vol. 1, pp. 1367–1370, 2011.
[7] E. Yuce and S. Minaei, “A modified CFOA and its applications to
simulated inductors, capacitance multipliers, and analog filters,”
IEEE Trans. Circuits Syst. Regul. Pap., vol. 55, no. 1, pp. 266–275,
2008.
[8] P. Silapan, C. Tanaphatsiri, and M. Siripruchyanun, “Current
controlled CCTA based- novel grounded capacitance multiplier
with temperature compensation,” APCCAS 2008 - 2008 IEEE Asia
Pacific Conf. Circuits Syst., pp. 1490–1493, Nov. 2008.
[9] A. A. Khan, S. Bimal, K. K. Dey, and S. S. Roy, “Current conveyor
based R- and C- multiplier circuits,” AEU - Int. J. Electron.
Commun., vol. 56, no. 5, pp. 312–316, Jan. 2002.
[10] A. M. Soliman, “A new filter configuration using current feedback
Op-Amp,” Microelectron. J. 29, vol. 29, pp. 409–419, 1998.
[11] S. A. Mahmoud and A. M. Soliman, “New MOS-C biquad filter
using the current feedback operational amplifier,” IEEE Trans.
10M Circuits Syst. I Fundam. Theory Appl., vol. 46, no. 12, pp. 1510–
1512, 1999.
[12] A. M. Ismail and A. M. Soliman, “Novel CMOS current feedback
Op-Amp realization suitable for high frequency applications,”
IEEE Trans. Circuits Syst. Fundam. Theory Appl., vol. 47, no. 6,
pp. 918–921, 2000.
[13] F. Kacar and H. Kuntman, “CFOA-based lossless and lossy
inductance simulators,” Radioengineering, vol. 20, no. 3, pp. 627–
631, 2011.
[14] W. Surakampontorn, V. Riewruja, K. Kumwachara, K. Dejhan,
“Accurate CMOS-based current conveyors,” IEEE Trans. on
lnstrumentation and Measurement, vol. 40, no. 4, pp.699-702,
August 1991.
[15] J. Carrillo, “Low-voltage wide-swing fully differential CMOS
voltage buffer,” Circuit Theory, pp. 122–125, 2011.
[16] The Mosis Service. “0.13µm IBM technology” Internet:
https://www.mosis.com/cgi-bin/cgiwrap/umosis/swp/params/ibm-
013/t97f_8hp_5lm-params.txt, [Dec.25,2014]