La memoria En este capitulo presentamos distintos aspectos sobre 1a memoria, tanto interna como externa, de un computador. En el primer caso nos centramos en la deseripeién de la estructura y funcionamiento de Ja memoria principal (Seccién 5.1.1), y de la memoria caché (Seccién 5.1.2) como medio para mejo- rar notablemente los tiempos de acceso del procesador al sistema de memoria, Posteriormente (Sec- cidn 5.2) describimos los distintos sistemas de memoria, considerados en su globalidad, y mostrando cémo existe una auténtica jerarquia, existiendo un compromiso entre velocidad y capacidad, y apo- yandose el funcionamiento de los mas répidos en los ms capaces de su nivel inmediato interior. cuanto a la memoria externa, se pasa revisin a los sistemas que tienen una mayor proyeccién: discos magnéticos (Seccién 5.3.2), cintas magnéticas (Seccidn 5.3.3) y discos épticos (Seccién 5.3.4), 5.1. Memoria interna En esta seceién se considerarén ls unidades de memoria semiconductoras (eto es, formadas por cuitos integrados) y que tienen mayor relacién diecta con el procesador: la memoria principal (Sec~ cid 5.1.1) y la memoria cache (Secei6n 5.1.2) 5.1.1. MEMORIA PRINCIPAL ‘La memoria principal de un computador esté organizada en grupos de elementos de memoria deno- minados palabras de memoria, Una palabra es el conjunto de bits que se puede leer o memorizar en un instante dado, y su numero de bits, n, se denomina longitud de palabra. La informacién, ya sean instrucciones o datos, se almacena en palabras de memoria, y ésta la podemos imaginar (Figura 5.1) ‘como un conjunto ordenado de palabras, a cada una de las cuales se puede acceder, para recuperar 0 ‘memorizar, indicando su direceién (posici6n relativa). Las longitudes usuales de palabras de memo- ria son 8, 16, 32 0 64 bits EJEMPLO 3.1 En una memoria de longitud de palabra de 16 bits, en cada palabra se puede almacenar una instruc- cin maquina (o una parte de ella) de 16 bits, o un dato numérico (o parte de é1) de 16 bits 0 1 car ter Unicode o dos caracteres ASCII de & bits. ——_«=p>aa>\_—_ CAPITULO 5 La memoria Diveccién — Contenico o [378 3785) 1 [2356 2356, 2 [_3ns — 3 [ar a 4 [7 287 — 326 4326 5 Tae oss [_ 3056 a) » Figura $.1. Diagrama simplificado de una memoria principal de 256 palabras (en realidad tant las direcciones como los contenidos son nimeros binaries), La Figura 5.2 muestra un esquema més detallado de la memoria principal de un computador. Para acceder (leer 0 escribir) a las posiciones de memoria, ésta dispone de un bus de direcciones de m hi- los y dos buses de datos! dem bits, uno de entrada y otto de salida, Ademiés, hay una entrada de con- trol, R/W’, para especificar si se desea leer (R/W” = 1) 0 escribir (R/W” = 0) en ella. También, como se vio en la Seccién 4.10, puede haber una sefial para seleccionar la memoria que denominaremos TO/M’. Bl funcionamiento de la memoria puede resumitse asf + Lectura de memoria: La unidad de control debe hacer legar al bus de direcciones (AB) la di- reecién de la posicién de memoria donde se encuentra la informacién a leer, Ademmis, debe ge- nerar las sefiales de control JO/M" = 0, R/W" = 1; al cabo de un cierto tiempo denominado tiem- po de acceso a memoria se obliene Ia informacién solicitada en el bus de salida (DBO), A ‘veces la memoria genera una sefal de estado denominada MFC (Memory Function Completed) que indica cusnde la informacién de salida es vélida, Como vimos en la Seccién 4.1 el proce- sador suele disponer de dos registros, uno de direccién (AR) y otro de datos (DR), a través de los cuales se efectian los intercambios con la memoria, Una operacién de lectura de memoria se simboliza de la siguiente manera DR MAR) Isl + Escritura de memoria: La wnidad de control debe hacer llegar al bus de direcciones (AB) Ia di- reccién de la posicién de memoria donde se desea escribir, y en bus de entrada de datos (DBD) 1 informaci6n a escribir. Ademés, debe generar Jas seBales de control [O/M’ = 0, RAW’ = 0. ‘Transcurride el tiempo de acceso a memoria se tiene garantfa de que la informacién se ha al- ‘macenado correctamente (MFC = 1). Una operacidn de escritura en memoria se simboliza asf: M(AR) DR [52] ‘Si una memoria tiene m hilos en el bus de direcciones se dice que tiene un espacio de direociones de 2" posiciones (direcciones de 0 a 2" ~ 1). En cuanto a las unidades de informacién direccionables pueden considerarse dos tipos de memoria + Memorias direccionables por palabras, en las que cada diteccién corresponde a una palabra cde memoria, de forma que dos direcciones consecutivas corresponden a dos palabras consecu- tivas de memoria * Con frecuencia en lugar de dos buses de datos, uno de entrada y otro desalida, slo se dispone de un nico bus bi lieecional, tanto para enteada como par salidaCAPITULO 5 La memoria ——_ip> ont Bus de entrada Bus de salida de datos de datos @BL, bits) (DBO, » bits) Bus de direccign (AB, m bits) Figura $2. Esquema de una memoria principal, mostrando sus buses de datos y direcciones,y las posibles sefiales de conte + Memorias direccionables por bytes, cn las que las dirccciones corresponden a bytes de me~ rmoria, En este caso las direceiones de inicio de cada palabra serian méltiplos del niimero de by- tes que incluye cada palabra, segtin se pone de manifiesto en el siguiente ejemplo. EJEMPLO 5.2 Sea una memoria direccionable por bytes y de longitud de palabra de m = 32 bits, en la que en cada palabra caben 4 bytes, y las ditecciones de comienzo de las palabras (Figura 5.3) son 0, 4, 8, 16, etc Obsérvese que. en binario, todas las direcciones de palabra acabardn con dos ceros, de forma de que sim-= 32, las direcciones de las palabras serfan las que se indican en la Tabla 5.1 Puede concluitse de este ejemplo que de los 32 bits de direccién, los 30 mas significativos iden- Lifican la palabra, y los dos menos significativos el byte dentro de la palabra. Cuando las palabras se organizan en la forma anteriormente indicada se tienen direcciones ali- neadas; ahora bien, como en realidad el direccionamiento de la memoria se hace por bytes, una pa- labra puede comenzar en cualquier posicién arbitraria, y si no coincide con un miltiplo del nimero de bytes por palabra se tienen direcciones no alineadas. Cuando una palabra incluye diversos bytes de un mismo dato o instrucei6a, segtin se coments en la Seccién 2.4 (Figura 2.22) el byte almacenado en Ia parte més baja de las direcciones de me- moria puede albergar los 8 bits menos significativos del dato o instructién, o los més significativos, segtin se siga el criterio del extremo menor o el criterio del extremo mayor, respectivamente. la Seccidn 3.2.3.4 describimos brevemente cémo esté constituida internamente una memoria RAM. Es conveniente recordar que, desde un punto de vista ecnolégica, hay dos tipos basicos de me- moria RAM: estiticas 0 SRAM y dinamicas 0 DRAM. Las memorias del primer tipo presentan, fren- teal segundo, la ventaja de una mayor velocidad (del orden de nanosegundos, ns, frente a decenas de nanosegundo), pero con las memorias del segundo tipo se obtienen mayores densidades de integra- cién, menor consumo de energia y resultan més baratasC173 CAPITULO 5 La memoria Palabra Direccidn en binario (bytes) Direecién HEX ° ‘0000 0000 0000 9000 900 9000 0000 0000 10000 0000 ‘9000 0000 0000 9000 6000 9000 0000 0100 ‘0000 0908 ‘0000 0000 0000 0000 600 0000 0000 1000 (0000 0008 '9000:0000 0000 9000 9000 0000 0000 1100 ‘2000 b90¢ ‘9000 0000 0000 9000 0000 9000 0001 0000 0000 0010 ‘9000 0000 0000 0000 0000 0000 0001 0100 000 0015 '9000:0000 0000 0000 9000 0000 0001 1000 (0000 0018 ‘9000 0000 0000 9000 0000 9000 0001 1100 ‘0000 o01¢ ‘0000 0000 0000 0000 000 0000 0010 0000 0000 0020 Tin ta ann 11 1111 1111 1111 0000. BEEF FFFO ALLL LUML ALLL L111 L111 1411 1411 0100 FEFF FERS TIAL TNL ALLL ALN LLL L111 1111 1000) FEFE FFFS, TULLMAN 1a 1 1111 1100. FFEF FEC ‘Tabla $.1. Dizeccionamiento por bytes en unt memoria con m = 32 bits En general, los accesos a memoria pueden tealizarse de tres formas: + Acceso por palabras: Esta es la forma normal de acceso, recuérdese que una palabra era el Conjunto de bits que se pueden leer o escribir en una operacién aislada de acceso a memoria, + Acceso por bytes: La memoria lee todas los bytes que componen la palabra a la que pertenc- cel byte, pero los no solicitados son ignorados por el procesador. En el caso de escritura de tun byte, la memoria dispone de circuitos de control que tinicamente hacen escribir el byte im- plicado en Ia operacién, dejando inalterados los otros bytes de Ia palabra a la que se accede, + Acceso por bloques: Con una gran frecuencia se solicta la lectura o escritura de posiciones consecutivas de memoria; tal es el caso que se presenta cuando se carga un programs en Ia me- ‘moria principal, ose salva el contenido de un archivo en memoria secundaria. Es posible trans- ferir bloques de informaci6a, siendo necesario indicar al sistema de memoria tan sélo la direc- ci6n inicial del bloque y su tamafo, Medidas de prestaciones Existen diversos pardmetros para determinar las prestaciones de la memoria, como son los siguientes: + Tiempo de acceso a memoria (i,)o latencia: Es el tiempo que transcurre desde el instante en que se presenta una direccién a la memoria y el instante en el que el dato queda memorizado 0 est disponible para ser usado + Tiempo de ciclo de memoria (1): El tiempo minimo que debe transcurir ene dos accesos su- + Ancho de banda (AB): Nimero méximo de bytes que se pueden transmit por segundo entre Ja memoria y l procesador. Este pardmetro no sélo depende del tiempo de acceso a memoria, sino también del nimeto de bytes a los que se puede aeceder en paralelo y de la eapacidad de ‘ransferencia del bus de interconexion entre memoria y procesador. Es conveniente indicar que cuando se transfiere un bloque de datos se obtiene un rendimiento ma- yor que si se transfiriesen dichos datos uno a uno. La primera palabra transferida consume un tiempo igual al de una palabra aislada (por ejemplo, 5 ciclos de reloj), pero cada una de las siguientes palabras del bloque puede consumir tan s6lo un ciclo de reloj, Una vez. que se dispone a la salida de la memo- ria de un dato leido, se consumira al menos otro ciclo de reloj para transfer cl dato por el bus al pro- ccesador, aunque esta operacién de transferencia puede solaparse con un acceso posterior ala memoriaCAPITULO 5 La memoria —\|——__ p> EMPLO 5.3 Suponiendo un procesador que consume 6 ciclos de reloj para acceder a una palabra, y 3 ciclos para accesos sucesivos, calcular el mimero de ciclos que se invierten desde que el procesador solicita un Dogue de 16 palabras consecutivas hasta que las recibe, SOLUCION ‘Tenemos que considerar los siguientes tiempos: + Transmisién de la direceién procesador —> memoria: 1 cielo. + Acceso a la 1. palabra del blogue: 6 ciclos. + Acceso a la 2. palabra del blogue: 3 ciclos (en el primero de ellos sinvulténeamente se trans- mite la 1.* palabra de memoria —» procesador), Acceso a la tercera palabra del bloque: 3 ciclos (en el primero de ellos simultneamente se tcansmite la 2, palabra de memoria —> procesador) + Acceso a la 16.* palabra del bloque: 3 ciclos (en el primero de ellos simultsneamente se trans- mite Ia 15~* palabra de memoria -> procesador) + Transmisién de la 162 palabra de memoria procesador: 1 cielo, Es decir: N,=14+6416-3+1=56-ciclos [53] Existen diversas técnicas para mejorar la velocidad de acceso a memoria; una de ellas se deno- mina entrelazado de memoria. Consiste en disponer varios, p, médulos de memoria en paralelo. Las conexiones se realizan de forma tal que los distintos médulos guardan posiciones conseculivas de memoria (Figura 5.3a); asf el médulo 0 contendrs las posiciones 0, p, 2p, 3p, ...: el segundo mé- Galo 1, p + 1, 2p +1, 3p +1, ete. y el médulo p-1, las posiciones, p-1, 2 - (p-1), ete. Cuando se desea acceder a una delerminada palabra, en realidad se acceden a p palabras consecutivas, B esquema de direccionamiento se muestra en la Figura $.3h; si cada médulo almacena q = 2 pa- Jabras y suponiendo que el nimero de médulos es p = 2, los primeros j bits scleccionarén Ia palabra de direccién j dentro de cada médulo, y los dlkimos k bits el médulo que contiene la palabra soli- citada. Palabra 0 Palabra 1 Palabrap—1 j bits kebits DiecciGn dentro de cada mésdlo Seleccién del médulo Figura §.3. Esquema simpliicado de un sistema de memoria entrelazada con cuatro médulosa>__—_- CAPITULO 5 La memoria EJEMPLO 5.4 ‘Una memoria dispone de 16 médulos entyelazadazos, cada uno de ellos de 1 Mpalabra. El esquema de direccionamiento de memoria serfa el siguiente: + Para direccionar dentro de cada médulo, serén necesarios 20 bits, ya que 2” = 1 Mega + Como hay 16 médulos, serfan necesarios 3 bits para idemtficar cada uno de ellos, ya que 2-16 En consecuencia, las direcciones serfan de 24 bits. Al leer, por ejemplo, la direccién A35B78, se leeria en los 16 médulos 16 las palabras de posicién A35B7, y de todas ellas la palabra solicitada se- ria la del médulo 8, 5.1.2. MEMORIA CACHE Aunque la memoria principal es muy répida (tiempos de acceso a una posicién de memoria del orden. de decenas de nanosegundo) es del orden de 20 veces mis lenta que el provesador (unos nanosegun- dos), por lo que esta Ultima unidad se ve frenada considerablemente cuando tienen que captar 0 es- cribir una palabra de memoria, Una forma de paliar este problema es utilizar una memoria caché que ces un sistema de almacenamiento de tecnologia més répida, intermedia entre Ia memoria principal y el procesador. En efecto, la memoria caché se suele implementar con circuitos SRAM (Sec- ‘cién 3.2.2.4) que es una tecnologia unas 10 veces més répida que la usada para la memoria principal (DRAM), aunque més cara, de mayor consumo de energia eléctrica y con la que se obtiene una me- nor miniaturizacién, La memoria caché es usada por el sistema de memoria para mantener Ia infé macién més comtinmente usada por el procesador, evitando asi Jos relativamente lentos accesos a la ‘memoria principal. ‘Tanto la memoria caché como 1a memoria virtual (que se analizard en la Seccién 9.4.5) se funda- ‘mentan en el concepto de localidad de las referencias, quc se basa en los siguiente hechos: cuando se ejecuta un determinado programa o se utiliza un grupo de datos, si se referencia un elemento es muy probable que los elementos cercanos a él tiendan a ser referenciados pronto (principio denomi- nado de localidad espacial); y. en segundo lugar, debido a que los bucles son muy frecuentes en pro- ‘gramaciGn, si se referencia un elemento, tender a ser nuevamente referenciado pronto (principio de ocalidad temporal). Como consecuencia, cuando el procesador requiere una informacién determi- nada, son técticas muy adecuadas: 4a) Recuperar no sélo el dato o instruccién requerida sino también los de direcciones préximas 2 €l (consideracién espacial). Ese grupo de direcciones adyacentes se denomina bloque de datos. 1b) Almacenar temporalmente el blogue de datos recuperado, en un subsistema con tiempo de acceso lo més préximo posible al del procesadar, ya que con gran probabilidad en un plazo de tiempo pequefio volverd a ser solicitado (consideracién temporal. La memoria caché es una memoria que se sitia entre el procesador y Ia memoria principal (Fi- ‘gura $.4) y, simplificadamente, funciona de la manera que se describe a continuacién, El procesador _gencra peticiones de acceso a memoria (Iectura o escritura) proporcionando direcciones de posicio- nes de memoria. El controlador de la caché, a partir de la direccién emitida por el procesador com- prueba si su contenido esta o no en la eaché; si lo esti, se produce un acierto en la caché y se real za Ia lectura o escritura en la caché. Si, por el contrario, no lo esté, se produce un fallo en la caché, ¥¥ como consecuencia de ello se carga en la caché un blogue de datos (linea de caché), que es un con- junto de palabras (64 bytes, por ejemplo) con dizecciones consecutivas que contiene la instruccién 0 dato solicitado, y, simulténeamente, se pasa el dato 0 instruccién solicitado al procesador. Una vez queCAPITULO 5 La memoria ——_> “Transferencia “Transferencia 4e palabras de blogues Procesador <> —Caché <> Memoria principal Figura 5.4. Conexisn de la memoria caché tun blogue de datos se lleva a la caché, se deja alli el mayor tiempo posible, Claramente el concepto de memoria caché aprovecha los principios de localidad espacial (se almacenan en ella ademés de los datos solicitados los préximos) y de Localidad temporal (los bloques de datos se mantienen en lo po- sible en la caché), Los chips de los procesadores actuales suelen incluir en su interior uno o varios niveles de eaché, y se puede utilizar otro nivel externo ms capaz, aunque més lento. ‘Mas detalles sobre Ia memoria caché se dan en la siguiente seccién. EJEMPLO 5.5 EI microprocesador Pentium IV dispone de tres cachés internas (LIT, LID y 12). La Ll es para al- macenar microoperaciones (12 Kmicrooperaciones), la LID para datos (8 KB) y la L2 para instruc- ciones y datos (256 0 512 KBytes). El procesador accede directamente a el nivel 1 (Lily LID), y el nivel I se comunica con el exterior tan s6lo a través del nivel 2 (L2), 5.2. Jerarquia de memoria El procesador es la unidad més répida del computador y debe captar instrucciones ¢ intercambiar da- ‘os con la memoria; por lo tanto, es conveniente que las Velocidades de funcionamiento de ambas uni dades sean del mismo orden de magnitud: sin embargo, esto no es asf. Los elementos de memoria més rpidos son los propios registros de uso general del procesador, pero éstos tienen una capacidad muy limitada, El siguiente tipo de memoria, en rapider, es la memoria caché, pero resulta también escasa y cara. La memoria principal es mucho mas capaz, pero también resulta insuficiente para gran canti- dad de aplicaciones y ademas es volatil ya que al desconectar su suministro de energia eléetrica se pierde la informacidn almacenada en ellos, Debido a ello es necesario disponer de ottos sistemas de ‘memoria que agrupamos bajo la denominacién de memoria externa, Considerando globalmente la forma de almacenamiento de informacién de un computador, se puede establecer una jerarquia de memoria (Figura 5.5), que hay que considerar bajo cuatro puntos de vista: 1a) Tamafo 0 capacidad, s, de almacenamiento suficiente b) Tiempo de acceso, 1, lo menor posible. ©) Ancho de banda, b, alto, 1) Coste por bit, ¢, reducido. En el nivel superior se encuentran los registros internos de la unidad de procesamiento, y en el in- ferior las cintas magnéticas. Puede observarse (segtin se simboliza en la Figura 5.5), que cuanto ms alto es el nivel menor es su capacidad, pero Ta velocidad es mayor; en concreto, se verifica SSS Sa b> ie > oe [5.4]| CAPITULO S La memoria Nivel cache (SRAM) ‘Memoria principal 2 (DRAM) Nivel Discos magnéticos 3 (Winchester) Nivel Cintas magnéticas 4 (DAT, ete) ss cumane mo owkmen ie wp ot 2 caracipap ———+ Figura 5. Jerarquia de memoria. procesador es el elemento principal del computador, ya que desde alli se controla el funciona- miento completo de éste y en él se hace el tratamiento de los datos. Interesa que las instrucciones y Jos datos con los que en un momento dado va a operar el procesador estén lo més préximos a él; es decir, en el nivel més alto de Ia jerarquia, En la seccién anterior (Seccién 5.1.2) vimos emo la caché trata de cubrir este objetivo. De forma similar actta la memoria virtual, que seré estudiada en la Sec- ci6n 9.4.5, general, cuando se solicita el contenido de una direccién de memoria en un determinado nivel y se encuentra alli se dice que se ha producido un acierto, y si no es asi, un fallo. Por lo ge~ neral, se satisface la propiedad de inclusién, sega la cual la informacién en un determinado ni- vel se encuentra replicada en niveles inferiores, Cuando se produce un fallo en un determinado vel, se copia el bloque de datos del nivel inmediatamente inferior, dentro del cual se encuentre la informacién solicitada: en el caso de 1a memoria virtual la transferencia se produce entre disco y ‘memoria principal y el bloque de datos se suele denominar pégina. Una vez que una direccién std en los niveles superiores de la jerarquia (registros o caché) el procesador accede directamen- tea leer o escribir. Existen sistemas de escritura inmediata en los que en las operaciones de es- critura se copian los datos en todos los niveles de la jerarquia donde se encuentran, Se obtienen nejores prestaciones con los sistemas de postescritura, sein los cuales inicialmente s6lo se mo- difican los datos en el nivel superior. En este caso, cada bloque mantiene un bit de modificacién (bm) que se hace cero en el momento de cargarse el bloque en un nivel, y se hace uno caso de que el procesador escriba en él; en otras palabras el bit de modificacién indica si el contenido del blo- que coincide (bm = 0) 0 no (bm = 1) con la copia de ese boque en el nivel inmediatamente in- ferior, Segiin se van ejecutando los programas el nivel correspondiente se iré llenando de informacién, Iegindose a la situacién en la que esté completamente Ileno. En este caso al tener que introducir un nuevo bloque, un algoritmo de reemplazo debe decidir qué bloque de datos debe desalojarse para acoger al nuevo, Caso de que el bit de modificacién del bloque a desalojar sea cero, puede sobrescri- birse sin mas, ya que existe una copia exacta de él en el nivel inmediatamente inferior; si, por el con- trario, el bit de modificacién es uno, antes de alojar el nuevo bloque hay que actualizar la copia del antiguo existente en el nivel inmediatamente inferior.CAPITULO 5 La memoria ———_ Ep Se denomina tasa de aciert0s, fyncn de un determinado nivel i al cociente entre el nimero de accesos realizados con éxito y el mimero total de accesos a ese nivel: y tasa de fallos, tyr... de un determinado nivel jal cociente entre el niimero de accesos realizados sin éxito y el ntimero total de accesos a ese nivel. También se suele medir el volumen de aciertos y fallos en porcentajes (7%), Conociendo el tiempo de acceso de cada sistema de memorizacién en cada nivel, podemos obte- ner el iempo medio de acceso a un nivel i con la siguiente expresién: fas = Coons “10+ Cates fd) [55] donde f, representa el tiempo de acceso del sistema de almacenamiento del nivel i 5.3. Memoria externa En este apartado vamos a presentar una serie de dispositivos, basados en principios magnéticos y 6p- ticos, que son periféricos que actian como prolongacién de la memoria principal. El conjunto se es- tos dispositives constituye la memoria externa del computador, y trata de solventar el problema de Ja volatilidad y de la relativa pequeiia capacidad de la memoria interna. Los principales soportes que se utilizan como memoria extema (también denominada memoria auxiliar 0 masiva), y que describi- remos en las secciones siguientes, son: + Memorias magnéticas: — Disco magnétice. — Cinta magnética, + Memorias épticas: — CD-ROM (Disco compacto). — DVD-ROM (Disco digital verssti). Previamente daremos unas ideas basicas communes a todos los dispositivos magnsticos, indicando Ja forma de grabar y de leer Ia informacién. 5.3.1. ESCRITURA Y LECTURA DE INFORMACION EN FORMA MAGNETICA Los discos y cintas magnéticas contienen soportes de informacién constituidos por un sustrato, de plistico o aluminio, recubierto por un material magnetizable, tadicionalmente éxido férrico u éxido de cromo (Figura 5.6). La informacién se graba en unidades elementales o celdas que forman lineas o pistas, Cada celda puede estar sin magnetizar 0 estar magnetizada en uno de dos estados o campos miagnéticos: norte (N) 0 sur (S). Los ceros y unos se pueden representar de muy diversas formas: mag- netizacién N 0 S, cambio o no cambio de magnetizacién respecto a la celda anterior, etc. La celda se comporta como un elemento de memoria ya que almacena un bit, Para escribir 0 leer en una celda se utilizan sefiales eléetricas que actian en una cabeza o cApsula de lectura/escritura, como la que es- ‘quemiticamente se muestra en la Figura 5.6. Para escribir en una celda, una vez posicionada la cabeza sobre ella, se hace pasar por el devant do de escritura un pulso de corriente (del orden de 10 a 200 mA), que crea un campo magnético den- tro del cual queda inmersa la celda del soporte. Dependiendo del sentido de la corriente (como el que se indica en la figura, o en sentido contrario) asf serd la polaridad del campo magnético creado y, por tanto, el estado en que queda magnetizada la celda