Aesi 3

Tema III Sistemas combinacionales.
Introducción 1
Los sistemas combinacionales son aquellos que solo dependen del estado actual de las
entradas, y no de la historia pasada de sus salidas, como es el caso de los sistemas
secuenciales que trataremos en el siguiente tema. En ese sentido las puertas lógicas
aisladas, estudiadas en el tema anterior, son sistemas combinacionales, nos basta indicar
el estado de las entradas, para conocer sus salidas. MSI hace referencia a Médium Scale
Integration y son aquellos bloques integrados que contienen entre 12 y 100 puertas. Su
estudio es interesante porque constituyen bloques con una función particular concreta, el
resto de circuitos integrados de cualquier escala de integración se construyen reuniendo
e interconectando dichos bloques.
entradas Sistema
Salidas = f(entradas)
combinacional
Presentación creada por Agustín Borrego Colomer para el módulo AESI del ciclo semipresencial STI
Decodificador 2
Es un bloque combinacional que tiene como entrada una serie de bits que forman un
código y una serie de patillas de salida que lo decodifican. Si el decodificador es binario
tendrá n patillas de entrada y 2n de salida.
Entrada Salidas
Decodificador decodificadas
código
Funcionamiento de un decodificador I 3
Decodificador binario a octal. Entrada código de tres bits binario (bits C,B,A), salida cifra
octal que le corresponde (Q7,Q6,...,Q0).
Funcionamiento de un decodificador II 4
Decodificador binario a octal. Entrada código de tres bits binario (bits C,B,A), salida cifra
octal que le corresponde (Q7,Q6,...,Q0).
Ejemplo de decodificador integrado: binario a octal 5
La entrada constará de 3 patillas correspondientes al código binario, la salida constará de

8 patillas, cada una indicando la cifra octal que decodifica cada una de las combinaciones
binarias de entrada.
Ejemplo de decodificador integrado: BCD a decimal 6
La entrada constará de 4 patillas correspondientes al código BCD, la salida constará de

10 patillas, cada una indicando la cifra decimal que decodifica cada una de las
combinaciones BCD de entrada.
Ejemplo de decodificador integrado: binario a hexadecimal 7
La entrada constará de 4 patillas correspondientes al código binario, la salida constará de

16 patillas, cada una indicando la cifra hexadecimal que decodifica cada una de las
combinaciones binarias de entrada.
Ejemplo de decodificador integrado: dual binario 2-4 8
En cada integrado hay dos bloques cada uno con una entrada de dos patillas
correspondientes al código binario, la salida constará de 4 patillas, cada una indicando la
cifra en base 4 que decodifica cada una de las combinaciones binarias de entrada.
Displays de 7 segmentos 9
Son componentes optoelectrónicos compuestos de leds formando un segmento alargado

y se utilizan para representar números. Hay de dos tipos:
-Anodo común: Todos los ánodos se unen dejando accesibles solo los cátodos de los leds,
requiere un 0 lógico para encender cada segmento.
-Cátodo común: Todos los cátodos se unen dejando accesibles solo los ánodos de los leds,
requiere un 1 lógico para encender cada segmento.
Ejemplos de decodificador: BCD a 7 segmentos TTL 10
La entrada consta de cuatro patillas con el código BCD, la salida de 7 con la combinación
adecuada para presentar el número decimal correspondiente en un DISPLAY de 7
segmentos.
7447 funcionamiento normal 11
Las entradas especiales LT,BI y RBI están a 1 ó inactivas.
Estas son las figuras obtenidas para cada una de las combinaciones de entrada.
7447 patillas especiales: LT (Lampara Test) 12
Cuando la entrada LT esta a 0, independientemente del resto de patillas, todos los

segmentos del display se encienden, sirve para verificar que todos los segmentos esten
correctos.
7447 patillas especiales: BI (Blanking Input) 13
Cuando la entrada BI esta a 0, y no actua la entrada LT, todos los segmentos del display
se apagan. Colocando esta entrada a una señal cuadrada que varie de estado lógico cada
cierto tiempo puede conseguirse que el número en el display parpadee.
7447 patillas especiales: RBI y RBO 14
Cuando la entrada RBI (Ripple Blanking Input) esta a 0, y tanto LT como BI no actuan, el
display se apagará cuando la combinación de entrada sea 0000, esa circunstancia la
señaliza la patilla BI/RBO actuando como salida (RBO Ripple Blanking Output) con un
estado lógico 0. Puede servir para apagar los ceros no significativos (colocados a la
izquierda de un número).
Ejemplos de decodificador: BCD a 7 segmentos CMOS 15
La entrada consta de cuatro patillas con el código BCD, la salida de 7 con la combinación
adecuada para presentar el número decimal correspondiente en un DISPLAY de 7
segmentos.
Ampliar la función de decodificación I 16
Ampliar la función de decodificación II 17
Realizar funciones lógicas con decodificadores I 18
Realizar funciones lógicas con decodificadores II 19
Decodificadores disponibles para simular 20
Simulador de circuitos digitales versión 0.9.5:
Logisim versión 2.3.0:
Codificador 21
Es un bloque combinacional que tiene 2n entradas y n salidas, de tal modo que cuando se
activa una de las entradas, en la salida aparece la combinación binaria correspondiente
al número asignado a la entrada.
Generalmente los codificadores tienen prioridad, en el sentido de estar diseñados para
codificar la entrada de mayor peso cuando hay varias activas.
Codificador n salidas
2n entradas
código
Funcionamiento de un codificador: Prioridad 22
Cuando existe más de una patilla activa (por 0s en este caso) se codifica la de mayor
peso (en este caso I6), la codificación de salida es negada dando 001 en lugar de 110.
Funcionamiento de un codificador: patilla EI 23
Si EI (Enable Input) está a 1 el circuito no está habilitado y todas las salidas serán 1.
Funcionamiento de un codificador: patilla EO 24
Si no hay ninguna entrada activa (ningún 0) las salidas todas a cero y la patilla E0
(Enable Output) se coloca a 0 para indicar esta circunstancia.
Funcionamiento de un codificador: patilla GS 25
La patilla GS (Group Signal) se coloca a 0 para indicar que al menos existe una patilla de
entrada activa (con 0 lógico).
Ampliar la función de codificación: EI 26
Ampliar la función de codificación: Entradas activas ≤ 7. 27
Ampliar la función de codificación: Entradas ≥ 8 28
Codificadores disponibles para simular 29
Multiplexor 30
Es un bloque combinacional que tiene 2n canales de entrada de m bits, una entrada de

selección de n bits y un canal de salida de m bits.
Mediante la combinación de bits de la entrada de selección se selecciona uno de los
canales de m bits de la entrada para presentarlo a la salida. En esencia funciona como un
conmutador mecánico controlado electrónicamente.
2n canales 1 canal
m bits m bits
Selección n bits
Funcionamiento de un multiplexor: EI 31
Multiplexor de dos canales de 1 bit con entrada de habilitación EI.
Funcionamiento de un multiplexor: Selección 32
Multiplexor de dos canales de 1 bit con entrada de habilitación EI.
Ejemplo de multiplexor integrado: 2 canales 4 bits 33
Multiplexor de dos canales de 4 bits con habilitación de salida OE (Output Enable

activa por 0).
Ejemplo de multiplexor integrado: 8 canales 1 bit 34
Multiplexor de ocho canales de 1 bit con habilitación de entrada E (Enable activa por 0)
y salida invertida (Z).
Ejemplo de multiplexor integrado: doble de 4 canales 1 bit 35
Dos multiplexores de 4 canales de 1 bit con habilitaciónes de entrada separadas para

cada mutiplexor. Ea y Eb (Enables activas por 0). Las entradas de selección (S1 y S0) son
comunes a ambos multiplexores.
Ampliar la función de multiplexación: nº de canales I 36
Multiplexor de 8 canales de 1 bit con 2 multiplexores de 4 canales de 1 bit y puertas.
Ampliar la función de multiplexación: nº de canales II 37
Multiplexor de 8 canales de 1 bit con 3 multiplexores de 4 canales de 1 bit.
Ampliar la función de multiplexación: nº de canales III 38
Multiplexor de 16 canales de 1 bit con 2 multiplexores de 8 canales de 1 bit y puertas.
Ampliar la función de multiplexación: nº de bits por canal 39
Multiplexor de 4 canales de 2 bits con 2 multiplexores de 4 canales de 1 bit.
Ampliar la función de multiplexación: todo 40
Multiplexor de 8 canales de 2 bits con 6 multiplexores de 4 canales de 1 bit.
Realización de funciones lógicas con multiplexores I 41
Hay 4 casos para cada combinación de las variables c,b y a: La función es 0 en ambas
partes de la tabla, ó es 1, ó es igual a la variable d ó es la inversa de dicha variable.
Realización de funciones lógicas con multiplexores IIa 42
Dividimos la tabla de verdad en 4 partes. Realizamos en una 1ª etapa las funciones de

los paréntesis (variables b y a) y en una 2º etapa la función de las variables d y c.
d ⋅c  b ⋅a 
d ⋅c 1
Realización de funciones lógicas con multiplexores IIb 43
Dividimos la tabla de verdad en 4 partes. Realizamos en una 1ª etapa las funciones de

los paréntesis (variables b y a) y en una 2º etapa la función de las variables d y c.
d ⋅c  b ⋅a  b ⋅
a  b ⋅a 
d ⋅c  b ⋅a  b ⋅a
  b ⋅a 
Multiplexores disponibles para simular 44
Demultiplexor 45
Es un bloque combinacional que tiene un canal de entrada de m bits, una entrada de

selección de n bits y 2n canales de salida de m bits.
Mediante la combinación de bits de la entrada de selección se coloca el canal de entrada
en uno de los 2n de salida. Realiza la función inversa a la del multiplexor.
1 canal 2n canales
m bits m bits
Selección n bits
Funcionamiento de un demultiplexor 46
No existe un bloque especifico para realizar la función de demultiplexación, se utilizan

para ese propósito decodificadores con entrada de habilitación.
Ampliar la función de demultiplexación: d=1 47
Ampliar la función de demultiplexación: d=0, sel<16 48
Ampliar la función de demultiplexación: d=0, sel>15 49
Demultiplexores disponibles para simular 50
Comparador 51
Es un bloque combinacional que tiene como entrada dos canales de entrada de n bits, A y
B y tres salidas para indicar si el número introducido en el canal A es mayor, igual ó
menor que el introducido en el canal B. Dispone de forma habitual de tres entradas para
ampliación y usos especiales.
Canal A A<B
n bits
A=B
Canal B A>B
n bits
Entradas ampliación
Funcionamiento de un comparador: normal A>B 52
Funcionamiento de un comparador: normal A=B 53
Funcionamiento de un comparador: normal A<B 54
Funcionamiento de un comparador: especial A≤B 55
Funcionamiento de un comparador: especial A≥B 56
Ampliar la función comparación: A7...4≠B7...4 57

Ampliar la función comparación: A7...4=B7...4 y A3...0≠B3...0 58
Ampliar la función comparación: A7...4=B7...4 y A3...0=B3...0 59
Comparadores disponibles para simular 60
Sumador 61
Es un bloque combinacional que tiene como entrada dos canales de n bits, A, B y una
salida de n+1 bits (incluyendo el acarreo de salida, Cout) con el resultado de A+B. Posee
también una entrada de acarreo (Cin) para ampliaciones.
Canal A
n bits A+B
Canal B n+1 bits
n bits
Funcionamiento de un sumador: Diseño sumador 1 bit I 62
C o = A 0⋅C i B 0⋅C i B 0⋅A 0

S o =B 0  A 0
 Ci
Funcionamiento de un sumador: Diseño sumador 1 bit II 63
C o = A 0⋅C i B 0⋅C i B 0⋅A 0

S o =B 0  A 0
 Ci
C o = A 0⋅C i  B 0⋅C i B 0⋅A 0 = A 0⋅C i⋅B 0⋅C i⋅B 0⋅A 0
Ampliar la función sumadora: sumador serie de 4 bits 64
Ampliar la función sumadora: sumador paralelo de 4 bits 65
Ampliar la función sumadora: sumador de 8 bits 66
Sumadores disponibles para simular 67
ALU (Aritmetic Logic Unit) 68
Es un bloque combinacional que tiene como entrada dos canales de n bits, A, B y una
salida de n+1 bits (incluyendo el acarreo de salida, Cout) con operaciones tanto
aritméticas (suma, resta, etc.) como lógicas (complemento, AND, OR, etc.) sobre los dos
operandos, dependiendo del estado de unas patillas de control.
Canal A
n bits Resultado
Canal B n+1 bits
n bits
Entradas de control
Funcionamiento de una ALU: patillaje 74181 69
Funcionamiento de una ALU: tabla 74181 70
Funcionamiento de una ALU: esquema interno 74181 71
ALUs disponibles para simular 72

No existe componente específico pero puede diseñarse facilmente con estos otros:
Librería Ampliación_combinacional 73
He diseñado una librería que puede cargarse en el programa Logisim llamada Ampliación_combinacional y
que permite simular alguno de los integrados de la serie 74xx combinacionales, hay dos subcircuitos para
cada integrado, uno con el sufijo _i con el esquema interno y otro con sufijo _bp que utiliza el anterior pero le
añade el número de integrado y un texto identificativo en cada patilla. El primer subcircuito se utiliza tal cual,
el segundo hay que utilizarlo con el procedimiento de copia-pega.

Aesi 3

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Aesi 3

Uploaded by

Copyright:

Available Formats

Tema III Sistemas combinacionales.

Tema III Sistemas combinacionales.

Tema III Sistemas combinacionales.

Ejemplo de decodificador integrado: binario a octal 5

La entrada constará de 3 patillas correspondientes al código binario, la salida constará de

Tema III Sistemas combinacionales.

Ejemplo de decodificador integrado: BCD a decimal 6

La entrada constará de 4 patillas correspondientes al código BCD, la salida constará de

Ejemplo de decodificador integrado: binario a hexadecimal 7

La entrada constará de 4 patillas correspondientes al código binario, la salida constará de

Tema III Sistemas combinacionales.

Ejemplo de decodificador integrado: dual binario 2-4 8

Son componentes optoelectrónicos compuestos de leds formando un segmento alargado

Tema III Sistemas combinacionales.

Ejemplos de decodificador: BCD a 7 segmentos TTL 10

7447 funcionamiento normal 11

Las entradas especiales LT,BI y RBI están a 1 ó inactivas.

Tema III Sistemas combinacionales.

7447 patillas especiales: LT (Lampara Test) 12

Cuando la entrada LT esta a 0, independientemente del resto de patillas, todos los

7447 patillas especiales: BI (Blanking Input) 13

Tema III Sistemas combinacionales.

7447 patillas especiales: RBI y RBO 14

Ejemplos de decodificador: BCD a 7 segmentos CMOS 15

Tema III Sistemas combinacionales.

Ampliar la función de decodificación I 16

Ampliar la función de decodificación II 17

Tema III Sistemas combinacionales.

Realizar funciones lógicas con decodificadores I 18

Realizar funciones lógicas con decodificadores II 19

Tema III Sistemas combinacionales.

Decodificadores disponibles para simular 20

Simulador de circuitos digitales versión 0.9.5:

Logisim versión 2.3.0:

Tema III Sistemas combinacionales.

Funcionamiento de un codificador: Prioridad 22

Funcionamiento de un codificador: patilla EI 23

Tema III Sistemas combinacionales.

Funcionamiento de un codificador: patilla EO 24

Funcionamiento de un codificador: patilla GS 25

Tema III Sistemas combinacionales.

Ampliar la función de codificación: EI 26

Ampliar la función de codificación: Entradas activas ≤ 7. 27

Tema III Sistemas combinacionales.

Ampliar la función de codificación: Entradas ≥ 8 28

Codificadores disponibles para simular 29

Simulador de circuitos digitales versión 0.9.5:

Logisim versión 2.3.0:

Tema III Sistemas combinacionales.

Es un bloque combinacional que tiene 2n canales de entrada de m bits, una entrada de

Multiplexor de dos canales de 1 bit con entrada de habilitación EI.

Tema III Sistemas combinacionales.

Funcionamiento de un multiplexor: Selección 32

Multiplexor de dos canales de 1 bit con entrada de habilitación EI.

Ejemplo de multiplexor integrado: 2 canales 4 bits 33

Multiplexor de dos canales de 4 bits con habilitación de salida OE (Output Enable

Tema III Sistemas combinacionales.

Ejemplo de multiplexor integrado: 8 canales 1 bit 34

Ejemplo de multiplexor integrado: doble de 4 canales 1 bit 35

Dos multiplexores de 4 canales de 1 bit con habilitaciónes de entrada separadas para

Tema III Sistemas combinacionales.

Ampliar la función de multiplexación: nº de canales I 36

Multiplexor de 8 canales de 1 bit con 2 multiplexores de 4 canales de 1 bit y puertas.