Teoria de circuitos digitales secuenciales ss GEIKiAt22.1 22.2 22.3 22.4 22.5 22.6 en B- Capitulo 22 Electronica Digital Introducci6n Contadores de rizado Contadores sincrénicos Contadores binarios en circuito integrado Contadores decadales en circuito integrado. El 74LS192 Contadores de division por N Experimento 22.1 Resumen Preguntas y Respuestas CENET + Curso Prictico de Electron__ CBB Sica Digital - Teoria Contadores digitales Los contadores son circuitos digitales de propdsito especifico construidos a partir de flip-flops y disefiados especialmente para las tareas de conteo. Su funcidn es la de contar eventos segun los requisitos del sistema para el cual trabajan. Casi cualquier aplicacién digital de mediana complejidad contiene varios contadores. Muchos de los problemas y aplicaciones de la electrénica digital se resuelven mediante el uso de estos utiles dispositivos. 22.1 Introduccion noce también con el nombre Para examinar en detalle Los contadores constituyen de contador de 4 bits asincré- la operaci6n del contador, re- uno de los mejores recursos nico. Observe que el reloj se fiérase a los diagramas de para la solucién de problemas _conecta al primero de los flip- tiempo que se han incluido con yeldesarrollo de aplicaciones flops de la cascada, y que los el circuito en la figura 22.1, y en electrénica digital. Su fun- _relojes de los biestables sub- _recuerde que, de acuerdo a la cién es simple y directa: con- siguientes se derivan de las _simbologia de los flip-flops tar, Sin embargo, aplicaciones _salidasde los flip-flops que los _diagramados, estos se disparan tan complejas ¢ interesantes preceden. De ahfsunombre de _ con los bordes de bajada de los como Ia construccién de fre- contador de rizado y su con- _ pulsos presentes en sus respec- cueneimetros y de convertido- dicién de asinerénico, tivas entradas de reloj. Con- res de andlogo a digital pue- centremos nuestra atencién den Ievarse a la practica me- Para que el contador ope-_porahoraen el primer flip-flop diante el uso de contadores _resincrénicamente, esmecesa- de la cascada, esto es, el flip- controlados adecuadamente. rio que los pulsos de reloj del flop No. 0. En el transcurso de este capi- sistema Heguen simulténea- tulo se estudiarén las modali- entradas de Como ya se mencioné, dades més importantes de con- _reloj de los flip-flops que lo todos los flip-flops del siste- tadores, asf como también los componen. Observe, ademas, ma se han conectado para ircuitos integrados comercia- que las entradas J y K de to- operar en la modalidad de les més representativos. dos los flip-flops estan unidas flip-flops tipo T. Por tanto, la entre sf, ala vez que se las ha salida del primero, QO, cam- 22.2 Contadores de conectado a un nivel légico _ biard de estado (conmutard), rizado alto. En consecuencia, todos cada vez que en su entrada de EI més sencillo de los conta- los biestables se comportan _reloj se presente un borde de dores digitales es el denomi- como flip-flops tipo T en bajada. En la figura 22.1 se nado contador de rizado,cuyo modo de conmutacién, pues muestra entonces el diagrama diagrama se ilustraen la figu- todas las entradas Tseencuen- que representa los valores co- ra 22.1, Este circuito se co- tran conectadas a | l6gico.__rrespondientes a Ia salida del ti¢o de Electronica Digital Moderna * CEMETElectronica Digital - 22. Contadores di Vee oo ar ae a3 Tro? TP ero T/ FF29| TP FF3? LK CLK 1—cpcuk L_cbcik KG k ie Kk 6G Reset Pulsos Figura 22.1 Contador de rzado de 4 bitsy sus correspondlentes de roo) dlagramas de tiempo la salida del flip-flop anterior, los pulsos iniciales de reloj ck SSUULUUUULUL —o sea, Q0. Estoes, lasalidadel _ presentes a la entrada del flip- oS FLILILELY flip-flop No. 0 acttia a modo flop QO ha sido dividida por arf__I--L_I--1_ _derelojdel segundo flip-flop, 16, 0 sea, 2", en donde n es el 5 ___ ——__ 2830 comportamiento es en- niimero de etapas o de flip- ee i tonces similar al del No. 0. flops en el contador. 99) —————_—F Como resultado, el No. 2 cam- primer flip-flop. Hemos su- puesto que todos los flip-flops han sido inicializados a cero. Observe con cuidado que en las transiciones positivas del reloj (de bajo a alto) no se producen cambios en el esta- do del flip-flop. Si comparamos la forma de onda resultante en QO con el tren de pulsos de reloj ala entrada del contador, notare- mos que su frecuencia es exac- tamente la mitad. Es decir, por cada dos pulsos de reloj se ob- tiene un pulso a la salida QO. Traslademos nuestra atencién ahora al segundo flip-flop de la serie, el No. 1. La entrada de reloj de este flip-flop reci- be los pulsos que provienen de biard de estado cada vez que a su entrada de reloj Iegue un flanco de bajada, y, por tanto, sus cambios de estado ocurri- rn cada vez que la onda QO cambie de alto a bajo. Obser- ve que la frecuencia de QI es la mitad de la de QO. El anilisis del comporta- miento del flip-flop No. 2 pro- cede de manera similar al del No. 1, asi que la frecuencia de los pulsos presentes a la sali- da Q2 serd la mitad de los de QI. Igualmente, la frecuencia de la onda en QB serd la mitad de la de Q2. Es decir, cada una de las etapas subsiguientes di- vide por dos la frecuencia de los pulsos que se presenten en su entrada de reloj. En total, para este caso, la frecuencia de Si ahora trasladamos los valores de las salidas de los flip-flops a una tabla de ver- dad, figura 22.2, asumiendo que QO corresponde al bit ‘menos significativo de los c6- digos binarios generados, lle- garemos a la conclusién de que Ia secuencia de nimeros obtenidos en el proceso corres- ponde sencillamente a los nti- ‘meros binarios del 0000 al 1111, Por tanto, el sistema de 4 flip-flops que se acaba de describir se comporta como un contador binario ascendente de 4 bits. Examinando en de- talle el diagrama de tiempos asociado a este proceso, nota- ‘mos también que en t8 los cua- tro flip-flops de la cadena se han ido a cero légico todos, y que, por tanto, el sistema se ha CENT + Curso Prictico de Electronica Digital a5) —$BB Sica Digital - Teoria 22. 3 Contadores como éste hace que todos los cronicos flip-flops cambien al unfsono, La sencillez y utilidad de los _independientemente del nime- 12 contadores de rizado es inne- ro de etapas del contador. tg gable. Sin embargo, los pulsos t4_ dereloj que hacen que los flip- Enlafigura 22.3 se mues- ts flops de Ja cadena cambien, tra el circuito que implementa te deben propagarse de flip-flop a un contador s{ncrono médu- 17 enflip-flop, de ahf su nombre Io 16, Note c6mo ahora los pul- '8 —_ decontadorde rizado. Portan- _ sos de reloj se conectan de igual '9 to, su velocidad de operacién manera a todos los flip-flops 110 es limitada debido alanecesi- que componen al contador. Las tit dad de esperar a que la infor- compuertas A y B se encargan 12 macién de reloj se propague de controlar las entradas de los 113 hastael titimode los flip-flops _ flip-flops 2 y 3 asegurando asf ‘14 que lo componen. que sus cambios obedezcan a ne. Ia secuencia binaria que se de- Figura 222 Tabla de verdad que Los contadores sincronos sea implementar. resulta de fa operacisn del reducen significativamente el SERGE TE A retraso inherente a la propaga- 22.4 Contadores reinicializado a cero. En con- _ ciénen cadena del reloj yevitan binarios en circuito secuencia, con el préximo — losproblemas de glitchesasocia- integrado flanco de bajada, el contador dos con loscontadores derizado Aunque es posible construir con- comenzaré un nuevo ciclo de cuya cuenta es abruptamente _ tadores de cualquier modalidad conteo a partir de 0000. Se reinicializada por medios exter- _y capacidad a partir de flip-flops dice entonces que el contador nos para conseguir unconteoen _ JK sencillos, resulta convenien- es médulo 16, paraindicar que un médulo N predeterminado. te hacer uso de los contadores posee 16 estados 0 cuentas di- Loscontadores sincronos posen _prefabricadosen circuito integra- ferentes que se repiten cfcli- un reloj comin que se conecta _ do, de los cuales hay una amplia camente. a todos los flip-flops. Un reloj _variedad.en el mercado de com- oz +4Nce oo e oo ° tr oft tts oft fs oft tf ow LK F-F3 - K o Pulsos de entrada Figura 22.3 Cireuito que correspond a un contador sincrénico de 4 bits {358) — eo Prdctico de Electrénica Digital Moderna» CauCiTElectronica Digital =22: es ponentes electrnicos. Bn lo que sigue, se discuten algunos de los ms representativos. 22.4.1 Un contador binario de 4 bits. El 74LS93 E17493 es un sencillo contador binario de4 bits conformado por un flip-flop, QA, seguido de tres flip-flops en cascada que se ‘comportan como un contador médulo 8, En la figura 22,4 se muestra su configuracién de pi- nes, su diagrama funcional y su tabla de verdad. Si el pin de sa- lida QA se conecta a la entrada B, el circuito que resulta es un contador de rizado médulo 16, Las entradas R01 y R02 proce- sadas por la compuerta AND configuran el CLEAR para las ‘cuatro etapas del contador. En a figura 22.5 se mues- trade qué manera puede conec- tarse uno de estos contadores para que opere médulo 10 y también para operacién médu- lo 12, valigndose para ello de la compuerta AND interna. fin de desarrollar la logica necesaria para inicializarel contador en el momento oportuno. Tenga en ‘cuenta, eso si, que esta modali- dad de operacién genera glit- ches, los cuales, dependiendo del circuito que haga uso del contador pueden resultar 0 no perjudiciales, Estos glitches se originan porque el contador ocupa, por un instante muy bre- ve, un estado que no hace parte de los estados normales de su secuencia de conteo. Input 4 SES eae 14 input Roc) 2: A3NC Rog) 3: A204 Es 1100 NC 4—VT=" Roe) Qo Vec 5] NC 6 Ne 7 even eny Ro) Rov) “2 22.4.2 Un contador ascendente/ descendente. El 74LS193 El 74LS193 es un contador binario sincrono de 4 bits, con capacidad para contar en progresin ascendente o des- Figura 22.4 Configuracién de pines, diagrama funcional y tabla de verdad del 74,893 (2) 1 be-ae 1) cendente. Permite, ademas, una reinicializacién directa a cero por medio de un pin de CLEAR, asf como también la prefijaci6n a un valor inicial cualquiera utilizando la en- trada LOAD (CARGAR). EKKET + Curso Practice ——_lares lo que permite aumentar el tamafio de la cuenta, utilizan- do para ello las salidas de ACA- RREO y de PRESTAMO. En la figura 22.7 se muestran tres de estos contadores conecta- dos en cascada para formar un contador binario con capaci- dad de 12 bits. 22.5 Contadores FosiietSiobire Meonbbaieionte mshi paki: cones on maka ee m circuito integrado. El El contador consta de 6 jacién. En la figura 22.6 se 74LS192 salidas que incluyen una sa- muestra la configuracién de En casi todo respecto, el lida de ACARREO, una de pines y la tabla de operacién 7415192 es idéntico al PRESTAMO y las 4 que co- que describe el funciona- 74,$193, a excepcin de su rresponden al estado del con-_ miento del contador. modo de conteo que es de tipo tador, Aparte de sus salidas, decadal. Esto significa que el se dispone de un total de 8 Las entradas descritas per- 74193 pasa de 9 a0 cuando se entradas distribuidas asi: una miten el conteo ascendente 0 encuentra en modo ascenden- linea de borrado, CLEAR, descendente a partir de cual- fe, y de 0.a9 en el modo des- una Ifnea de carga, LOAD, _quier valorinicial,el cual se ij cendente. En la cuenta de 9 y una entrada para contar as- con ayuda del terminal de car de 0 respectivamente, se gene- cendentemente, COUNT-UP, ga e introduciendo el dato ini- ran salidas de ACARREO y de una entrada para contar ha- cial por las 4 entradas de prefi-_ pRESTAMO. Este contador es cia atrds o descendentemen- _jacién. Ademés, este contador muy atl en aquellos circuitos te, COUNT-DOWN y 4 en- _esté disefiado para ser conec- que deban operar en un am- tradas para el dato de prefi- tadoencascadacon otros simi- biente numérico decimal. Entradas Selidas Modo ep de operacién| mm | pL | CPu|CPo | Do | D1} D2} D3] Qo Qt a2 Q3| TCu} TCD FS wr fl a | wixt «tw ix} x] x] ete eee ele cfefxfefefefefefefefefe fate] L L L x H|]H H H H H H H H H Carga _| came fupefeftxfafafatafalatafafe fay L L H x HLH H H H H H H H Lm Gueniaasce | t [Ha [|x| x] x] x | Guontaascondente [HO] H | Guoniasese |e [HH] 4 |x] x | x | X | Suontadescondonte | H [HIG Figura 22.6 Configuracién de pines, diagrama légico y tabla de verdad del 741.$193 eo ie Electronica Digital Moderna » CNETcontadores 741193 conectados en cascada para conformar uno de 12 bits 22.6 Contadores de divisi6n por N La manera més sencilla de dise- far contadores que dividan por N, esto es, médulo N, con cir- cuitos tipo 74192 y 74193, esde- codificando la cuenta deseada y cconectando la salida del decodi- ficador a la entrada de borrado, CLEAR. Asi, cuando el conta- dor llega al nfimero N, el deco- dificador loinicializa acero, for- -z4ndolo a reanudar su secuencia de conteo. En este sentido, se dice que el contador es borrado porun glitch. Ejemplo Disefiar un contador médulo 147, utilizando contadores T4LS 193. cexir | Solucién El ntimero 147, expresado en binario, es igual a 10010011, es decir, un ntimero de 8 bits. Por tanto, es necesario dispo- ner de dos contadores de 4 bits en cascada para poder contener ntimeros de esta magnitud. En la figura 22.8 se mues- tra el circuito con el cual se consigue el objetivo propues- to. La compuerta AND deco- difica la presencia del nimero 147 en binario a las salidas de los contadores, y en respuesta ponessu salidaen nivel alto. La salida de la AND se conecta a ambas entradas de borrado de los contadores, por lo cual, Figura 22.8 Contador que divide por 147 (médulo 147) construide a partir de dos 2 contadores 74.8193 ee - cuando el sistema llega a la cuenta de 147, todo el conta- dor se inicializa a cero, reanu- dando a partir de este valor su conteo ascendente otra vez. Observe entonces que cada 147 pulsos de reloj el contador se inicializa. Es importante, sin embar- g0, tener presente que durante un tiempo muy breve, tal vez 30 0 40 nanosegundos, el con- tador ha ocupado un estado que s6lo sirve para generar la con- dicién de inicializacién a cero. Esto origina un glitch que puede o no resultar perjudicial, dependiendo de las caracteris-—__ [Bitreriica/pigitay~Teoria Figura 22.9 Diagrama légico del 7ALS5657 ticas de funcionamiento del circuito o del ambiente en el cual opere el divisor. 22.6.1 Divisores de frecuencia por 50 y por 60 Tanto el 74LS56 como el 74LS57 son contadores dis- ponibles en encapsulamiento DIP de 8 pines que se utili- zan como divisores de fre- cuencia, por 50 el primero de ellos, y por 60 el segundo. En la figura 22.9 se ensefia el diagrama légico que los im- plementa. Asi, el 74LS56 es ideal para generar ondas de 1 Hza partir de redes de po- tencia que operen a 50 Hz, mientras que el 74LS57 hace Jo mismo pero a partir de sistemas eléctricos que ope- ran a 60 Hz. E1.uso obvio, por supues- to, es en la implementacidn de bases de tiempo para circuitos de reloj. Experimento 22.1 Prefijacion y conteo descendente con un 74LS193 1. Objetivo Familiarizarse con la opera- cién en modo de conteo des- cendente a partir de un valor prefijado con un contador bi- nario de 4 bits. La operacién de otros contadores es similar, con ligeras yariaciones de acuerdo a la modalidad y mo- dularidad del contador. 2. Elementos necesarios (1) Circuito integrado 7418193, (4) interruptores SPST, (2) Pulsadores NA, (4) =a = Prictico de Electronica Digital Moderna» CHEAT leds, (1) resistencia de 10KQ, (8) resistencias de 3302, un protoboard, una fuente regula- da de 5 VDC. 3. Procedimiento 1. Ensamble el circuito de Ja figura 1 2. Lleve todos los interrupto- res, su posicion cerrada y energice el circuito. 3. Prefije en los interrupto- res de datos, SA - SD, el né- mero O1I1 (7,,) y cargue este dato en el contador pulsandomomentinea- mente el interruptor de car- ga SL. En las lineas de sa- lida del contador, ABCD, debe visualizarse el dato re- cién cargado. Proceda aho- ra.a decrementar el conta~ dor, accionando repetida- mente el interruptor de pul- sos, SP. Alfinal de 7 ciclos de ope- racién de este interruptor, la lectura del contador debe Ile- gar a cero. Sin embargo, esElectrénica Digital - 22, Contadores’d posible que debido a los rebo- tes propios de los interrupto- res mecénicos, el contador al- cance la cuenta de cero antes de los siete ciclos prescritos. 4, Ensaye a prefijar otros valo- res y a decrementar el esta- do del contador hasta cero. Whee sv Wt 5v 3300, ;Count-DOWN Vee 74L8193 =< LOAD cin 4 7 4 Figura 1. Montaje experimental para la veriticacién de un contador descendente con 74L:S93. El tema de los contadores se ha presenta- do desde el punto de vista de la aplicacién de 1os flip-flops JK para configurar el clésico con- tador binario de rizado. La operacién de este contador, tan fundamental, se estudié en deta- Ile, para proseguir con el estudio de los deno- minados contadores siner6nicos. Se introdujo ademds la idea de contadores médulo N y se indic6 c6mo se pueden interconectar los con- tadores basicos necesarios para generar conta- dores médulo N de cualquier valor. CRICET + Curso Préctico de Blectronied Digital? Las referencias especificas de circuitos integrados analizados corresponden a los més representativos y ttiles de cuantos exis- ten en el mercado en la actualidad. Debe aclararse, sin embargo, que existen diversas variantes que incorporan servicios adicio- nales tales como salidas multiplexadas y otros, los cuales pueden ser aplicados con ventaja en ciertas situaciones particulares que asf los requieran. Por esta raz6n su estu- dio no se abordé en esta ocasién.Preguntas y ejercicios 1. En relacién con el Experimento 22.1, ,por qué raz6n el interruptor que controla la entrada debe permanecer abierto? 2. gCémo se hace para que el contador del mismo experimento cuente ascendentemente? 3. Disefie un contador de rizado médulo 5 4. @Qué secuencia de conteo realiza el contador de rizado que se muestra en la figura abajo? Q a @ LD ote fee et -.Electrénica Digital - 23. Registros — Capitulo 2 3 Registros de desplazamiento 23.1 Introduccion 23.2 El registro de desplazamiento a partir de flip-flops D 23.3 Registros de entrada y salida serial (SISO) 23.4 Registros de entrada serial y salida en paralelo (SIPO) 23.5 Registros de entrada en paralelo y salida en serie (PISO) 23.6 — Registros de entrada y salida en paralelo (PIPO) 23.7 Aplicaciones de los registros de desplazamiento Resumen Preguntas y Respuestas EKCET + Curso Prictico de aRegistros de desplazamiento Los registros de desplazamiento son utilizados ampliamente en circuitos digitales para operaciones de multiplicacion, division, temporizacién y de conversi6n paralelo a serial y viceversa. Este capitulo introduce al lector en el andlisis, disefio y aplicaciones de las diferentes variantes de registros de desplazamiento. 23.1 Introducci6n vacante que dejael bit més sig- _ tituye un registro de 10 digitos, Un registro de desplazamien- nificativo de la secuencia (el en donde el accionamiento de toconsiste en un grupo de flip- de la izquierda). una tecla provoca que el conte- flops conectados de tal mane- niido del registro se desplace una ra que cada uno transfiere su La accién del registro de _posicién hacia la izquierda, bit de informacién al siguien- desplazamiento se aprecia con _abriendo asf espacio para el dlti- te flip-flop més significativo claridad nel caso dela pantalla mo digito tecleado. del registroen presencia de un _deuna calculadora. Suponga que pulso adecuado de reloj.Enla 1a pantalla es capaz- de alojarun 23.2 El registro de figura 23.1 se ilustra su ope- totale 10 dfgitos.Amedidaque desplazamiento a racién basica, en donde los bits se ingresan los ntimeros por el_ partir de flip-flops D se desplazan una posicién ha- teclado,losque yaseencuentran En la figura 23.2 se muestra el cia la derecha con cada pulso en pantallase desplazan una po- _circuito que cumple la funcién de reloj. La figura supone que _ sicidn hacia la izquierda, permi- de un registro de desplazamien- los bits de la extrema derecha tiendo que el tiltimo mimero di- to de 4 bits. Suponga que el es- se pierden cuando son despla-_gitado entre a la pantalla por la tado inicial de los flip-flops, zados, al mismo tiempo que se derecha. En este caso, podemos ABCD, es 0110. Decimos, en reciben ceros en la posicién considerar que la pantalla cons- este caso, que el registro alma- cena el nimero 0110. El segui- DATO INICIAL GE oPols] 7] os Ser ad use OS SST Set oe rice traré que el dato almacenado se de relo} 1 =~ desplaza de izquierda.a derecha, Pulso oo pop ata a spat Pe? una posicién (1 bit) con cada ese =e pulso de reloj. La operacién ore Oo poPTPaPoPofat ay paso a:paso del circuit puede sepierie _ describirse con referencia a su aoe, fotolol +] +] ofofs diagrama esquemético y al ae Se pire diagrama de tiempos que se aoe %fofotot+| 7] ofojo muestra en la figura 23.3, Asu- riremos que los flip-flops trans- Figura 28.1 Accionamiento bésico de un registro de desplazamiento fieren los datos de entrada a susElectronica Digital - 23. | respectivas salidas en los flan- cos de subida del reloj y que, ademés, la entrada del flip-flop A se conecta a 0 légico. + Puesto que a la entrada del flip-flop A se ha aplicado permanentemente un 0 l6gi- co, el primer borde de subi- da hard que la salida del flip- flop A se haga0, esto es, con- tintie en cero. Ahora bien, antes de la legada de este borde, a la entrada D del flip- flop B se tiene un 0 (Ia sali- da del A), el cual es transfe- rido a su salida justo en el momento de ocurrencia del borde de subida del reloj. De manera similar, el flip- flop C tenfa un 1 a su entra- da, el cual serd transferido a su salida con la Ilegada de este borde de reloj. Ast mis- mo, el flip-flop D transferira su salida el dato que tenia a suentrada antes de la llegada del borde de reloj, esto es, un 1. Asf pues, el estado del re- sgistro después del primer pul- so de reloj sera 0011. + Con el siguiente pulso de re~ lojel proceso se repite. Nue- vamente, el flip-flop A per manecerd en el mismo esta- do, pues su salida esté en 0 y a su entrada también se le aplica un cero. De igual ma- nera, el B ahora tiene a suen- trada un 0 aplicado y su sali- da también estd en cero, por Jo cual tampoco cambiaré. Sin embargo, C tiene a su sa- lida un 1 ya su entrada un 0, por lo cual, con este pulso de reloj, transferind este cero asu salida, la cual cambiard a 0. En cuanto al flip-flop D, su entrada esté en 1, y su salida también, por lo cual su esta- do seguir siendo el mismo con la legada de este nuevo pulso. Asi, después de este pulso de reloj, el contenido del registro seré 0001. Con el siguiente pulso de re- 1oj, ni A, ni B, ni C cambia- rin, pues los tres estén en Oy sus entradas también, Para el D la situaci6n es diferente, pues su salida esté en 1 mien- tras que asuentrada se le apli- can 0, asf que con éste pulso de reloj, transferiré a su salida el Oquetienea su entrada. Por consiguiente, el estado del re- gistro ahora es 0000. Finalmente, hemos conse- guido tlenar de ceros el registro. Los bits que se han ido corrien- do hacia la derecha se han perdi- doa medida que inyectamos ce- ros porla izquierda. Sien vez de conectar la entrada del flip-flop A acero, lo hubiéramos hecho a 1, clestado final del registro, des- pueés de cuatro pulsos de reloj, hubiera sido 1111. Lo anterior describe la accién basica de un registro de desplazamiento, Las variantes que pueden sucederse sobre este tema serdn objeto de las siguientes secciones. oo \yS ANNIE INNININS RELOJ oo 0 em +0 0 a 1 &% ° 10 1 % Figura 23.3 Diagrama de tiempos de un registro de desplazamiento de 4 bits implementado con flip-flops D CEKET + Cursi—______________—Eiétronica Digital-Teoria Ingreso ce datos—>| > ff Salida foto Ly de datos sarialos Figura 28.4 llustracién de la mecénica de funcionamiento de un registro de desplazamiento SISO 23.3 Registros de entrada serial y salida serial (SISO) Los registros de desplaza- miento de entrada serial y lida serial se conocen abrevia- damente como tipo SISO (Se- rial In Serial Out). A diferen- cia del ejemplo con que se ilustré el accionamiento basi- co del registro, la entrada del primer flip-flop de la cadena se conecta a una fuente de da- tos binarios, de tal forma que con cada pulso de reloj, cada uno de estos datos es trans- portado a lo largo de Ia cade- na de flip-flops hasta que fi- nalmente aparezca a la salida del tiltimo de los flip-flops. Es decir, los datos ingresan por el primer flip-flop y se leen a la salida del dltimo, En la fi- gura 23. 4 se muestra el diagrama que explica la me- cénica de funcionamiento de un registro como estos. El uso inmediato de uno de tales registros es en aque- llas aplicaciones en las que sea necesario retrasar el flujo de datos. Esdecir, esta modalidad de registros consigue introdu- cir un retraso entre los datos que entran y los que salen, El retraso obtenido es igual al ni mero N de etapas del registro (0 sea, el ntimero de flip-flops en la cadena) multiplicado por el tiempo que transcurre entre pulso y pulso del reloj. Por tan- to, el retraso obtenido es igual aN pulsos de reloj. Observe, ademés, que en el ‘momento de iniciar la operacién de transferencia de datos con un registro como estos, el primero de los datos en ingresar al re- gistro, es también el primero de los datos que se leen a la salida del mismo. Este modo de se- cuenciacién de datos es conoci- do como FIFO (First In First Out, 0, primero que entra pri- mero que sale). Esto también permite el uso del registro.como ‘unamemoria secuencial. Si, por ejemplo, se tienen 16 etapas en el registro, es posible entonces almacenar una palabra de 16 bits. Lo anterior define una es- tructura de datos denominada de datos en cola, 23.4 Registros de entrada serial y salida en paralelo (SIPO) En la figura 23.5 se muestra la representacién pictérica comres- pondientes a la operacién de un Salida ee. pee etsat at ot fepee Figura 23.5 Representacién pict6rica de un registro tipo SIPO. Moderna + CENT registro de desplazamiento de entrada serial y salida en parale- o Serial In Parallel Out). En esta variable, los datos hacen su en- tradaen forma serial, como en el caso anterior, pero su lectura se realiza simultdneamente a la sa- lida de cada uno de los flip-flops {que componen al registro. Laaplicacién clisica de re- gistros como estos es, por su- puesto, en la conversion de da- tos seriales a paralelo, tal como se lleva a cabo en los sistemas de comunicaciones seriales, en donde los datos que llegan a su destino final en forma serial (un bit detrés de otro), deben ser convertidos a formato paralelo para que puedan ser consumi- dos por la maquina o dispositi- vo al cual se destinan, Es usual en este caso, en- tonces, disponer de un registro de desplazamiento de 8 bits, permitiendo el ingreso secuen- cial de 8 bits, y procediendo a Ja lectura simulténea de todos los bits del registro, obtenién- dose asf un byte a partir de la Tegada en serie de los datos. En esta aplicacién, la lectura del registro se lleva a cabo cada 8 pulsos de reloj. 23.4.1 Un ejemplo de registro SIPO. El 74LS164 El 74LS164 es un registro de desplazamiento de 8 bits en un encapsulado DIP de 14 pines, en el cual las 8 salidas estén disponibles. La figura 23.6 muestra su diagrama de blo-ques y su configuracién de pi- nes, Como no se dispone de una entrada de carga en para- Ielo, los datos deben cargarse serialmente a través de la com- puerta NAND de entrada. Las entradas seriales A y B deben ser ambas altas para cargar un en el registro. Los datos se desplazan hacia la derecha con cada flanco de subida del re- oj. El 74LS164 dispone, ade- més, de una entrada asincr6- nica de borrado, CLEAR. Para escribir la operacién del 74L$164, considérese el diagrama de tiempos de la fi- gura 23.7, en el cual: + Los pulsos de borrado (CLEAR) en t= 1 y t= 24 inicializan las salidas a cero. + Las transiciones de subida del reloj, las cuales avan- zan los datos una posicién alla derecha cada una, ocu- rren en t=3, 5,... Las en- tradas A y B son iguales a 1 légico ent =9, I y 15. La salida QA se hace alta durante un perfodo de reloj después de cada uno de es- tos instantes. Figura 23.6 Diagrama de bloques y configuracién de pines del 74LS164 remo ftirifrsvePraee Perr een ee rip OOO OONAAAONAAL Borer 1 as lo Entrada serial A r Qs pea EP = on Figura 29.7 Diagrama de tiempos que ilustra la operaciGn del 74LS164+ Comolasalida QA se despla- zaaQB unciclo de reloj des- pues, entonces QB se hace igual a1 ent=11, 13 y 17. + Los datos contintian despla- zéndose hacia la derecha con cada pulso de reloj. 23.5 Registros de entrada en paralelo y salida en serie (PISO) La operacién del registro tipo PISO (Parallel In Serial Out) complementa a la del SIPO. En elregistro PISO, los datos se car- ‘gan todos ala ver a través de sus Carg en pat yyy Salida serial — Figura 23.8 Representacin pictérica que jlustra el funcionamiento de un registro tipo PISO —________ittreniea Digital - Teoria entradas en paralelo, y se leen serialmente a su salida, un bit a avez.con cada pulsacién del re- loj. Sumodo de operaci6n le per- mite ser utilizado en el transmi- sor de un sistema de comunica- ciones serial, en donde los datos emitidos por el dispositivo gene- radorde informacién, usualmen- te palabras de 8 bits, deben ser convertidos a un flujo serial de bits para su transmisién por un solo par de Iineas, En la figura 238 se ilustra el funcionamien- to deesta modalidad de registro. 23.5.1 Registros tipo PISO. El 74LS165 y el 74LS166. La figura 23.9 muestra la con- figuracién de pines y el diagra- ma cireuital del 74LS165. Se observa que el dispositive tradas en paralelo y de una en- trada de doble servicio, SHIFT/LOAD (DESPLA- ZAR/CARGAR). Cuando se aplica un nivel bajo a esta en- trada, el 74LS 165 entra a ope- rar en modo de CARGA, lo Entradas en paralelo thie ————— rt Sali Voc “eer DC BOA he fis ha fis ref fro_|o [eee © ta = aa spare ay oe KK FG H @ zB ee eee “Chie hab ae TaN m= Entradas en paralelo Entradas en paralelo 2 3 Par Pr e 8 Sates a “b| un ze | Ca Figura 23.9 Contiguracion de pines y diagrama circuital del 74LS165 dé Electronica Digital Moderna» CEMCETElectronica Digital ot a oe a = = <— enuace [7] fat rm a es 8 TI eS Qc a ee Q0 =| Jar. i Qe (I == =I, Oe 1 oe mJ Te) ee Qu i Rs ce SR Figura 23.10 Diagrama de tiempos que aciara el funcionamiento del 74S165 que implica que la accién del_ manera gréfica el funciona- + E176LS166 se carga siner6- reloj se inhibe y los datos de miento del dispositive. El _nicamente, Estoes, sila en- entrada son forzados alas 8 74LS166 es similar en todo _trada SHIFT/LOAD es baja, etapas del registro, tespectoal 74LS165, aexcep- _lacarga solo se produce en ciGn de los siguientes puntos: 1a proxima subida del reloj. Por otro lado, cuando ésta misma entrada recibe un + EI74LS166 posee una entrada de inicializacién directa, CLEAR DI- RECT, lo que permite la inicializacién asincrona del registro. nivel alto, se deshabilita Ja funci6n de carga y los datos se desplazan una posicién ala derecha con cada transicién positiva del reloj, siempre y cuan- do la entrada de inhibi- cién de reloj, CLOCK INHIBIT, se encuentre en bajo. El registro tam- bign admite datos seria- les que se le presenten en 23.6 Registros de entrada y salidaen paralelo (PIPO) El registro de desplaza- miento PIPO (Parallel In elpin 10, Parallel Out) permite tan- to lacarga como la lectu- En la figura 23.10 se ra en paralelo, Ademés, por lo general, se le adi- ciona la opei6n de ingre- muestra un diagrama de tiempos que ilustra deBite tater |_ Modo feu] S| SS Jou swat |[eor noo ace ooo sor hor aot won| cA oH a ae ELTSTEERRTETELELET TEL EL EL ELE cow [ELE] GiQe-4 r@n LIHTHIX]X|x[x[x|] x] x |x] x |x] x} x} x] eye EiQe-15 6-H Sostener [HL] L [LPL |x| x] x |] Qxo] Qe0] Aco] Qo | eo] Aro] Aso] Qo] Qao | Qxo| ool bod Boneless eae ede Te oes Baars Pele ers eed Teeleeleleeleclelect & lee wovy wooo exper (alelale[e(s/ x] eT [es] an)ee aafas|ee[ax| ¢ [ae foil Despiazar [H]H]U]L|L] a] H/X |] Gen] Cox [Gon] Ger [Orn [Qen] Qin] H | Qer] H cLR-9 12F-CLK | alaizg. [H]H]L[L|L] AL] X || Qsn| Qcn | Gon} Gen | Qrn|Qan] Quin} L_| Gon} L GND-[10 1PSR cargar [H[H[H[U[ fal x[xffafo][cl[afe]t{o}n{[aln sarle datos serialmente ydeper- En la figura 23.12 se muestra hacer es desplazarlo hacia la iz~ mitir tambien su lectura serial. Por lo tanto, este registro puede Tlevar a cabo todas las funcio- nes de los registros descritos an- teriormente. De ahi su nombre de registro de desplazamichto universal. La figura 23.11 lo muestra esquematicamente. 23.6.1 Registros de entrada en paralelo y salida en paralelo. El 74LS198, el 74LS299 y el 74LS323 Unregistro que permita la car- gay la lectura en paralelo de datos de 8 bits requiere de més de 16 pines para su implemen- taci6n. El 74LS198 es un re- gistro de caracteristicas para- Telas en la entrada y la salida, por Io que su encapsulado re- quiere de 24 pines. Presenta, ademas, la pro- piedad deseable de poder des- plazar el dato hacia la izquier- da o hacia la derecha. El 7ALS299 y el 74L8323 son versiones modernas del 198, la asignacién de pines del sulado de 20 pines, pero debi- do a Ja variedad de funciones disponibles, es necesario la utilizaci6n de pines de entra- da/salida, esto es, de doble ser- halla en proceso de carga, es- tas Ifneas actian como entra- das, y en todos los otros casos Jo hacen como salidas. 23.7 Aplicaciones de los registros de desplazamiento Los registros de desplazamien- to son utilizados en una gran variedad de situaciones. En usan para desplazar los operan- Un uso directo y sencillo que a menudo se les da es en la divi- sién o multiplicacién de un dato binario por una potencia de dos. Esto se consigue ficil- mente si se tiene en cuenta que para multiplicar un niimero bi- nario por 2, todo lo que hay que quierda y rellenar con un cero 74LS299. Se ofrece en encap- a posicin del bit menos sig- nificativo. Como 2 es la base del sistema de numeracién bi- nario, esta operacién es equi- valente a la multiplicacién por 10 en el sistema decimal, don- vicio. Asi, cuando el 299 se de todo lo que hay que hacer es agregar un cero a la derecha del nimero en cuestion. En lo que sigue, se anali- zan algunas de las ms repre- sentativas aplicaciones de es- tos titiles dispositivos. 23.7.1 Uso de un registro de desplazamiento para aplicaciones aritméticas se producir retardos de tiempo (retrasos) dos al multiplicar 0 al dividir, Los registros de desplaza- miento con entrada y salida seriales pueden ser utilizados para la generaci6n de retardos. En la figura 23.13 se muestra el principio de funcionamien- to de esta aplicacién con refe~ rencia a un registro SISO de tipo genérico, = — eam rte as totora eachElectrénica | Eneste caso, cualquier bit de entrada se tarda un tiempo para recorrer la longitud del registro, El retardo que resul- ta es igual al mimero de eta- pas del registro multiplicado por la duracién de un perfodo de reloj. Es decir, el retraso in- troducido en el flujo de bits es de n pulsos de reloj, en donde nes el mimero de etapas del registro, 23.7.2 Conversi6n de serie a paralelo y de paralelo a serie La transmisién serial de datos es frecuentemente utilizada para reducir el mimero de con- ductores necesarios entre los equipos de transmisién y re- cepcién. En esta aplicacién, la informacién binaria se trans- mite bit a bit, de manera se- cuencial. Si los datos origina- les se agrupan en palabras de 8 bits, la transmisiGn en para- lelo requiere del uso de 9 It- neas, 8 para los datos y una para el comin o tierra, Utili- zando la transmisién serial solo son necesarias 2 lineas: ‘una para los datos y la comcin. De aquf surge la necesidad de convertir los datos que se van a transmitir, de un forma- to paralelo, lo que correspon- de a su forma usual dentro de las méquinas digitales, a un formato serial que permita su transmisién por una sola linea. Enel receptor, debe llevarse a cabo el proceso inverso que restituya el flujo serial de bits Figura 23.13 El registro de desplazamiento como dispositive generador de retardos al formato paralelo de la mé- quina que los requiere. Los registros de desplazamiento son muy apropiados para Ile- var a cabo las funciones nece- sarias en la conversi6n para- Ielo a serial y viceversa. La UART, Unidad Asfn- crona de Recepeién-Transmi- sin, es un dispositive que a menudo se utiliza en esquemas de comunicaciones seriales entre aparatos digitales que normalmente operan con da- tos en paralelo, Este elemento 5 usado como interface tanto enel lado de envfo como en el de recepcién. Enel lado de transmisién, la UART seencarga de conver tir los datos que le llegan en paralelo a una secuencia serial de bits, y en el extremo de re- cepcién se encarga de revertir el proceso de serializacién Para su operacién, la UART in- cluye en su interior un conver- tidor de paralelo a serial y uno de serial a paralelo. 23.7.3 Contadores de anillo Un contador en anillo es un registro circulante, en el cual solo una de las etapas se en- cuentra a nivel légico alto en un momento dado, mientras que todas las otras estén a ni- vel bajo. El uno légico dentro del registro avanza en la direc- cién de desplazamiento con cada pulso de reloj. Al llegar al final del registro, recircula e ingresa a la primera etapa, donde contintia su desplaza- miento sin fin, Esta modalidad de contador es utilizada am- pliamente en circuitos de tem- porizacién y en dispositivos de secuenciacién automitica. La figura 23.14 corres- ponde al circuito de un conta dor de anillo de 4 bits, junto con su diagrama de tiempos, su tabla de verdad y su diagra- ma de estados. Observe que si se conectaran leds a cada una de las del registro, es- tos iluminarfan y apagarfan en secuencia. Ahora, el primero—__[Eitonica’bigita=Teotia a) cox LFLELEL PLE Fl a3. al at ») + ie ees erase alg o, Sri ete | Sieh Se iS elera| oo i Figura 25.1 Memoria de 128 bits organizada en 16 palabras de 6 bits cada una_—_____ Eiétronica Digital- Teoria — Note que por facilidad, la nu-miento, el decodificador es El proceso de lectura no meracién se ha hechoenhexa- capazde generarun total de 2n _afecta el contenido de la me- decimal. De acuerdo a esto, _direcciones diferentes. moria. A este tipo de uso de podrfamos decir que en la po- la memoria se le conoce sicién de memoria No. 6 esté Por tanto, para el caso de como lectura no destructiva. almacenadoel dato 11100001. una memoriade 16x 8(16pa- El tiempo de acceso es el labras de 8 bits), solo serén ne- tiempo que transcurre entre En la prictica, cuando a cesarias 4 Iineas, lo cual es su- el momento que la memoria una memoria como Ia anterior ficiente para generar en el de-_recibe una direccién valida y se le pide que entregue el dato codificador un total de 2*= 16 un comando de lectura esta- correspondiente a su posicién direcciones necesarias. Para bles y el momento que el de memoria No. 6, ésta proce-_ memorias de mayor capacidad, dato aparece estable a la sa- deré a colocar en sus pines de por ejemplo de 1 MB (un Me- lida de la memoria. salida la palabra cuyo conte- gabyte = 1,048,576), serdin ne- nido es 11100001. Interna- cesarias en total 20 Iineas de Las memorias répidas, mente, el dispositivo de me- direccionamiento, puesto que tipo SRAM poseen tiempos de moria contiene un subsistema 2” = 1.048.576. acceso del orden de 10 nano- decodificador de direcciones, segundos, mientras que los Jo que permite el uso de unas 25.2.1 Tiempo de acceso tiempos de acceso de las cuantas lineas de direccién La lectura de una memoria in- DRAM se sittian en el orden para localizar uno cualquiera volucra los siguientes pasos: de 50 a 150 nanosegundos. de los datos almacenados. * La direccién del dato de- seado se coloca sobre las If- 25.2.2 Tiempo de ciclo Ena figura 25.2 se mues- neas de direccionamiento. _EI proceso de escribir en una tracomo operaestesistemade * Se hace llegar ala memo- memoria requiere de los si- decodificacién. Es decir, a par- ria un comando de LEC- guientes pasos: tir de n Ifmeas de direcciona- — TURA. * Se colocaen las lineas de di reccionamiento la direccién de la posici6n donde se vaa guardar el dato * Se coloca el dato sobre las Iineas de ingreso de datos la memoria + Se hace llegar ala memoria una orden de ESCRITURA, lo que causa que el dato sea transferido de la entrada de Ja memoria hacia la locali- zacién indicada en las lineas de direccién El tiempo de ciclo 0 tiempo de escritura es el tiempo que tanto el dato Figura 25.2 Memoria de 16 x 4 con su decodiicador de dlrecciones como la direcci6n deben per- Moderna» CHRCITmanecer estables mien- tras se leva a cabo el proceso de escritura del dato en la memoria. dependiendo de si la me- | moria esta siendo lefda, 0 se le esti escribiendo, En la figura 25.4 se muestra la manera como estaticas (SRAM) podrian conectarse dos de Una SRAM, en general, estas memorias para con- requiere de los siguientes pi- lo que esta determinado por formar un bloque de LK x 8, 25.3 RAM hes para su operacién: el estado del pin de entrada que se adapte al bus de datos * m pines para sacar el dato CHIPSELECT, no puedees- deun sistema microprocesado requerido cribirsele y todas sus salidas de 8 bits. + mpines para el ingreso del estén abiertas o en estado de dato a ser almacenado alta impedancia. 25.3.2 Memoria Cache + para las lineas de direccio- A la memoria cache se debe namiento, n pines, lo que 25.3.1 La SRAM 2114 en parte la gran velocidad de permite almacenar 2n pala- A pesar de ser précticamente _procesamiento de los siste- bras obsoleta, aunque todavia se mas de computacin moder- + unpinde lectura/escriturao consigue con facilidad, esta nos. El cache permite la in- de READ/WRITE, (R/W) referencia sirve para ilustrar _termediacién adecuada entre + un pin de habilitacién o de algunos de los conceptos rela- las altas exigencias de velo- seleccién de dispositivo, tivosalas memorias RAMes-cidad del procesador y los CHIP SELECT, (CS). taticas por su sencillez. La dispositivos de memoria, re- 2114 es una SRAM de 1K x4 _lativamente lentos en compa- Con el propésito de ha- (1024 palabras de 4 bits cada_raci6n, La incompatibilidad cer mas pequefio el encapsu- una). En la figura 25.3 se de velocidades entre el pro- lado que contiene a los dis- muestra su diagrama de blo- cesador y la memoria, se positivos de memoria, es ne- ques interno, suconfiguracién debe a que la velocidad del cesario reducir el ntimero de de pines, su simbolo I6gico y primero se ha incrementado pines de que consta, A tal una tabla que describe la fun- mucho més que la de los efecto, los pines paraextrac- cin de sus pines. otros componentes del siste- cin y para ingreso de los ma de computacién, inclui- datos se fusionan en un solo _-Esta memoria se presenta dos entre estos la memoria. juego de pines de doble pro- en un encapsulado de 18 pi- posito, denominado de entra- nes entre los que se cuentan: Esta disparidad en los au- da/salida, /O. Ademés, debi- 10 para el direccionamiento_mentos de velocidad ha resul- do a que las memorias semi-(recuerde que 2" = 1024), 4 tado en que los procesadores conductoras con frecuencia para las Iineas de datos, /O, trabajan mucho més répida- deben interconectarse en pa- uno para el CHIP SELECT, 0 mente que cualquier otro com- ralelo para conformar blo- , CS y una entrada para acti. ponente en una computadora, ques de mayor capacidad, la var la operacién de escritura, _y, por tanto, uno de las metas mayorfa de las Ifneas de en-_ WRITEENABLE, WE. Las4 de disefio en sistemas moder- trada/salida son tri-estado. Iineas de datos son bidireccio- nos consiste en asegurar que Asf, cuando el circuito inte- ales: esto es, los datos pue- las capacidades del procesador grado no esté seleccionado, den fluirdesde ohaciala2114, no se pierdan mientras esperaBB rOnnica Digital - Teoria» AB Aa 8 vec 2 2 +—2 and AS: Arragio de ia memoria i 64 flas A: 64 columnas ar AB esi Circuitos E/S columnas ‘Seleccién de columnas 13 vot WE —fxo Aeq{t TeVec = At voi_— As2 par foo A2 Nombres de los pines a3 Aas 16108 VO2-— | AO- Ag Entradas de direccién | Vee (+5V) Bee ova“ eeemaamenn| WE Habitta esc SND i Bais 2" sree as a WE Hebi esoure GND tierra Me tshwo2 ~=—4A8 GS Seleccion de dispositive nt7 = 120s. 47 voa|— | VO1- 104 entradaisatida de datos este 1ipivoa 48 GNoc9 10 WE 40 Bi WE so SEER Faure 2s cer a toe cent y funciones de pines his Pritctico de Electronica Digital Moderna * CEWETElectronica Digital - que los dispositivos lentos le respondan, En cuanto ala me- moria se refiere, desde el pun- to de vista de economia, no se justifica tratar de hacer que toda la memoria de la compu- tadora, al menos la semicon- ductora, posea caracteristicas de velocidad superiores. En su lugar, se recurre a una pequefia porcién de la memoria, digamos 256 Kb- ytes, de caracteristicas de velocidad superiores, y se disefian estrategias que per- mitan mantener abastecida esta pequefia cantidad de memoria con los datos que la computadora requiere més frecuentemente. Para que esto funcione, es necesario elaborar un progra ma que se encargue de trasla- dar datos de la memoria prin- cipal a la cache de acuerdo a ciertas estrategias preestable- cidas. La computadora, enton- ces, siempre buscaré la infor- maci6n primero en la cache, y cuando no la encuentra alli, procederé a obtenerla de la memoria principal. Las me- morias SRAM, dadas sus ca- racteristicas de velocidad son utilizadas para la implementa- cidn de memoria cache. 25.4 RAM Dindmicas (DRAM) Como ya se mencioné, las RAM dindmicas almacenan su informacién en pequefios condensadores internos, de tal Figura 25.4 Dos memorias de 1K x 4 conectadas para formar una de 1K x8 manera que un 1 se represen- ta mediante un condensador cargado y un cero por medio de uno descargado. Desafor- tunadamente, debido a fugé inevitables, estos condensa- dores pierden répidamente su carga y en consecuencia de- ben ser recargados, refresca- dos, periédicamente para res- tituir la informacién almace- nada en ellos. Esto hace ne- cesario disponer de circuitos de refresco asociados a este tipo de memoria. Aunque debido a la ne- cesidad de refresco las DRAM son més compleja de operar que las SRAM, son ampliamente utilizadas en sistemas de computadoras personales debido a su redu- cido costo. Esta ventaja se origina en que se requiere de menos rea en la pastilla de silicio para implementar un GEKA + Curso Pract condensador que para un flip-flop. La proporcién pue- de ser de 4a 1. Sin embargo, muchas de las DRAM dispo- nibles comercialmente con- tienen sus propios circuitos internos de refresco. 25.4.1 Direccionamiento por filas y columnas Debido a que la capacidad de almacenamiento de las DRAMes muy elevada, resul- ta necesario reducir, en cuan- to més se pueda, el nimero de pines que conforman su en- capsulado a fin de conseguir una presentacién tan compac- ta como sea posible. Una de las técnicas que se utiliza para tal efecto consiste en la multi- plexacién de sus pines de di recciones. Ilustremos el con- cepto por via de un ejemplo. Suponga unamemaria de IMbit, organizada como IM.x 1. Serfan necesarias en este caso 20 Ii-—_____iBiirnica/pigital- Teoria neas de direccionamiento y, por tanto, 20 pines. La memo- ria, sin embargo, solo viene provista de 10 pines para di- recciones. Para acceder a una posi- cién de memoria en este caso, Ja direccién se ingresa segmen- tada en dos partes, denomina- das la direccién de ila y la di- reccién de columma, las cuales se ingresan validadas por las sefiales de control denomina- das RAS (Row Address Select) y CAS (Column Address Se- lect), respectivamente. Interna- mente, la direccién de la fila, de 10 bits, se almacena en la parte inferior del registro de di- recciones cuando se activa la sefial RAS. Seguidamente, los otros 10 bits se ingresan vali- dados por la sefial CAS, con Jocual la circuiterfa de control de la DRAM procede a colo- car estos tltimos 10 bits en la parte superior del registro de direcciones, conformando asi la direccién completa de 20 bits. En a figura 25.5 se mues- tran los diagramas de tiempo ‘que corresponden aun ciclo de lectura y a uno de lectura. diem atin anime hate MN Figura 26.5 Ciclos de lectura y de escritura para una RAM dinémica 25.4.2. La operacion de refresco Por regla general, las DRAM deben refrescarse en su totali- dad cada 8 a 10 ms. Una opera- cin de lectura automaticamen- te refresca todas las posiciones de la fila seleccionada. Sin em- bargo, en aplicaciones tipicas, no siempre se puede predecir qué tan a menudo se produciré un ciclo de lectura y, por consi- guiente, no se puede depender de la frecuencia con que ésto se realicen para evitar la pérdi- da de datos. Por tanto, es nece- sario llevar a cabo ciclos de re- fresco programados para preser- var la integridad de la informa- ci6n almacenada. ara implementar la opera- itn de refresco se disponen nor- malmente de dos técnicas deno- minadas de refresco por réfaga y de refresco distribuido o perié- dico. En el modo de réfaga, to- das las filas se refrescan al co- mienzo de cada intervalo de re- fresco, mientras que en el modo distribuido los ciclos de refresco se distribuyen en intervalos aproximadamente iguales que cubren todo! intervalo. Existen, ademiés, dos modalidades de re- fresco conocidas como refresco con_ RAS solamente y refresco CAS seguido de RAS. En lapri- ‘mera, se requiere de una activa- cidn de la sefial RAS y de un dato proveniente de un contador externo lo cual almacena en la memoria la direcci6n de la fila que debe ser refrescada. La en- trada permanece inactiva. En lasegunda modalidad, se activan seguidamente las lineas de CAS y de RAS. Esta secuencia es de- tectada por los circuitos imternos de la DRAM, lo que hace que un contador intemo de refiesco se incremente. Latendencia moderna, sin embargo, es a que en el encapsulado de la DRAM se incluya tanta circuiterfa de refresco y complementarias como sea posible, haciendo as{ més transparente para el usuario el manejo de memo- Aspecto rias en tecnologia DRAM. DRAM en contiguracién SIMM _ 7 25.4.3 Las DRAM sincrénicas. SDRAM En términos generales, la dife- rencia entre una DRAM con- vencional y la SDRAM son: operacién sincronizada y mo- dos de réfaga y de registro. De que presentan las memorias tipicas |Z, Figura 25.6 Diagrama de bloques de una SDRAM de 6M x 8 las tres anteriores, la operacién ‘en modo siner6nico es la dife- rencia fundamental. Las DRAM son esencialmente dis- positivos asinerénicos, mien- tras que en las SDRAM todas las operaciones, tanto a nivel externo, macro, como ani- vel interno, son referencia- das al borde positivo del reloj del sistema. El modo en réfaga se constituye en una modalidad de acceso de muy alta velocidad que utiliza un generador inter- no de direcciones de co- Jumna, de tal manera queica fal - Teoria una vez que se establece la di-__ la MB81F64842D-75, una 25.5 Memorias de reccién de una columna, las si-._ memoria SDRAM fabricada_ lectura solamente guientes direcciones se generan por Fujitsu Semiconductor (ROM) automdticamente dentro de la con capacidad de 67.108.864 Las ROM semiconductoras se SDRAM gracias al contador bits, organizados como Mx _ fabrican en tecnologia TTL 0 interno de direcciones. Esto 8, y distribuidos en 4 bancos CMOS, dependiendo de las di- permite el accesoensecuencia de 2 Mbytes cada uno. ferentes variantes en cuanto al a varios datos sin necesidad del método de programarlas y bo- envio de la direccién por parte Esta memoria puede ser rrarlas, sies del caso. La ROM del microprocesador. accesada a velocidades de de mdscara es aquella en que reloj de 133 MHz, posee un _ los datos son almacenados per- El modo de registro per- tiempo de ciclo de 10 ns en manentemente en la memoria mite configurar la operacién modo de réfaga y se autore- durante el proceso de fabrica- de la SDRAM de acuerdo a fresca cada 15.6 us. Se uti- cin, mientras que la PROM las necesidades del sistemaen liza en PCs, en estaciones de 0 ROM programable es aque- el que opera, de manera diné- trabajo, en impresoras laser Ila en la cual el usuario, con la mica, escribiendo en el regis- y en otras aplicaciones que ayuda de equipos especiales tro interno de la SDRAM pa-requieran grandes cantida- _ sencillos, almacena eléctrica- labras binarias que especifi- des de memoria DRAM. En mente los datos, Una vez pro- can las diferentes opciones de a figura 25.7 se muestra el gramada, los datos de la funcionamiento de la memo- diagrama de asignacién de PROM no pueden ser borra- ria. En la figura 25.6 se mues- pines y ladescripcién de los dos, y, en este sentido, es in- tra el diagrama de bloques de mismos. distinguible de una ROM. pede ber [assezraeo [veo vena [ans datnnan ei Bh = A 8 z B oe 42,45,48,51 NC. No se conecta code cm vedio EBNe [we nats era vasdi) aH bos abe elecdoreniento os Nines neds 420 NC 18 RAS: tabilita di namiento de filas edie Ne a eee [eines oraicn | cas qi7 ‘38H CLK Habilita la precarga automatica Cedis Buc canoes Meander SBA [ae Deke Prmrceeey—— emda Sp oe Errored wots SBA wy Nene wl Figura 25.7 Configuraci6n y descripcién de pines de la SRAM MBM81F6484 ————|se6) — Prete dé Electronica Digital Moderna » Cx=uciTEn la figura 25.8 se mues- tra una celda bipolar con ca pacidad de almacenamiento de un bit. Para almacenar perma- nentemente un 1, la base del transistor se conecta a la linea de fila, mientras que el alma- cenamiento de un cero se rea- liza flotando la entrada a la base del transis 25.5.1 ROMs programables (PROMs y EPROMS) Las memorias tipo PROM se obtienen en formatos de pala- bra de 4 0 de 8 bits y con ca- pacidades hasta de 250 KB. El mecanismo de programacién utiliza alguna forma de vola- dura 0 fundicién de un ele- mento fusible para almacenar los bits. Este proceso es irre- versible, por lo cual, una vez se ha programado, la PROM no puede ser reprogramada. En la figura 25.9 se muestra una seccién de una matriz de PROM con fusibles para 4 bits en tecnologia MOS Durante el proceso de programacién, se introduce una corriente de magnitud su- ficiente a través del fusible para fundirlo, almacenando as{ un 0 en la respectiva cel- da, Aquellas celdas con los fusibles intactos almacenan un 1, Los fusibles se fabrican utilizando elementos metéli- cos delgados, o conexiones de silicio que se oxidan al paso de la corriente de programa- cién aislindolos, o utilizando Fla == aaa Figura 25.8 Celda de almacenamiento de una ROM bipolar uniones pn dispuestas una en- frente de la otra, Durante la programacién, una de las dos tuniones entra en avalancha de tal forma que el calor resul- tante la cortocireuita. La otra unin hace las veces de dio- do polarizado directamente para representar al bit. La programacién se lleva a cabo en dispositivos cono- cidos como programadores de PROM, en los cuales, esen- cialmente, se selecciona una direccién y luego se aplica un impulso eléctrico adecuado a aquellas lineas de salida en las cuales se deben almacenar los ceros (inicialmente las PROM contienen unos en todas sus celdas de almacenamiento). Después se selecciona la si- guiente direccién y el proce- So se repilte tantas veces como sea necesatio.gidn de compuerta de los tran- sistores. El borrado de la me- moria consiste simplemente en la descarga de las com- puertas por la acci6n de la luz ultravioleta, Este tipo de me- morias pueden ser borradas por exposicién a la luz solar en aproximadamente una se- mana, o por exposicién al am- biente de iluminacién fluores- ELTON TLE OMEN PORE AMEN cénie normal’enicl-lapso de Una EPROM cs simple- compuertasestén aisladas 0 flo- unos 3 afios. Por esto, la ven- mente una PROM borrable 0 tando, de tal manera que pue- tana de cuarzo debe cubrirse reprogramable.A semejanzade den sercargadas, haciendo que durante el funcionamiento la PROM, el almacenamiento el transistor conduzca, 0 des- normal de la EPROM. de datos es permanente, pero cargadas, abriéndolo. con la diferencia de que el pro- Existen, basicamente, ceso es reversible. Los bits se Es decir, los bits se repre- dos versiones de PROM bo- almacenan en una matriz de sentan por la presencia o por _rrables: las denominadas UV transistores NMOSFET cuyas a ausencia de cargas en lare- EPROMs y las EEPROMs. = Las primeras se borran some- tiéndolas ala acci6n de la luz ultravioleta durante unos ferns naan memtiimes| —enoy Tease} 2048 x 8 cee cuantos minutos, y se reco- ema tBlaengen| ° nocen facilmente porque See| vienen dotadas de una ven- Sa) Hog; = tana de cuarzo transparente eevee [it gp =—S*S te permite el ingreso de La = (Siem luz. Figura 25.10, Por otro lado, las EEPROM son bo- rrables y programables eléc- [1545 -—_tricamente sin necesidad de [is gp =ti(“‘«‘«~C*‘S tials ded: circuito ene que operan —— 25.5.2 Una EPROM representativa. La 2516 oo aon) eee ecemneneenet = ab La figura 25:11 muestra el | = simbolo I6gico de una Sacer } . sEPROM tipica fabricada en aos “lew eer tecnologia CMOS. Como se ee desprende de la figura, el dis- ———— "positive esté en capacidad de Figura 25.11 Simbot lgico dela 2516 almacenar un total de 2048 pa- lectronica Digital Moderna * CEMETlabras de 8 bits cada una. Sus salidas, una por cada bit de la palabra, son tri-estado, lo que se representa por los pequefios tridngulos en el diagrama. El positivo opera a partir de una fuente de SY, el positivo de la cual se conecta a los pi- nes Vcc, pin 24, y al de pro- gramaci6n, pin 21. Para leer un dato, es ne- cesario hacer Hegar a las 11 lineas de direccionamiento la direccién de la posicién desea- da y habilitar las salidas Ile- vando a cero tanto la linea de habilitaci6n, como la linea de PROGRAMACION/DES- CANSO. Cuando esta tiltima se encuentra a nivel alto, la memoria entra en modo de DESCANSO, reduciendo su consumo de corriente. Para la programacién de os datos almacenados en la memoria, el pin de voltaje de programaci6n, Vpp, pin 21, se eva a 25 V, mientras que la entrada de habilitacién se des- activa levandola a nivel alto. El dato que se desea introdu- cir se lleva alas lineas de sali- da, a la vez que se especifica la direccién donde habré de guardarse utilizando las Iineas de direccionamiento, El proceso de grabado de la informacién se completa pulsando durante unos 50 ms la entrada de programacién. Este proceso por lo general se realiza con la ayuda de un pro- gramador de memorias, el cual realiza las operaciones ante- riormente descritas de mane- ra completamente automética 25.5.3 Aplicaciones de las memorias ROM Uno de los principales usos de las memorias tipo ROM es en. el almacenamiento no volatil de programas y datos en siste- mas microprocesados 0 de computadoras de cualquier clase, Por regla general, las microcomputadoras y los mi- crocontroladores operan a par- tirde programas grabados pre~ viamente en memorias tipo ROM, las cuales pueden en- contrarse en el interior del pro- cesador, o pueden ser externas asumiendo la forma de circui- tos integrados normales. Por otro lado, las ROM se han utilizado, entre otras apli- caciones, para almacenar tablas de mimeros o de datos, para al- macenar los patrones de ilumi- nacién de puntos en la genera- cién de caracteres alfanuméri- cos, para la construccién de de- codificadores, para el almace- namiento de patrones que per miten generar formas de onda arbitrarias con la ayuda de con- vertidores digital a andlogo. Igualmente, es posible utilizar memorias ROM para la imple mentacién de funciones com- binacionales, pudiendo resol- verse problemas légicos de casi cualquier grado de com- plejidad mediante el uso de una sola ROM. exsacir «curso Pr 25.6 Memorias FLASH Las memorias FLASH son memorias no-volitiles de lectura/escritura, de alta den- sidad y de tiempos de acceso reducidos. Su alta densidad, es decir, muchos bits de al- macenamiento en una redu- cida rea de Silicio, se debe al uso de celdas de almace- namiento muy sencillas for- madas por un dnico tran! tor MOS de puerta flotante. Por tanto, los bits se almace- nan cargando o descargando a regién de la puerta flotan- te, En muchos respectos, las memorias FLASH son un cruce mejorado de memorias EPROM y EEPROM. Para ilustrar las caracte- risticas de esta clase de me- morias, se citardn aqui algu- nos datos representativos de la MBM29LV800TA, fabri- cada por Fujitsu Semicon- ductor, cuyo diagrama de pi- nes y tabla resumida de ope- raci6n se muestran en 1a fi- gura 25.12. Esta es una me- moria FLASH fabricada en tecnologia CMOS para ope- raci6n a 3.0V. Su capacidad de almace- namiento es de 8 Mbits, orga- nizados en 1.048.576 palabras de 8 bits cada una, o de 524.288 palabras de16 bits cada una. Su tiempo de acce- so es de 70 ns, y dispone de una arquitectura que permite su borrado sectorizado. El ta-BS ica Digital - Teoria | Datos Entrada/Salida 16u8 | Escribir (rogramarBorar) Fait eriveslr a mete Verifica proteccién de sector | Code _| es Desproteccién temporal de sector Reset | Altaz Figura 25.12 Configuracién y descripcién de pines y tabla de operacién resumida de la memoria FLASH referencia MBMZ9LV80OTA maiio de los sectores abarca desde 8 hasta 64 KBytes, y el tiempo maximo para el borra- do de uno de ellos es de I se- gundo. Los datos se almace- nan, byte a byte, y el tiempo total necesario para programar y verificar un sector es de 0.5 segundos En la figura 25.13 se muestra su diagrama de blo- ques. Esta memoria se presen- ta en un encapsulado TSOP (Thin Small Outline Package) de 48 pines plastico, oen SOP (Small Outline Package) de 44 pines igualmente plastico. 25.7 Memorias especiales Existe un gran mimero de va- riantes de memorias de todo tipo que buscan suplir necesi- dades especfficas en el merca- do de componentes. En lo que sigue, se hace un recuento de las mas representativas, 0 de aquellas que han alcanzado un grado apreciable de aceptacién enel mercado, 25.7.1 Las NVRAMs Tanto la RAM estatica como la dinémica, presentan la desventaja de ser volatiles. Las NVRAMs (Non-Volatile de Electronica Digital Moderna + CEKCAT RAMs), 0 RAMs no voldti- les, se han desarrollado para resolver este problema. Se utilizan esencialmente dos principios que permiten con- ferirle no-volatilidad a una memoria RAM. Por un lado, fabricantes como la Dallas Semiconductor han promocionado en el mer- cado memorias, RAM suple- mentadas con una pequefia ba- teria que les permite retener sus datos cuando el circuito del cual hacen parte se desenergi- za, Figura 25.14a, El tipo de baterfa utilizado es Litio deElectronica Digital - 25. Dispositivos de m RYeY) a0 a pais veo —> % cio — RESET Buttes ce entrada/Salda We BYTE Latch de datos Logica de habiacion de pasilas sagas ce OF Figura 25.13 Diagrama de bloques de la memoria MBM29LV800TA larga vida, lo que permite 4) Vo}_—¢ —+q-Suminisro tiempos de almacenamiento Fb sition hasta de unos 10 afios. Nor- MOS: Kelme teseaidh malmente, la memoria se ali- GND menta del suministro de poten- Recobra cia del circuito. (cuando se energiza) La otra soluci6n involu- crael uso de unaSRAMaso- = ») ciada a una EEPROM, deno- minada EEPROM a la som- (eanies voterergiaay bra, Normalmente la lectura y escritura de los datos se realiza directamente a partir Figura 25.14 Dos formas de implementacién de NVRAMSs (a) Con bateria de la SRAM. Sin embargo, de Lilo (b) Con EEPROM a la sombra cenit + curso ents aVee Veg cuando el suministro de po- tencia decae, los datos de la SRAM son rapidamente transferidos a la EEPROM ‘SDA scl. Cuando se restablece la alimentacién, el sistema NVRAM automaticamente Esclavo 1 Esclavo 2 carga los datos de la EE- Reeds ize PROM nuevamente a la AQATAR, SRAM. Figura 25.14b. La | | tendencia, sin embargo, esa que este tipo de memorias sea reemplazado por memo- paces meas or pes eae ee ee PuertoA Dst609 eres 8086/8088 [AD7 D7] eee ors Nana ADa| - wy }AD3 ADS] | | JAD2 AD2] | eo St WE we Figura 25.16 Uso de una memoria de doble acceso en un circulto con microprocesador 2 _ rictico de Electronica Digital Moderna + CENCHTElectrénica Digital 25.7.2 Las EEPROM seriales Para situaciones en las cuales la velocidad no es critica, un bus serial es la solucién més adecua- da para establecer la comunica- cidn entre dos elementos de un circuito, ahorrando asf conside- rablemente en espacio necesa- rio para el trazado de las pistas de interconexién necesarias. La EEPROM Serial de Samsung, KS24A1281, ha sido disefiada para este propésito, utilizando un protocolo serial sincrénico denominado FC (Inter-Integra- ted Circuit). En la figura 25.15 - 25, Dispositivos' se muestra como se conectarfan tres de estos dispositivos a un sistema serial controlado por un ‘Amo del bus. La memoria per- mite almacenar un total de 128 Kbits y opera a partir de volta- jes entre 1.8V y 5.5V. Interna- mente genera sus propios vol- tajes de programacién y borra- do, y se presenta en un encap- sulado DIP de 8 pines. 25.7.3 Memorias DUAL PORT (De doble acceso) ‘Son memorias que pueden ser ac~ cesadas independientemente por dos microprocesadores. Para el efecto, disponen de un doble jue- {g0 tanto de pines de entrada/sali- da, como de lineas de direcciona- miento asf como de lineas de con- trol, Puesto que dos dispositivos diferentes pueden tener acceso a ella simulténeamente, surgen al- gunos interesantes problemas de contencién, los cuales deben ser resueltos para evitar situaciones deambigtiedad, especialmente en To que toca.alaescritura y lectura simultinea, En la figura 25.16 se muestra un circuito tipico en uso de una memoria Dual Port, refe- rencia DS1609 fabricada por la Dallas Semiconductor. Experimento 25.1 Comprobacion de una memoria 1. Objetivo Entender el funcionamiento de una memoria simple, en cuan- to a sus caracteristicas de lec- tura y de escritura se refiere. 2. Componentes (1) Memoria RAM 2114, (6) interuptores SPST, (2) pulsa- dores NA, (3) resistencias de 1 kQ, (4) resistencias de 330 Q, (4) leds, (1) protoboard, una fuente de SV. 3. Procedimiento 1.Anme el circuito de la figura 1 2.Deacuerdo con las conexio- «sv nes sugeridas, los datos se 1K almacenardn en las prime- _{-f®o-£{a0 au ras 4 posiciones de la me- thay vost moria, Observe que las 9 at ag tosh! neas de direccionamiento= [a], ght permiten acceder a un total | de 2°=512 posiciones dife- ded wy rentes. Asi pues, los datos i ci quedardn almacenados en “al las posiciones 000000000 a Dar 000000011. =e 3. Comience por introducir el dato 0101 (104 = 0, 103 = 1, 102 = 0, IO] = 1) accio- av CHEKCET + Curso Prictico de >BU tronic Digital - Teoria nando adecuadamente los __introducir en secuencia los «sv os ci interruptores S1._aS4en datos O111, 1110 y 1010a_| g, {+ lie la posicién de memoria las tres posiciones de me- ff=}£{no yy RH 000000000. Para esto, los moria siguientes. F154, interruptores S7 y S8 deben Sy] ont colocarse ambos en posi- 4,Arme el circuitodelafigue = [i] gif. cién de introducir ceros a —_ra2, y, manipulandoadecua- < is sus respectivos pines.Cum- damentea $7 y $8, introduz- ies plido Jo anterior, pulse mo- _ca direcciones a lamemoria, s mi = mentaneamente a SS y S6, _ comprobando, en las salidas ne lo que debe bastar para al- _(invertidas en los leds) que wed a macenar ¢l dato en la me- _enefectolos datos del nume- Hel a0 moria. Repita este procedi- ral 3 han sido adecuadamen- no WH 8 miento cuatro veces para _te almacenados. Resumen Se ha cubierto en este Capitulo la gama actual de dispositivos de memoria. Como se puede establecer, la variedad es extensa en cuanto a mecanismos de almacenamiento, densidades, ve- locidades, consumos de potencia etc. El campo de las memorias es de gran actividad investig: tiva y comercial, pues las aplicaciones modernas de computacién son intensivas en el uso de memorias en grandes cantidades y cuya rapidez no limite las velocidades crecientes de los mi- croprocesadores actuales. Preguntas y ejercicios 1, {Cua es la capacidad de almacenamiento en bits de una memoria que tiene 1.024 direcciones y cuyo tamaito de palabra es de 8 bits? 2. ;Cudntas lineas de direccionamiento debe tener una ROM con capacidad de 256 palabras? 3. La celda de almacenamiento en una SRAM es (a) Un flip-flop, (b) Un condensador (c) Un fusible? 4, ;Podria una memoria FLASH reemplazar a una SRAM? 5. Si se dispone de memorias de 1 K x 1, cuantas de ellas serdn necesarias para formar un banco de memoria de 1 K x 8? Respuestas a las preguntas del capitulo 24 1. Debe usarse un condensador de 3.6 UF 2.3.5 msElectronica Digital - 26. ——= = z Capitulo aa t Conversién de datos 26.1 Introduccién 26.2 Convertidores de digital a andlogo (DAC) 26.3 Convertidores de andlogo a digital (ADC) 26.4 Pardmetros mas importantes de convertidores 26.5 Ejemplos de convertidores A/D comerciales Resumen Preguntas y Ejercicios BUKIT + Curso Préctico de s—____________[Eigtroniica Digita!-Teoria Conversion de datos Para que la electrénica digital pueda interactuar con el mundo real exterior, es necesario disponer de circuitos de interface adecuados. Estos se construyen a partir de los denominados convertidores de andlogo a digital y de digital andlogo, los cuales son objeto del presente capitulo. 26.1 Introduccién Para su procesamiento di- el convertidor de anélogo a En el mundo real, los fen6- gital, tales voltajes, 0 corrien- digital desarrolla su labor de menos se suceden de manera tes, anélogos, deben ser con- _conversién, se requiere de un anal6gica. Es decir, los valo- vertidos a cantidades numéri- elemento adicional conocido res asociados con estos fené- cas binarias que puedan ser como un retenedor, el cual se menos, por ejemplo la tem- _asimiladas porlosdispositivos coloca entre el circuito de peratura, 0 la distancia, o la digitales a los cuales se diri-_ muestreo y el convertidor. En velocidad, varian de manera gen. El proceso de conversién _ocasiones, cuando la sefial que continua y gradual, pudien- requiere de dos pasos a saber: se desea convertir varfa lenta- do asumir uno cualquiera de primero, es necesario obtener mente, es posible prescindir un némero infinito de valo- _muestras de los valores de la _del elemento de retencién. res. Las variables andlogas, variable a ser convertida y, asociadas a tales fenémenos, _posteriormente, Ievar estas En sistemas controlados se obtienen por lo general muestras, de corriente 0 de por computadora, una vez que mediante el uso de transduc- voltaje, alaentrada del dispo- _ la informacién de los sensores, tores, los cuales se encargan _sitivo que se encargaradecon- 0 de los transductores, ha in- de sensar al fenémeno o va-_vertir el dato analégico a un gresado a la maquina, ésta riable de interés, para entre- dato binario. opera sobre los datos recibidos gar a su salida un voltaje o emitiendo los comandos nece- una corriente cuya variacién __—- Noobstante, puestoquees _sarios para que el sistema se sea andloga a la del fenéme- _necesario sostenerconstanteel _comporte de acuerdo a Io de- no sensado. valor de la muestra mientras seado. En un automsvil, por Figura 26.1 Diagrama de bloques de un sistema de contro! computarizado inica Digital Moderna + GlECiTElectronica Digital ejemplo, tales comandos po- drian controlar el momento de disparo de la chispa o el flujo de gasolina a los inyectores. Los comandos emitidos por la computadora son igual- mente digitales; en ocasiones pueden ser muy sencillos, or- denando simplemente el cie- re 0 apertura de un interrup- tor. No obstante, algunos de los comandos deberén, por ejemplo, regular el flujo de gasolina, lo que requiere de un voltaje andlogo que controle qué tanto debe abrir 0 cerrar una vilvula particular. Eneste caso, es necesario proveer al sistema de un dis- positivo que convierta el con- tenido numérico de salida a un valor andlogo, funcién que lle- va acaboun convertidor de di- gital a andlogo, o convertidor D/A. En la figura 26.1 se muestra un diagrama de blo- ques que ilustra las interfaces necesarias para un control computarizado. 26.2 Convertidores de digital a andlogo (DAC) La operacién de los converti- dores digital/andlogo, 0 DACs (Digital to Analog Converters) es muy sencilla. Ademés, los DACs son utili- zados en algunos convertido- res de andlogo a digital, por lo cual se estudiaran prime- ro. Un convertidor de digital a andlogo funciona basica- ‘mente como un sumador, con- iendo una palabra digital, por lo general un byte, a un voltaje andlogo equivalente sumando todos los unos de la palabra digital pero asignan- doles un peso de acuerdo a su posicién dentro de la palabra. En el sistema binario, el bit mis significativo es el de mayor peso, o importancia. El bit que le sigue, hacia la de- posee la mitad de este peso y asf sucesivamente. Los convertidores D/A se construyen, por lo general, uti- lizando redes de resistencias cuyos valores reflejan los pe- sos de los diferentes bits, y su- mando las corrientes resultan- tes por medio de un circuito sumador construido en base a un amplificador operacional. La idea es que los bits de m: peso contribuyan més corrien- te. Hay que tener en cuenta, ademds, que los unos, se repre~ sentardn, en este caso, por vol- tajes muy precisos de SV, mien- tras que los ceros recibirén vol- tajes de exactamente OV. cencir + Figura 26.2 Principio de tuncionamiento de un convertidor D/A riéetico de Electronica Digit — Lo anterior significa que en su interior, el dispositivo que lleva a cabo la conversi6n debera contar con circuitos que se encarguen de trasladar los rangos de voltajes permi- sibles para la representacién de unos y de ceros en el am- biente de componentes logicos CMOS 0 TTL, a voltajes pre- cisamente definidos de SV para unos y de OV para ceros. En la figura 26.2 se mues- tra un diagrama circuital sim- plificado que ilustra el princi- pio de funcionamiento de un convertidor D/A. Puesto que el amplificador operacional opera realimentado, el voltaje en el punto A es cero, por ser una tierra virtual. Por tanto, la corriente por cada una de las resistencias es inversamente proporcional a sus respectivos valores. Es decir, la corriente por la resistencia R/2 serd el doble de la corriente por la re- sistencia R y asf sucesivamen- te, Poresto, el bit de mas peso, bS, en este caso, aporta la ma- yor cantidad de corriente.