國立高雄科技大學

電子工程系(第一校區)

硬體描述語言
Lab 4

指導教授：陳銘志
班 級：
學生姓名：
學 號：
 Lab4
1. A master-slave D-type flipflops is designed with a negative edge clk.
 Circuit diagram for the D-type flipflop is given below.
 Write the dataflow description for the D-type flipflops.
 Write a stimulus file for testing the function.
 請將自己定義的連接線(wire)分別為哪一條在圖上標示出來!!
Hint : 使用assign定義中間的連接線再將整個電路實現!!

資料來源: https://link.springer.com/content/pdf/10.1007%2F978-0-230-21633-4_21.pdf

項目 說明

1 Vegilog code 包含 主程式 & 測試程式

2 RTL Schematic 需要每一層的示意圖

3 Technology Schematic 需要每一層的示意圖

請截圖清楚及解釋波型
4 Behavioral Waveform
並附上 monitor 結果

註 : 作業不要抄襲

一 程式碼(程式要縮排)
 主程式
該部分請使用 Notepad++ 匯出成 PDF 檔再置入作業中

測試程式
該部分請使用 Notepad++ 匯出成 PDF 檔再置入作業中

二 RTL Schematic
請將每一層截圖且有順序的排列表格不夠請按 tab 鍵自行擴充

三 Technolog Schematic

請將每一層截圖且有順序的排列表格不夠請按 tab 鍵自行擴充

四 Behavioral waveform

波型截圖 & monitor 結果

波型說明請針對自己產生出來的結果作說明