UNIVERSIDAD

NACIONAL MAYOR DE
SAN MARCOS

FACULTAD: ING.ELECTRONICA, ELECTRICA

Y TELECOMUNICACIONES
ESCUELA: INGENIERIA ELECTRONICA
CURSO: MICRO/NANO SISTEMAS
ELECTRONICOS
LABORATORIO Nro 3: “FAMILIAS LÓGICAS
PARA EL DISEÑO”
1) Diseñar la función dada usando el estilo CMOS dinámico. Use el
Diagrama de Tiempos (*) dado.

F (X1, X2, X3) = (X1 xor X2) X3

Solución:
F = (X’1.X2 + X1.X’2) X3 = ( X 1+ X 2 ) ( X ' 1+ X ' 2 ) . X 3
F’ = ( X 1+ X 2 ) ( X ' 1+ X ' 2 ) . X 3
F’ = X1.X2 + X’1X’2 + X’3

Ahora procedemos a crear la tabla para la función complemento

X1 X2
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
X3 F’
0 1
1 1
0 1
1 1
0 1
1 0
0 0
1 1
El Layout se muestra:
 Ahora se muestra el comportamiento dinamico para Φ = 1.2
GHz

2) Diseñar F, usando el estilo DCVSL DINÁMICO. Use el Diagrama de

Tiempos (*) dado.
F(X1,X2,X3) =(X 1 X 2) XOR ( X 3)
SOLUCION:
Resolviendo “F” resulta
F = (x1.x2+x’3) (x’1+x’2+x3)
F’ = (X’1+X’2) (X3) +(X1.X2.X’3)
 Circuito en DSCH

Comportamiento dinamico
4). En los circuitos mostrados, las dimensiones W/L se dan en micras.
Hacer el layout. Mediante su curva de transferencia, determinar los
parámetros y explicar su significado para cada circuito dado: VIH ,
VIL , VT VOH , VOL , VM

A continuación, se muestra el significado de cada uno de los parámetros:

o 𝑉𝐼𝐻: Representa el voltaje de entrada mínimos, lo cual en el circuito se

interpreta como una secuencia de 1’s (“1” lógico).
o 𝑉𝑂𝐻: Representa el voltaje de salida en alto, lo cual en el circuito se interpreta
como un nivel de salida de “1” lógico (nivel lógico alto).
o 𝑉𝑂𝐿: Representa la Salida de Voltaje en Bajo, lo cual en el diseño el nivel de
Salida es “O- Lógico” (Nivel Lógico Bajo).
o 𝑉𝑇: Representa el Mínimo Voltaje para que el Transistor CMOS empiece a
Conducir para operar el circuito.
o 𝑉𝐼𝐿: Representa la Tensión de Entrada máxima al Circuito de Transistores, el
cual se representa como una Lógica de 0’s (“0- Lógico”).

Primer circuito con dos transistores NMOS:

Figura 2. Layout del circuito con dos transistores NMOS

 Figura 3. Comportamiento dinámico.

Ahora se muestra la curva de transferencia de cada uno de los transistores:

Figura 4. curva de transferencia del transistor W=0.375um, L=0.25um

Figura 5. curva de transferencia del transistor W=0.75um, L=0.25um

La figura 4 nos muestra el rango de funcionamiento del transistor en la curva de
transferencia del transistor de PULL-UP o que permite el uno lógico, vemos que se
encuentra en un estado de conducción normal aproximadamente a un voltaje de 1.25 a
2V.
La figura 5 nos muestra el rango de funcionamiento del transistor en la curva de
transferencia para el transistor PULL-DOWN o que nos da un 0 lógico, vemos que este
funciona en un estado de conducción normal aproximadamente a un rango de voltaje de
0.2 a 0.3 o 0.25.

Figura 6. Gráfica de vout vs vin para mostrar los voltajes críticos

Segundo circuito inversor PMOS y NMOS

Figura 7. Layout del circuito inversor PMOS y NMOS

 Figura 8. Comportamiento dinámico
Ahora se muestra la curva de transferencia de cada uno de los transistores:

Figura 9. curva de transferencia del transistor NMOS W=0.375um, L=0.25um

Figura 10. curva de transferencia del transistor PMOS W=0.75um, L=0.25um

 Figura 11. Gráfica de vout vs vin para mostrar los voltajes críticos

5) Compruebe la obtención del layout mostrado mediante grafos de

Euler:
a) Determinar su diagrama de STICK, interprete dicho diagrama, dibuje el circuito
esquemático de transistores y obtenga la función lógica de salida.
b) Verifique mediante su tabla de funcionamiento. Hacer el LAYOUT manual
(transistores de dimensiones mínimas) y corroborar su función mediante simulación.
Medir el ÁREA del layout y hallar la frecuencia MÁXIMA de operación.
La tabla de verdad se muestra en la siguiente tabla:

Tabla de Verdad de Cuatro entradas.

Posteriormente se utiliza el mapa de Karnaught para ver si se puede simplificar el
circuito:

Mapa de Karnought.

Como vemos en la tabla anterior, el circuito no se puede simplificar; así que, la ecuación
resultante es:

F = D′ + A′B′C ' (pull up) …conectado a Vdd

'
F = (D) (A+B+C) (pull down) …conectado a Vss

Circuito con puertas de Paso.

LAYOUT:
 Layout del circuito

Funcionamiento dinámico

AREA (S):
 S = 70𝞴 * 56𝞴 = 3920 λ 2 = 61.25pm2

La frecuencia max. sera’:

Fmax = 1/26ps = 38.46GHz