Eng04075 – Eletrônica Digital I Eng.

Elétrica
Eng04075

Prof. Luiz F
Ferreira

Sumário Módulo-2
• Características Elétricas

• Níveis Lógicos - Entrada e Saída

• Curvas de Transferência
• Margens de Ruído
• Chaves Controladas & Inversores
• Propagação de Sinal & Potência

luff.delet@gmail.com
13/07/2022 1
 Eng04075 – Eletrônica Digital I Eng. Elétrica
Eng04075

Prof. Luiz F
Aula 3-4 Ferreira

Sumário
• Introdução
• Sinais Analógicos
& Sinais Digitais (“Quantizados”)
• Níveis Lógicos

• Revisão de Conceitos

• Níveis Lógicos - Entrada e Saída

de sinais

luff.delet@gmail.com
13/07/2022 2
 Sinais Analógicos
& Sinais Digitais (“Quantizados”)
Eng. Elétrica
Sinal Digital Eng04075
(Quantizado)
Prof. Luiz F
Sinal Analógico Sinal Amostrado ( ) Ferreira
(Amostras) 11 (step 3)  Os níveis quantizados
( 2n “steps”) podem
10 (step 2) ser representados por
códigos (valores)
binários
01 (step 1)  P.ex para 22 = 4 steps
=> 2 bits (B1 B0)
00 (step 0) step 0 => 00
step 1 => 01
Sinal Reconstruído c/ as step 2 => 10
Sinal Analógico
amostras quantizadas step 3 => 11

Sinal Amostrado ( )
e Quantizado Valores binários
gerados pelo
Erro na conversor A/D
Quantização para cada
amostra

13/07/2022 3
00 00 01 10 11 11 11 10 01 00 00 => valores binários
 Sinais Analógicos
& Sinais Digitais (“Quantizados”)
Eng. Elétrica
Sinal Digital
Eng04075
(Quantizado)
Prof. Luiz F
Sinal Analógico Sinal Amostrado ( ) Ferreira
(Amostras) 11 (step 3)
 Os tempos das amostras e
os correspondentes
10 (step 2) códigos (valores) binários
gerados pelo conversor
01 (step 1) A/D para cada amostra
podem ser armazenados
para processamento e
00 (step 0)
posterior reconstrução do
sinal.
Sinal Analógico Sinal
Reconstruído
c/ as amostras
quantizadas
Sinal
Recons-
truído e
filtrado

13/07/2022 4
 Sinais Analógicos
& Sinais Digitais (“Quantizados”)
Eng. Elétrica
Sinal Digital
Eng04075
(Quantizado)
Prof. Luiz F
Sinal Analógico Sinal Amostrado ( ) Ferreira
(Amostras) 11 (step 3)
 Os tempos das amostras e
os correspondentes
10 (step 2) códigos (valores) binários
gerados pelo conversor
01 (step 1) A/D para cada amostra
podem ser armazenados
para processamento e
00 (step 0)
posterior reconstrução do
sinal.
Sinal
Sinal Analógico
Reconstruído
c/ as amostras  Os valores dos ‘bits’ dos
códigos (valores) binários
quantizadas
podem ser representados por
Sinal “Níveis Lógicos”
Recons-  Nível ‘0’ (baixo) ou ‘Low’ ou ‘L’
truído e
filtrado  Nível ‘1’ (alto) ou ‘High’ ou ‘H’

13/07/2022 5
 Níveis Lógicos Eng. Elétrica
Eng04075
 No contexto da Eletrônica Digital diversas grandezas podem ser
Prof. Luiz F
utilizadas para definir um Nível Lógico que pode assumir 2 Ferreira
valores possíveis (V ou F, H ou L, ‘1’ ou ‘0’, etc)

 Exemplos muito utilizados:

 Campo magnético: a orientação S/N ou N/S define o nível
 Tensão: o valor ‘baixo’ ou ‘alto’ define o nível

 P. Ex. Tecnologia Digital com tensão máxima Vmax e tensão

mínima Vmin

 Nível Baixo (Low) => símbolo ‘0’ ou ‘L’ - Entre Vmin e um

determinado valor de tolerância VL

 Nível Alto (High) => símbolo ‘1’ ou ‘H’ - Entre Vmax e um

determinado valor VH

 VH e VL são definidos pelas características dos

componentes eletrônicos utilizados.

13/07/2022 6
 Níveis Lógicos Eng. Elétrica
Eng04075
 Uma fonte de tensão Vcc com valor máximo de +Vcc e uma chave de
3 pólos podem ser utilizadas para ‘gerar’ ou ‘aplicar’ um nível lógico Prof. Luiz F
Ferreira
entre um valor máximo Vmax = +Vcc e um valor mínimo Vmin = 0 (nó de
valor zero volts é o “Gnd”)

A) Fonte de tensão + chave de 3 pólos

 Aplica nível ‘baixo’ (‘L’) em Vp  Aplica nível ‘alto’ (‘H’) em Vp

 Vp ≈ 0V (‘L’ ou ‘0’)  Vp ≈ +Vcc (‘H’ ou ‘1’)

chave de 3 pólos chave de 3 pólos

Nota: Bom para aplicar nível ‘H’ ou ‘1’ e também nível ‘L’ ou ‘0’
MAS uma chave de 3 pólos não é geralmente muito compacta para
protoboard e uma versão com controle eletrônico do chaveamento não é
simples. Geralmente não utilizada em tecnologia de circuitos integrados. 13/07/2022 7
 Níveis Lógicos Eng. Elétrica
Eng04075
 Uma fonte de tensão Vcc com valor máximo de +Vcc e uma chave de
2 pólos podem ser utilizadas para ‘gerar’ ou ‘aplicar’ um nível lógico Prof. Luiz F
Ferreira
entre um valor máximo Vmax = +Vcc e um valor mínimo Vmin = 0 (nó de
valor zero volts é o “Gnd”)

B1) Fonte de tensão + chave 2 pólos + Resistor (“pull-down”)

 Aplica nível ‘baixo’ (‘L’) em Vp  Aplica nível ‘alto’ (‘H’) em Vp

 Vp ≈ 0V (‘L’ ou ‘0’)  Vp ≈ +Vcc (‘H’ ou ‘1’)

Carga Carga
‘off’ (p.ex Capacitor) ‘on’ (p.ex Capacitor)

Nota: Bom para aplicar nível ‘H’ ou ‘1’. A baixa resistência da chave quando ligada ‘on’
(Rch << R) permite estabelecer o nível ‘1’ de forma mais efetiva.
13/07/2022 8
A resistência R é necessária para limitar a corrente da fonte quando a chave está ligada
‘on’ e Vp em nível ‘1’ e garantir o nível ‘0’ em Vp quando a chave está desligada ‘off’.
 Níveis Lógicos Eng. Elétrica
Eng04075
 Uma fonte de tensão Vcc com valor máximo de +Vcc e uma chave de
2 pólos podem ser utilizadas para ‘gerar’ ou ‘aplicar’ um nível lógico Prof. Luiz F
Ferreira
entre um valor máximo Vmax = +Vcc e um valor mínimo Vmin = 0 (nó de
valor zero volts é o “Gnd”)

B2) Fonte de tensão + chave 2 pólos + Resistor (“pull-up”)

 Aplica nível ‘baixo’ (‘L’) em Vp  Aplica nível ‘alto’ (‘H’) em Vp

 Vp ≈ 0V (‘L’ ou ‘0’)  Vp ≈ +Vcc (‘H’ ou ‘1’)

Carga Carga
(p.ex Capacitor) (p.ex Capacitor)

‘on’ ‘off’

Nota: Bom para aplicar nível ‘L’ ou ‘0’. A baixa resistência da chave quando ligada ‘on’
(Rch << R) permite estabelecer o nível ‘0’ de forma mais efetiva.
13/07/2022 9
A resistência R é necessária para limitar a corrente da fonte quando a chave está ligada
‘on’ e Vp em nível ‘0’ e garantir o nível ‘1’ em Vp quando a chave está desligada ‘off’.
 Inversor Lógico
Eng. Elétrica
Eng04075
 Uma fonte de tensão Vcc com valor máximo de +Vcc e uma chave de
2 pólos “Controlada” eletronicamente por uma tensão Vin podem ser Prof. Luiz F
Ferreira
utilizadas para ‘gerar’ um nível lógico de valor “invertido” em uma
saída Vout.

A1) Chave Controlada liga (‘on’) com tensão de nível ‘alto’ (‘H’ ou ‘1’) em Vin

 Aplica nível ‘baixo’ (‘L’) em Vout  Aplica nível ‘alto’ (‘H’) em Vout
Vin ≈ +Vcc (‘H’ ou ‘1’) => Vout ≈ 0V (‘L’ ou ‘0’) Vin ≈ 0V (‘L’ ou ‘0’) => Vout ≈ +Vcc (‘H’ ou ‘1’)

(‘1’) (‘0’) (‘0’) (‘1’)

Chave controlada Chave controlada
ligada ‘on’ desligada ‘off’

Nota: Bom para aplicar nível ‘L’ ou ‘0’. A baixa resistência da chave quando ligada ‘on’
(Rch << R) permite estabelecer o nível ‘0’ de forma mais efetiva.
13/07/2022 10
A resistência R é necessária para limitar a corrente da fonte quando a chave está ligada
‘on’ e Vout em nível ‘0’ e garantir o nível ‘1’ em Vout quando a chave está desligada ‘off’.
 Inversor Lógico
Eng. Elétrica
Eng04075
 Uma fonte de tensão Vcc com valor máximo de +Vcc e uma chave de
2 pólos “Controlada” eletronicamente por uma tensão Vin podem ser Prof. Luiz F
Ferreira
utilizadas para ‘gerar’ um nível lógico de valor “invertido” em uma
saída Vout.

A2) Chave Controlada liga (‘on’) com tensão de nível ‘baixo’ (‘L’ ou ‘0’) em Vin

 Aplica nível ‘baixo’ (‘L’) em Vout  Aplica nível ‘alto’ (‘H’) em Vout
Vin ≈ +Vcc (‘H’ ou ‘1’) => Vout ≈ 0V (‘L’ ou ‘0’) Vin ≈ 0V (‘L’ ou ‘0’) => Vout ≈ +Vcc (‘H’ ou ‘1’)

(‘1’) (‘0’)
Chave controlada Chave controlada
desligada ‘off’ ligada ‘off’

(‘0’) (‘1’)

Nota: Bom para aplicar nível ‘H’ ou ‘1’. A baixa resistência da chave quando ligada ‘on’
(Rch << R) permite estabelecer o nível ‘1’ de forma mais efetiva.
13/07/2022 11
A resistência R é necessária para limitar a corrente da fonte quando a chave está ligada
‘on’ e Vout em nível ‘1’ e garantir o nível ‘0’ em Vout quando a chave está desligada ‘off’.
 Inversor Lógico
Eng. Elétrica
Eng04075
 Uma fonte de tensão Vcc com valor máximo de +Vcc e 2 chaves
“Controladas” eletronicamente por uma tensão Vin podem ser Prof. Luiz F
Ferreira
utilizadas para ‘gerar’ um nível lógico de valor “invertido” em uma
saída Vout. Este esquema gera o chamado inversor “CMOS”

B) Uma Chave liga com nível ‘alto’ (‘H’ ou ‘1’) em Vin e a outra liga com nível ‘baixo’ (‘L’ ou ‘0’) em Vin

 Aplica nível ‘baixo’ (‘L’) em Vout  Aplica nível ‘alto’ (‘H’) em Vout
Vin ≈ +Vcc (‘H’ ou ‘1’) => Vout ≈ 0V (‘L’ ou ‘0’) Vin ≈ 0V (‘L’ ou ‘0’) => Vout ≈ +Vcc (‘H’ ou ‘1’)

Chave Chave
(‘1’) ‘off’ (‘0’) ‘off’

(‘0’) (‘1’)
Chave Chave
‘on’ ‘on’

Nota: Bom para aplicar nível ‘H’ ou ‘1’ e também nível ‘L’ ou ‘0’
A baixa resistência das chaves quando ligadas ‘on’ permite estabelecer o nível ‘1’ ou o nível ‘0’
de forma efetiva.
13/07/2022
Uma resistência R não é mais necessária porque as chaves ligam e desligam de forma invertida, de forma que 12
nunca fica estabelecido de forma permanente um caminho de baixa resistência entre +Vcc e ‘Gnd’
 Níveis Lógicos - Margens Eng. Elétrica
Eng04075

Prof. Luiz F
 Dois valores possíveis - Lógica Binária Ferreira
Níveis Lógicos (V ou F, H ou L, ‘1’ ou ‘0’, etc)
(Entrada/Saída)
 Considerando uma Tecnologia Digital que
Vmax
utilize uma tensão máxima Vmax e uma
‘1’ ou ‘H’ tensão mínima Vmin
VH
‘indefinido’  Nível Baixo (Low) => símbolo ‘0’ ou
‘L’ - Entre Vmin e VL
VL
‘0’ ou ‘L’
 Nível Alto (High) => símbolo ‘1’ ou
Vmin ‘H’ - Entre Vmax e VH

13/07/2022 13
 Níveis Lógicos - Margens Eng. Elétrica
Eng04075

Prof. Luiz F
 Dois valores possíveis - Lógica Binária Ferreira
(V ou F, H ou L, ‘1’ ou ‘0’, etc)
Níveis de Entrada (ex. TTL)

5V  P.Ex: – Tecnologia TTL com tensão

máxima 5V e tensão mínima 0V
‘1’ ou ‘H’
 Nível Baixo (Low) => símbolo ‘0’
2V ou ‘L’ - Entre 0V e 0.7V

‘indefinido’  Nível Alto (High) => símbolo ‘1’

‘0’ ou ‘L’ 0.7V ou ‘H’ - Entre 5V e 2V
0V

Nota: TTL (Transistor-Transistor Logic) é uma das primeiras tecnologias

de circuitos lógicos (década de 60) e utiliza Transistores Bipolares de
Junção (TJB) como dispositivos de chaveamento (chaves controladas). 13/07/2022 14
 Níveis Lógicos - Margens Eng. Elétrica
Eng04075

Prof. Luiz F
 Dois valores possíveis - Lógica Binária Ferreira
(V ou F, H ou L, ‘1’ ou ‘0’, etc)
Níveis de Entrada (ex. CMOS)

VCC  P.Ex: – Tecnologia CMOS com tensão

máxima Vcc (ou Vdd) e tensão mínima 0V
‘1’ ou ‘H’
0.7VCC  Nível Baixo (Low) => símbolo ‘0’ ou
‘indefinido’ ‘L’ - Entre 0V e 0.3Vcc
0.3VCC
 Nível Alto (High) => símbolo ‘1’ ou
‘0’ ou ‘L’
‘H’ - Entre Vcc e 0.7Vcc
0V

Nota: CMOS (Complementary Metal–Oxide–Semiconductor) é uma moderna

tecnologia de circuitos lógicos e utiliza transistores MOS (NMOS e PMOS).

13/07/2022 15
 Níveis Lógicos - Margens Eng. Elétrica
Eng04075

Prof. Luiz F
 Dois valores possíveis - Lógica Binária Ferreira
(V ou F, H ou L, ‘1’ ou ‘0’, etc)
Níveis de Entrada (ex. CMOS)

5V  P.Ex: – Tecnologia CMOS com tensão

máxima 5V e tensão mínima 0V
‘1’ ou ‘H’
3.5V  Nível Baixo (Low) => símbolo ‘0’
‘indefinido’ ou ‘L’ - Entre 0V e 0.3Vcc
1.5V
 Nível Alto (High) => símbolo ‘1’
‘0’ ou ‘L’
ou ‘H’ - Entre Vcc e 0.7Vcc
0V

Nota: CMOS (Complementary Metal–Oxide–Semiconductor) é uma moderna

tecnologia de circuitos lógicos e utiliza transistores MOS (NMOS e PMOS).

13/07/2022 16
 Níveis Lógicos - Entradas
(chave 2 polos - “pull-up”) Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

 Aplica nível ‘baixo’ (‘L’) em Vp  Aplica nível ‘alto’ (‘H’) em Vp

 Vp ≈ 0V (‘0’)  Vp ≈ +Vcc (‘1’)

Vp Vp Vp

‘on’ ‘off’

OBS.: Bom para aplicar nível ‘0’ ou ‘L’.

Melhor para TTL que tem uma menor margem de ruído no nível ‘L’.

Nota: O resistor ‘R’ é necessário para limitar a corrente (‘I’)

quando a chave está ligada ‘on’ em estado de baixa
13/07/2022 17
resistência (Rch << R).
 Níveis Lógicos - Entradas
(“pull-up” – modelo simples) Eng. Elétrica
Eng04075

 Aplica nível ‘baixo’ (‘L’) em Vp  Aplica nível ‘alto’ (‘H’) em Vp Prof. Luiz F
 Vp ≈ 0V (‘0’)  Vp ≈ +Vcc (‘1’) Ferreira

Vp Vp Vp

‘on’ ip ‘off’ ip

Sem o inversor Vp seria (por Thevenin):

Vp = Vcc * Rch / ( Rch + R )
Com a chave ‘on’  Rch << R  Vp ≈ (Vcc*Rch/R – Rch*ip)  Vp ≈ Vcc*Rch/R
(“ip” desprezado).
Vp > zero mas ainda nível ‘baixo’ (‘0’)

Com a chave ‘off’  Rch >> R  Vp ≈ (Vcc*Rch/(Rch+R) – R*ip)  Vp < Vcc

mas ainda nível ‘alto’ (‘1’)
13/07/2022 18
P.Ex.: Rch (‘on’) ~100 W e Rch (‘off’) ~100MW
 Níveis Lógicos - Entradas
(“pull-up” – modelo simples) Eng. Elétrica
Eng04075

 Aplica nível ‘baixo’ (‘L’) em Vp  Aplica nível ‘alto’ (‘H’) em Vp Prof. Luiz F
 Vp ≈ 0V (‘0’)  Vp ≈ +Vcc (‘1’) Ferreira

Vp Vp Vp

‘on’ ip ‘off’ ip

Sem o inversor Vp seria (por Thevenin):

Vp = Vcc * Rch / ( Rch + R )
Com a chave ‘on’  Rch << R  Vp ≈ (Vcc*Rch/R – Rch*ip)  Vp ≈ Vcc*Rch/R
(“ip” desprezado).
Vp > zero mas ainda nível ‘baixo’ (‘0’)

Com a chave ‘off’  Rch >> R  Vp ≈ (Vcc*Rch/(Rch+R) – R*ip)  Vp < Vcc

mas ainda nível ‘alto’ (‘1’)
13/07/2022 19
P.Ex.: Rch (‘on’) ~100 W e Rch (‘off’) ~100MW
 Níveis Lógicos - Entradas
(chave 2 polos - “pull-down”) Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira
 Aplica nível ‘baixo’ (‘L’) em Vp  Aplica nível ‘alto’ (‘H’) em Vp
 Vp ≈ 0V (‘0’)  Vp ≈ +Vcc (‘1’)

‘off’ ‘on’
Vp Vp

OBS.: Bom para aplicar nível ‘1’ ou ‘H’, mas NÃO recomendado para TTL que
tem uma menor margem de ruído no nível ‘L’.

Nota: O resistor ‘R’ é necessário para limitar a corrente (‘I’)

quando a chave está ligada ‘on’ em estado de baixa
13/07/2022 20
resistência (Rch << R)
 Níveis Lógicos - Entradas
(“pull-down” – modelo simples) Eng. Elétrica
Eng04075
 Aplica nível ‘baixo’ (‘L’) em Vp  Aplica nível ‘alto’ (‘H’) em Vp Prof. Luiz F
 Vp ≈ 0V (‘0’)  Vp ≈ +Vcc (‘1’) Ferreira

‘off’ ‘on’
Vp Vp

ip ip

Sem o inversor Vp seria (por Thevenin):

Vp = Vcc * R / ( Rch + R )
Com a chave ‘on’  Rch << R  Vp ≈ (Vcc*R/(Rch+R) – Rch*ip) ≈ Vcc*R/(Rch+R)
(“ip” desprezado)
Vp < Vcc mas ainda nível ‘alto’ (‘1’)

Com a chave ‘off’  Rch >> R  Vp ≈ (Vcc*R/Rch – R*ip)  Vp > zero mas ainda
nível ‘baixo’ (‘0’)
13/07/2022 21
P.Ex.: Rch (‘on’) ~100 W e Rch (‘off’) ~100MW
 Níveis Lógicos - Entradas
(“pull-down” – modelo simples) Eng. Elétrica
Eng04075
 Aplica nível ‘baixo’ (‘L’) em Vp  Aplica nível ‘alto’ (‘H’) em Vp Prof. Luiz F
 Vp ≈ 0V (‘0’)  Vp ≈ +Vcc (‘1’) Ferreira

‘off’ ‘on’
Vp Vp

ip ip

Sem o inversor Vp seria (por Thevenin):

Vp = Vcc * R / ( Rch + R )
Com a chave ‘on’  Rch << R  Vp ≈ (Vcc*R/(Rch+R) – Rch*ip) ≈ Vcc*R/(Rch+R)
(“ip” desprezado)
Vp < Vcc mas ainda nível ‘alto’ (‘1’)

Com a chave ‘off’  Rch >> R  Vp ≈ (Vcc*R/Rch – R*ip)  Vp > zero mas ainda
nível ‘baixo’ (‘0’)
13/07/2022 22
P.Ex.: Rch (‘on’) ~100 W e Rch (‘off’) ~100MW
 Níveis Lógicos - Entradas
simulação & prática Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira
 Gerador Digital (simulação)
 Aplica ‘0’s e ‘1’s em função do tempo

 Animação de chave digital (simulação)

 Aplica ‘0’ ou ‘1’

 chave + resistor (simulação ou prática), p.ex pull-up

 aplica tensão alta (‘1’ ou ‘H’) c/ ch ‘off’
 aplica tensão baixa (‘0’ ou ‘L’) c/ ch ‘on’

13/07/2022 23
 Visualização - Níveis Lógicos Eng. Elétrica
Eng04075
- LEDs -
Prof. Luiz F
Ferreira

Nota: LED (Light-Emitting Diode) é um diodo emissor de luz. É um dispositivo

eletrônico com uma curva de corrente-tensão (I-V) não linear.
13/07/2022 27
Visualização - Níveis Lógicos Eng. Elétrica
Eng04075
- LEDs -
Prof. Luiz F
Ferreira

Modelo Simples com Fonte de

Tensão:
Desligado (‘off’) => circuito
aberto
Ligado (‘on’) => fonte fixa

13/07/2022 28
 Níveis Lógicos - Saídas Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira
“Pull-Down” “Pull-Up”
 LED liga com Vs em nível lógico  LED liga com Vs em nível lógico
‘alto’ (‘H’ ou ‘1’) ‘baixo’ (‘L’ ou ‘0’)

 Vs ≈ +Vcc (‘1’)  Vs ≈ 0V (‘0’)

Vs

Vs

Nota: Melhor para TTL que

Circuito Lógico (Inversor) pode ter melhor capacidade de
alimentando uma carga corrente nessa configuração.
(Led + Resistor)
13/07/2022 29
 Níveis Lógicos - Saídas Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira
“Pull-Down” “Pull-Up”
 LED liga com Vs em nível lógico  LED liga com Vs em nível lógico
‘alto’ (‘H’ ou ‘1’) ‘baixo’ (‘L’ ou ‘0’)

 Vs ≈ +Vcc (‘1’)  Vs ≈ 0V (‘0’)

Vs

Vs

Nota: Melhor para TTL que

Circuito Lógico (Inversor) pode ter melhor capacidade de
alimentando uma carga corrente nessa configuração.
(Led + Resistor)
13/07/2022 30
 Níveis Lógicos - Saídas Eng. Elétrica
(ex. c/ TTL) Eng04075

Prof. Luiz F
Ferreira
“Pull-Down” “Pull-Up”
 LED liga com Vs em nível lógico  LED liga com Vs em nível lógico
‘alto’ (‘H’ ou ‘1’) ‘baixo’ (‘L’ ou ‘0’)

 Vs ≈ +Vcc (‘1’)  Vs ≈ 0V (‘0’)

Vs

Vs

Nota: Melhor para TTL que

pode ter melhor capacidade de
corrente nessa configuração.
13/07/2022 31
 Níveis Lógicos - Margens Eng. Elétrica
Eng04075

Prof. Luiz F
 Dois valores possíveis - Lógica Binária Ferreira
(V ou F, H ou L, ‘1’ ou ‘0’, etc)
Níveis de Entrada (ex. TTL)

5V  P.Ex: – Tecnologia TTL com tensão

máxima 5V e tensão mínima 0V
‘1’ ou ‘H’
 Nível Baixo (Low) => símbolo ‘0’
2V ou ‘L’ - Entre 0V e 0.7V

‘indefinido’  Nível Alto (High) => símbolo ‘1’

‘0’ ou ‘L’ 0.7V ou ‘H’ - Entre 5V e 2V
0V

Nota: TTL (Transistor-Transistor Logic) é uma das primeiras tecnologias

de circuitos lógicos (década de 60) e utiliza Transistores Bipolares de
Junção (TJB) como dispositivos de chaveamento (chaves controladas). 13/07/2022 32
 Níveis Lógicos - Saídas Eng. Elétrica
(ex. c/ CMOS) Eng04075

Prof. Luiz F
Ferreira
“Pull-Down” “Pull-Up”
 LED liga com Vs em nível lógico  LED liga com Vs em nível lógico
‘alto’ (‘H’ ou ‘1’) ‘baixo’ (‘L’ ou ‘0’)

 Vs ≈ +Vcc (‘1’)  Vs ≈ 0V (‘0’)

Vs

Vs

Nota: Na tecnologia CMOS

normalmente as duas
configurações são equivalentes. 13/07/2022 33
 Níveis Lógicos - Margens Eng. Elétrica
Eng04075

Prof. Luiz F
 Dois valores possíveis - Lógica Binária Ferreira
(V ou F, H ou L, ‘1’ ou ‘0’, etc)
Níveis de Entrada (ex. CMOS)

5V  P.Ex: – Tecnologia CMOS com tensão

máxima 5V e tensão mínima 0V
‘1’ ou ‘H’
3.5V  Nível Baixo (Low) => símbolo ‘0’
‘indefinido’ ou ‘L’ - Entre 0V e 0.3Vcc
1.5V
 Nível Alto (High) => símbolo ‘1’
‘0’ ou ‘L’
ou ‘H’ - Entre Vcc e 0.7Vcc
0V

Nota: CMOS (Complementary Metal–Oxide–Semiconductor) é uma moderna

tecnologia de circuitos lógicos e utiliza transistores MOS (NMOS e PMOS).

13/07/2022 34
 Eng04075 – Eletrônica Digital I Eng. Elétrica
Eng04075

Prof. Luiz F
Aula 4-5 Ferreira

Sumário

• Chaves Controladas & Inversores

• Curvas de Transferência
• Margens de Ruído
• Propagação de Sinal

luff.delet@gmail.com
13/07/2022 35
 Características Elétricas
- Chaves - transistores TJB - Eng. Elétrica
Eng04075

Prof. Luiz F
Chave controlada c/ Ferreira
Transistor NPN VIN ‘alto’ (nível ‘1’)
Chave ‘on’ (ligada)
VC Resistência muito baixa entre VC e VE
RB VB
VIN
+
VBE
- VE
VIN ‘baixo’ (nível ‘0’)
Chave ‘off’ (desligada)
Resistência muito alta entre VC e VE
 Liga com VIN “alto” (VBE ≈ 0.7V )
(nível ‘1’)

 Desliga com VIN “baixo”

(nível ‘0’)

NOTA: TJB - Transistor Bipolar de Junção – Tipo NPN ou PNP

13/07/2022 36
 Características Elétricas
- Chaves - transistores TJB - Eng. Elétrica
Eng04075

Prof. Luiz F
Chave controlada c/ Ferreira
Transistor PNP VIN ‘baixo’ (nível ‘0’)
Chave ‘on’ (ligada)
VE Resistência muito baixa entre VE e VC
VEB+
RB -
VIN
VB
VC VIN ‘alto’ (nível ‘1’)
Chave ‘off’ (desligada)
Resistência muito alta entre VE e VC
 Liga com VIN “baixo” (VEB ≈ 0.7V )
(nível ‘0’)

 Desliga com VIN “alto”

(nível ‘1’)

NOTA: TJB - Transistor Bipolar de Junção – Tipo NPN ou PNP

13/07/2022 37
 Características Elétricas
- Chaves - transistores TJB - Eng. Elétrica
Eng04075

Prof. Luiz F
Chave controlada c/ Chave controlada c/ Ferreira
Transistor NPN Transistor PNP
VC VE
VEB+
RB VB RB -
VIN VIN
+
VBE VB
- VE VC

 Liga com VIN “alto” (VBE ≈ 0.7V )  Liga com VIN “baixo” (VEB ≈ 0.7V )
(nível ‘1’) (nível ‘0’)

 Desliga com VIN “baixo”  Desliga com VIN “alto”

(nível ‘0’) (nível ‘1’)

NOTA: TJB - Transistor Bipolar de Junção – Tipo NPN ou PNP

13/07/2022 38
 Características Elétricas
- Inversor c/ TJB - exemplo Eng. Elétrica
Eng04075
Vin Vout
Prof. Luiz F
Resistências + NPN Ferreira

VCC

≈ Gnd (‘0’) R ≈ Vcc (‘1’)

VOUT ≈ Vcc (‘1’)
RB
VIN ‘off’
+
VBE
-
GND

Nível ‘alto’ (‘H’ ou ‘1’) em VOUT

 Rch >> R  VOUT ≈ +Vcc (‘1’)

13/07/2022 39
 Características Elétricas
- Inversor c/ TJB - exemplo Eng. Elétrica
Eng04075
Vin Vout
Prof. Luiz F
Resistências + NPN Ferreira

VCC

≈ Gnd (‘0’) R ≈ Vcc (‘1’)

VOUT ≈ Vcc (‘1’)
RB
VIN ‘off’
+
VBE
-
GND

Nível ‘alto’ (‘H’ ou ‘1’) em VOUT

 Rch >> R  VOUT ≈ +Vcc (‘1’)

13/07/2022 40
 Características Elétricas
- Inversor c/ TJB - exemplo Eng. Elétrica
Eng04075
Vin Vout
Prof. Luiz F
Resistências + NPN Ferreira

VCC

R ≈ Gnd (‘0’)
≈ Vcc (‘1’)
VOUT ≈ Gnd (‘0’)
RB
VIN ‘on’
+
VBE
-
GND

Nível ‘baixo’ (‘L’ ou ‘0’) em VOUT

 Rch << R  VOUT ≈ 0 (GND) (‘0’)

13/07/2022 41
 Características Elétricas
- Inversor c/ TJB - exemplo Eng. Elétrica
Eng04075
Vin Vout
Prof. Luiz F
Resistências + NPN Ferreira

VCC
Rc=R ≈ Gnd (‘0’)
≈ Vcc (‘1’)
VOUT ≈ Gnd (‘0’)
RB
VIN ‘on’
+
VBE
-
GND

Nível ‘baixo’ (‘L’ ou ‘0’) em VOUT

 Rch << R  VOUT ≈ 0 (GND) (‘0’)

13/07/2022 42
 Características Elétricas
- Inversor com TJB - Eng. Elétrica
Eng04075
Curva de Transferência e Corrente de Dreno
Prof. Luiz F
Ferreira
Vi Vo

VCC

R
VOut
RB
VIn
+
VBE
-
GND

Nota: Curva de transferência com degradação

pelo resistor de ‘pull-up’ reduzindo as margens de
ruído. O consumo estático, ou DC, alto uma vez
que existe corrente de Vcc para Gnd com saída
baixa ‘L’.
13/07/2022 43
 Características Elétricas
- Inversor com TJB - Eng. Elétrica
Eng04075
Curva de Transferência e Corrente de Dreno
Prof. Luiz F
Ferreira
Vi Vo

VCC

R
VOut
RB
VIn
+
VBE
-
GND

Nota: Curva de transferência com degradação

pelo resistor de ‘pull-up’ reduzindo as margens de
ruído. O consumo estático, ou DC, alto uma vez
que existe corrente de Vcc para Gnd com saída
baixa ‘L’.
13/07/2022 44
 Características Elétricas
- Chaves - transistores MOS - Eng. Elétrica
Eng04075

Prof. Luiz F
NMOS PMOS Ferreira

VDreno - Vfonte (Source)

VGS
+
VG (Vi) VB VG (Vi) VB
+
VGS
- Vfonte (Source) VDreno

 Liga com VG “alto” (VGS > VT )  Liga com VG “baixo” (│VGS│>│VT│ )

(nível ‘1’) (nível ‘0’)
=> Resist. muito baixa entre Vdreno e Vfonte => Resist. muito baixa entre Vfonte e Vdreno

Obs: VB (tensão do substrato)

NOTA: Transistores MOS (Metal–Oxide–Semiconductor

13/07/2022 45
Transistor) – tipo NMOS ou PMOS.
 Características Elétricas
- Chaves - transistores MOS - Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

‘H’ ‘on’ ‘H’ ‘off’

‘L’ ‘off’ ‘L’ ‘on’

13/07/2022 46
 Características Elétricas
- Inversores NMOS e PMOS - Eng. Elétrica
Eng04075

Vi Vo Prof. Luiz F
Ferreira

NOTA: Os transistores NMOS como “chaves” funcionam

melhor conectados no GND e os PMOS conectados no Vcc. 13/07/2022 47
 Características Elétricas
- Inversores NMOS e PMOS - Eng. Elétrica
Eng04075

Vi Vo Prof. Luiz F
Ferreira

NOTA: Os transistores NMOS como “chaves” funcionam

melhor conectados no GND e os PMOS conectados no Vcc. 13/07/2022 48
 Características Elétricas
- Inversores NMOS e PMOS - Eng. Elétrica
Eng04075

Vi Vo Prof. Luiz F
Ferreira

NOTA: Os resistores R podem ser substituídos por transistores

13/07/2022 49
“complementares” melhorando as características do inversor.
 Características Elétricas
- Inversores CMOS - Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira
Vi Vo

 Vi = ‘L’
=> PMOS ‘on’
=> NMOS ‘off’
=> Vo = ‘H’

Nota: As chaves nunca ficam ligadas ao mesmo tempo quando

os níveis estão estáveis. No entanto, um surto de corrente
aparece nas transições entre níveis, produzindo um aumento no 13/07/2022 50
consumo de potência.
Características Elétricas
- Inversores CMOS - Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira
Vi Vo

 Vi = ‘L’
=> PMOS ‘on’
=> NMOS ‘off’
=> Vo = ‘H’

13/07/2022 51
Características Elétricas
- Inversores CMOS - Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira
Vi Vo

 Vi = ‘H’
=> PMOS ‘off’
=> NMOS ‘on’
=> Vo = ‘L’

13/07/2022 52
 Características Elétricas
- Inversores CMOS - Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira
Vi Vo

 Vi = ‘L’
=> PMOS ‘on’
=> NMOS ‘off’
=> Vo = ‘H’

Nota: A carga e descarga de capacitores é uma fonte que domina 13/07/2022 53

geralmente o consumo de potência nos circuitos digitais.
 Características Elétricas
- Inversores CMOS - Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira
Vi Vo

 Vi = ‘H’
=> PMOS ‘off’
=> NMOS ‘on’
=> Vo = ‘L’

Nota: A carga e descarga de capacitores é uma fonte que domina 13/07/2022 54

geralmente o consumo de potência nos circuitos digitais.
 Características Elétricas
- Inversor CMOS - Eng. Elétrica
Eng04075
Curva de Transferência e Corrente de Dreno
Prof. Luiz F
Ferreira
Vi Vo

Nota: Curva de transferência muito mais ideal,

com margens de ruído melhores. O consumo
estático, ou DC, reduz muito, uma vez que sempre
existe uma resistência muito alta entre Vcc e Gnd.
No entanto, existe um surto de corrente nas
trocas de nível lógico.
13/07/2022 55
 Características Elétricas
- Inversor CMOS - Eng. Elétrica
Eng04075
Curva de Transferência e Corrente de Dreno
Prof. Luiz F
Ferreira
Vi Vo

Nota: Curva de transferência muito mais ideal,

com margens de ruído melhores. O consumo
estático, ou DC, reduz muito, uma vez que sempre
existe uma resistência muito alta entre Vcc e Gnd.
No entanto, existe um surto de corrente nas
trocas de nível lógico.
13/07/2022 56
 Características Elétricas
- Inversor CMOS - Eng. Elétrica
Eng04075
Curva de Transferência e Corrente de Dreno
Vi Vo Prof. Luiz F
Ferreira

Nota: A potência total considerando-se um inversor e um

capacitor que se carrega e descarrega:
Ptotal = Ps (estática) + Pcc (curto-circuito) + Pd (dinâmica)

Ps (estática) => correntes de fuga em nível ‘H’ ou ‘L’

Pcc (curto-circuito) => surto de corrente nas trocas de nível
Pd (dinâmica) => correntes de carga e descarga do capacitor

13/07/2022 57
 Características Elétricas
- Inversor CMOS - Eng. Elétrica
Eng04075
Curva de Transferência e Corrente de Dreno
Vi Vo Prof. Luiz F
Ferreira

Nota: A potência total considerando-se um inversor e um

capacitor que se carrega e descarrega:
Ptotal = Ps (estática) + Pcc (curto-circuito) + Pd (dinâmica)

=> Geralmente a Potência dinâmica é preponderante e pode

ser expressada por:
Pd (dinâmica) = C.Vcc2.f onde ‘f’ é a frequência de operação.

13/07/2022 58
 Características Elétricas
- Inversor CMOS - Eng. Elétrica
Eng04075
Curva de Transferência e Corrente de Dreno
Vi Vo Prof. Luiz F
Ferreira

Nota: A potência total considerando-se um inversor e um

capacitor que se carrega e descarrega:
Ptotal = Ps (estática) + Pcc (curto-circuito) + Pd (dinâmica)

=> Geralmente a Potência estática e Potência de curto-circuito

NÃO são preponderantes. P.Ex.:
Ps (estática) = Vcc.Ifuga onde ‘Ifuga’ é a corrente de fuga.

13/07/2022 59
 Características Elétricas
- Inversor com TJB - Eng. Elétrica
Eng04075
Curva de Transferência e Corrente de Dreno
Prof. Luiz F
Ferreira
Vi Vo

VCC

R
VOut
RB
VIn
+
VBE
-
GND

Nota: Curva de transferência com degradação

pelo resistor de ‘pull-up’ reduzindo as margens de
ruído. O consumo estático, ou DC, alto uma vez
que existe corrente de Vcc para Gnd com saída
baixa ‘L’.
13/07/2022 60
 Características Elétricas
- Inversor com TJB - Eng. Elétrica
Eng04075
Curva de Transferência e Corrente de Dreno
Prof. Luiz F
Ferreira
Vi Vo

VCC

R
VOut
RB
VIn
+
VBE
-
GND

Nota: Curva de transferência com degradação

pelo resistor de ‘pull-up’ reduzindo as margens de
ruído. O consumo estático, ou DC, alto uma vez
que existe corrente de Vcc para Gnd com saída
baixa ‘L’.
13/07/2022 61
 Níveis Lógicos
Eng. Elétrica
Margens de Ruído – “Noise Margins” Eng04075

Prof. Luiz F
 Tecnologia com tensão máxima Vmax e tensão mínima Vmin Ferreira

 NMH = VOH - VIH => Margem de Ruído de Nível ‘alto’)

 NML = VIL - VOL => Margem de Ruído de Nível ‘baixo’)

Níveis de Entrada Níveis de Saída

Vmax Vmax
‘1’ ou ‘H’
‘1’ ou ‘H’ VOH
NMH
VIH
‘indefinido’
VIL
NML
‘0’ ou ‘L’ VOL
‘0’ ou ‘L’
Vmin Vmin

13/07/2022 62
 Características Elétricas Eng. Elétrica
Inversor – Curva de Transferência Eng04075

Prof. Luiz F
Ferreira
Vin Vout
Vout
VMax
VOH dVout/dVin = -1  Definições (4 pontos)

ViL => Tensão max. de entrada p/ nível baixo (‘L’)

ViH => Tensão min. de entrada p/ nível alto (‘H’)

VOL => Tensão de saída no nível baixo (‘L’)

VOH => Tensão de saída no nível alto (‘H’)

dVout/dVin = -1
VOL Vin
VIL VIH Vmax
13/07/2022 63
 Características Elétricas Eng. Elétrica
Inversor – Curva de Transferência Eng04075

Prof. Luiz F
Ferreira
Vin Vout
Vout
VMax
VOH dVout/dVin = -1  Definições (4 pontos)

ViL => Tensão max. de entrada p/ nível baixo (‘L’)

ViH => Tensão min. de entrada p/ nível alto (‘H’)

VOL => Tensão de saída no nível baixo (‘L’)

VOH => Tensão de saída no nível alto (‘H’)

dVout/dVin = -1
VOL Vin
VIL VIH Vmax
13/07/2022 64
 Características Elétricas Eng. Elétrica
Inversor – Curva de Transferência Eng04075

Prof. Luiz F
Ferreira
Vin Vout
Vout
VMax
VOH dVout/dVin = -1  Definições (4 pontos)

ViL => Tensão max. de entrada p/ nível baixo (‘L’)

ViH => Tensão min. de entrada p/ nível alto (‘H’)

VOL => Tensão de saída no nível baixo (‘L’)

VOH => Tensão de saída no nível alto (‘H’)

dVout/dVin = -1
VOL Vin
VIL VIH Vmax
13/07/2022 65
 Características Elétricas Eng. Elétrica
Inversor – Curva de Transferência Eng04075

Prof. Luiz F
Ferreira
Vin Vout
Vout
VMax
VOH dVout/dVin = -1  Definições (4 pontos)

ViL => Tensão max. de entrada p/ nível baixo (‘L’)

ViH => Tensão min. de entrada p/ nível alto (‘H’)

VOL => Tensão de saída no nível baixo (‘L’)

VOH => Tensão de saída no nível alto (‘H’)

dVout/dVin = -1
VOL Vin
VIL VIH Vmax
13/07/2022 66
 Características Elétricas Eng. Elétrica
Inversor – Curva de Transferência Eng04075

Prof. Luiz F
Ferreira
Vin Vout
Vout
VMax
VOH dVout/dVin = -1  Definições (4 pontos)

ViL => Tensão max. de entrada p/ nível baixo (‘L’)

ViH => Tensão min. de entrada p/ nível alto (‘H’)

VOL => Tensão de saída no nível baixo (‘L’)

VOH => Tensão de saída no nível alto (‘H’)

dVout/dVin = -1
VOL Vin
VIL VIH Vmax
13/07/2022 67
 Características Elétricas Eng. Elétrica
Inversor – Curva de Transferência Eng04075

Prof. Luiz F
Ferreira
Vin Vout
Vout
VMax
VOH dVout/dVin = -1  Definições (4 pontos)

ViL => Tensão max. de entrada p/ nível baixo (‘L’)

ViH => Tensão min. de entrada p/ nível alto (‘H’)

VOL => Tensão de saída no nível baixo (‘L’)

VOH => Tensão de saída no nível alto (‘H’)

dVout/dVin = -1
VOL Vin
VIL VIH Vmax
13/07/2022 68
 Níveis Lógicos
Eng. Elétrica
Margens de Ruído – “Noise Margins” Eng04075

Prof. Luiz F
 Tecnologia com tensão máxima Vmax e tensão mínima Vmin Ferreira

 NMH = VOH - VIH => Margem de Ruído de Nível ‘alto’)

 NML = VIL - VOL => Margem de Ruído de Nível ‘baixo’)

Níveis de Entrada Níveis de Saída

Vmax Vmax
‘1’ ou ‘H’
‘1’ ou ‘H’ VOH
NMH
VIH
‘indefinido’
VIL
NML
‘0’ ou ‘L’ VOL
‘0’ ou ‘L’
Vmin Vmin

13/07/2022 69
 Níveis Lógicos
Margens de Ruído Eng. Elétrica
Eng04075

Prof. Luiz F
 Tecnologia TTL com tensão máxima 5V e tensão mínima 0V Ferreira

 NMH = 3.8 – 2 = 1.8V

 NML = 0.7 – 0.1 = 0.6V

Níveis de Entrada Níveis de Saída

5V 5V
‘1’ ou ‘H’
‘1’ ou ‘H’
3.8V
NMH
2V
‘indefinido’
‘0’ ou ‘L’ 0.7V
NML 0.1V ‘0’ ou ‘L’
0V 0V

13/07/2022 70
 Níveis Lógicos
Margens de Ruído Eng. Elétrica
Eng04075

Prof. Luiz F
 Tecnologia CMOS com tensão máxima Vcc e tensão mínima 0V Ferreira

 NMH = Vcc – 0.7Vcc = 0.3Vcc

 NML = 0.3Vcc – 0 = 0.3Vcc

Níveis de Entrada Níveis de Saída

VCC VCC ‘1’ ou ‘H’

~VCC
‘1’ ou ‘H’ NMH
0.7Vcc
‘indefinido’
0.3Vcc
‘0’ ou ‘L’
NML
~ 0V
0V 0V ‘0’ ou ‘L’

13/07/2022 71
 Níveis Lógicos
Margens de Ruído Eng. Elétrica
Eng04075

Prof. Luiz F
 Tecnologia CMOS com tensão máxima 5V e tensão mínima 0V Ferreira

 NMH = 5 – 3.5 = 1.5V

 NML = 1.5 – 0 = 1.5V

Níveis de Entrada Níveis de Saída

5V 5V ‘1’ ou ‘H’
~5V
‘1’ ou ‘H’ NMH
3.5V
‘indefinido’
1.5V
‘0’ ou ‘L’
NML
~ 0V
0V 0V ‘0’ ou ‘L’

13/07/2022 72
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 73
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 74
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 75
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 76
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 77
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 78
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 79
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 80
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

Nota: O atraso na propagação do sinal geralmente é causado por

capacitâncias (parasitas e intrínsecas aos dispositivos).
13/07/2022 81
 Características Elétricas
Propagação de Sinal Eng. Elétrica
Vin Eng04075

tpHL + tpLH Prof. Luiz F

tp = Ferreira
2
50%
Vin Vout

t
 Definições
Vout tpHL tpLH
tp => Tempo de propagação
90%
tf => Tempo de descida (‘fall’)

50% tr => Tempo subida (‘rise’)

tpHL => Tempo de prop. ‘H’ p/ ‘L’

10% t
tpLH => Tempo de prop. ‘L’ p/ ‘H’
tf tr

13/07/2022 82
 Características Elétricas
Propagação de Sinal Eng. Elétrica
Vin Eng04075

tpHL + tpLH Prof. Luiz F

tp = Ferreira
2
50%
Vin Vout

t
 Definições
Vout tpHL tpLH
tp => Tempo de propagação
90%
tf => Tempo de descida (‘fall’)

50% tr => Tempo subida (‘rise’)

tpHL => Tempo de prop. ‘H’ p/ ‘L’

10% t
tpLH => Tempo de prop. ‘L’ p/ ‘H’
tf tr

Nota: Uma maneira de aproximar a frequência máxima de 13/07/2022 83

operação nessas condições de atraso é: fmax = 1 / (2.tp)
 Características Elétricas
Vin Eng. Elétrica
Propagação de Sinal
Eng04075

tpHL + tpLH Prof. Luiz F

tp = Ferreira
50% 2

Vin Vout
t

tpHL tpLH  Definições

Vout
tp => Tempo de propagação
90%
tf => Tempo de descida (‘fall’)
50%
tr => Tempo subida (‘rise’)

10% t tpHL => Tempo de prop. ‘H’ p/ ‘L’

tf tr tpLH => Tempo de prop. ‘L’ p/ ‘H’

Nota: Uma figura de mérito importante é o Produto

Potência*Atraso (“PDP”). Com a potência dinâmica
Pd= C.Vcc2.f e na condição de fmax = 1 / (2.tp) => 13/07/2022 84
PDP= C.Vcc2. fmax.tp => PDP = (½).C.Vcc2 (em unidades de
energia, p.ex Joules)
 Módulo 2 Eng. Elétrica
Eng04075
Exercícios Prof. Luiz F
Ferreira
M2.1 – Calcule a tensão Vp no ponto P do circuito abaixo, para os casos:
A) chave ‘off’ com Rch=100kW; B) chave ‘on’ com Rch=100W. Considere que
Ip=1mA para Vp em nível ‘H’ e Ip=-1mA para Vp em nível ‘L’.
Dados: VIH=2V VIL=0.6V (no ponto P)
Resp: A) Vp = 3.96V ≈ 4V; B) Vp = 0.545V ≈ 0.6V;

M2.2 – Calcule as margens de ruído no ponto P para o problema M2.1

Resp: NMH= 1.96V ≈ 2V; NML= 55mV ≈ 0V;

13/07/2022 85
 Módulo 2 Eng. Elétrica
Eng04075
Exercícios Prof. Luiz F
Ferreira
M2.3 – Calcule a tensão Vp no ponto P e a corrente IL no LED do circuito
abaixo, para os casos: A) chave ‘off’ com Rch=100kW; B) chave ‘on’ com
Rch=100W. Considere que o LED liga com nível ‘H’ em P, com tensão Vd=2V e
desliga com nível ‘L’ em P.
Dados: VIH=2V VIL=0.6V (no ponto P)
Resp: A) Vp = 3.48V ≈ 3.5V IL = 1.48mA ≈ 1.5mA;
B) Vp = 0.455V ≈ 0.5V IL = 0 mA;

M2.4 – Calcule as margens de ruído no ponto P para o problema M2.3

Resp: NMH= 1.48V ≈ 1.5V; NML= 145mV ≈ 100mV;

13/07/2022 86
 Módulo 2 Eng. Elétrica
Eng04075
Exercícios Prof. Luiz F
Ferreira
M2.5 – Repita M2.3 e M2.4 para R1 = 500W;
Resp: A) Vp = 3.99V ≈ 4V IL = 1.99mA ≈ 2mA;
B) Vp = 0.83V ≈ 1V IL = 0 mA;
NMH= 1.99V ≈ 2V ; NML= -23mV;

M2.6 – Explique como a redução de R1 em M2.5 melhorou o nível ‘H’

(melhor NMH ) mas piorou o nível ‘L’ (pior NML ). O sistema funcionaria com
margem de ruído negativa? Explique. Proponha uma alteração que mantenha
a melhoria na NMH e também torne positiva a NML. Explique.

Resp. (parcial): O sistema não vai funcionar com margem de ruído negativa.
Trocar a chave por outra de menor resistência em estado ‘on’ poderia
resolver o problema da NML negativa.

M2.7 – Repita M2.5 com Rch (‘on’) = 50W;

Resp: A) Vp = 3.99V ≈ 4V IL = 1.99mA ≈ 2mA;
B) Vp = 0.455V ≈ 0.5V IL = 0 mA;
NMH= 1.99V ≈ 2V; NML= 145mV ≈ 100mV;

13/07/2022 87
 Módulo 2 Eng. Elétrica
Eng04075
Exercícios Prof. Luiz F
Ferreira
M2.8 – Calcule a faixa de valores para o resistor ‘R’ no circuito abaixo de
forma a atender as especificações de margens de ruído para o ponto ‘P’:
NMH >= 0.5V e NML>= 0.5V
Dados:
ViL = 1.5V e ViH = 3.5V
Resistência da chave Rch (’on’) = 100 W e Rch (’off’) -> infinito

Considere que:
Ip <= 0.5mA para Vp em nível ‘H’
Ip >= -1mA (máximo de 1mA em sentido contrário) para Vp em nível ‘L’
Considere também que (R + 100 W) ≈ R
Resp: 555 W <= R <= 2 KW Dica: - Com os limites fornecidos de NMH e NML calcule os
limites de Vp (VOH e VOL);
- Para os dois níveis de Vp (ch ‘off’, Vp=VOH; ch ‘on’, Vp=VOL)
equacione para ‘R’ usando os limites de Vp já calculados,
encontrando os limites de R (‘easy-peasy’);

13/07/2022 88
 Módulo 2 Eng. Elétrica
Eng04075
Exercícios Prof. Luiz F
Ferreira
M2.9 – Calcule a Potência dinâmica (‘Pd’), estática (‘Ps’) e total (‘Ptotal’)
consumida por um inversor CMOS operando em A) 100 MHz e em B) 1 GHz.
Utilize unidades de engenharia. Despreze a Potência de curto-circuito (‘Pcc’)
no cálculo da Potência total.
Calcule também o Produto Potência–Atraso (‘PDP’).

Dados:
Vcc = 5V; C (carga) = 100 fF; Ifuga = 0.1 fA

Resp: A) Ptotal @ Pd = 250 mW; Ps = 0.5 fW; PDF = 1.25 pJ

B) Ptotal @ Pd = 2.5 mW; Ps = 0.5 fW; PDF = 1.25 pJ

Nota: É um exercício de aplicação de fórmulas para verificar a influência da

frequência na potência e energia consumida. As fórmulas estão no final do
Módulo 2. É só revisar.

13/07/2022 89
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 90
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 91
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 92
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 93
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 94
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 95
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 96
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 97
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 98
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 99
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 100
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 101
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 102
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 103
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 104
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 105
 Eng. Elétrica
Eng04075

Prof. Luiz F
Ferreira

13/07/2022 106