Professional Documents
Culture Documents
Açıklamalar
1. Sınavı çözmeye başlamadan önce tüm açıklamaları ve soruları okuyun. Sınavda toplam 4 soru
vardır ve soruların toplam değeri 100 puandır. Bütün soruların değeri köşeli ayraç ile
belirtilmiştir. Zamanınızı tek bir soru üzerinde harcamayın; tüm soruları yanıtlamaya çalışın.
Sınav süresi 120 dakikadır.
2. Tüm sınav kağıtlarının fotoğrafını Uzak sistemine yüklemeyi unutmayın. Adınızı tüm sayfalara
yazın.
3. Cevaplar tek bir pdf dosyası olarak gönderilir ve dosya adının formatı numara_ad_soyad.pdf’tir.
Format dışı gönderimlerden 5 puan kırılacak.
4. Sınav sırasında soru sorulmaz.
5. Sonucu yanlış olan yanıtlar puan alamayabilir. Gidiş yolunun ayrıntılı gösterilmesi sorudan puan
alınması için gereklidir ancak yeterli değildir. Açıklamasız işlem yapmamaya özen göstermeniz
alacağınız puanı artıracaktır.
Soru 1 (25) 2 (30) 3 (15) 4 (30) Toplam (100)
Not
1
BİL 264/265 25 Haziran 2021 Cuma
c. [10 puan] Aşağıdaki işlevleri Boole cebirinin özelliklerini kullanarak sadeleştirin. Her
aşamada Boole cebirinin hangi özelliğini kullanıp hangi ifadeleri sadeleştirdiğinizi belirtin.
i. F(A, B, C) = A’B’C’ + AB’C’ + A’BC’ + ABC
ii. F(X, Y, Z) = XYZ’ + X’Y + XY’ + XY + XZ
2
BİL 264/265 25 Haziran 2021 Cuma
c. [10 Puan] a şıkkında tasarladığınız devrenin Verilog kodunu yazın. Kodunuzda tam toplayıcı
ve yarım toplayıcı modüllerini kullanabilirsiniz.
3
BİL 264/265 25 Haziran 2021 Cuma
3. [15 Puan]
a. [5 Puan] F(a, b, c, d) = Σ(0, 2, 4, 5, 6, 8, 10, 12, 13, 14) fonksiyonunu en az sayıda transistör
kullanarak çiziniz. (Giriş olarak sadece a, b, c, d sinyallerini kullanabilirsiniz.)
4
BİL 264/265 25 Haziran 2021 Cuma
b. [10 Puan] Aşağıdaki girdi ve çıktıları verilen modülleri Verilog kapı seviyesinde modelleme
kullanarak yazınız. (Modüllerin fonksiyonları yorum olarak verilmiştir.)
module coklayici_4x1(input[3:0] a, input[1:0] s, output m);
// coklayici_4x1: m = s[1]’.s[0]’.a[0]+s[1]’.s[0].a[1]+s[1].s[0]’.a[2]+s[1].s[0].a[3]
module kodlayici_8x3(input[7:0] a, output[2:0] m);
// kodlayici_8x3: m[0] = a[1]+a[3]+a[5]+a[7]
// kodlayici_8x3: m[1] = a[2]+a[3]+a[6]+a[7]
// kodlayici_8x3: m[2] = a[4]+a[5]+a[6]+a[7]
c. [5 Puan] a şıkkında tasarladığınız Aşı Seçme devresine ait Verilog kodunu yazın.
Modelinizde b şıkkındaki modülleri ve aşağıdaki kodcozucu_3x8 modülünü
kullanabilirsiniz.
module kodcozucu_3x8(input[2:0] a, output[7:0] m);
// kodcozucu_3x8: m[0] = a[2]’.a[1]’.a[0]’
// kodcozucu_3x8: m[1] = a[2]’.a[1]’.a[0]
// kodcozucu_3x8: m[2] = a[2]’.a[1].a[0]’
// kodcozucu_3x8: m[3] = a[2]’.a[1].a[0]
// kodcozucu_3x8: m[4] = a[2].a[1]’.a[0]’
// kodcozucu_3x8: m[5] = a[2].a[1]’.a[0]
// kodcozucu_3x8: m[6] = a[2].a[1].a[0]’
// kodcozucu_3x8: m[7] = a[2].a[1].a[0]