Ngân Hàng Đề Thi Kĩ Thuật Số

Chương 1: Đại số tổ hợp

1. b
2. a
3. d
4. b
5. b
6. d
7. a
8. d
9. c
10. a
11. ??
12. a
13. a
14. b
15. a
16. b
17. b
18. d
19. b
20. b
21. a
22. a
23. a
24. b
25. a
26. b
27. c
28. a
29. ??
30. ??
31. c
32. d
33. ??
NOTES : a+ab=a; a.(a+b)=a; (a+b)(a+c)=a+bc; a+(-a)=1; a.(-a)=0;

Chương 2: Cổng logic TTL và CMOS

1. b
2. b
3. a
4. c
5. c
6. b
 7. d
8. d
9. c
10. d
11. c
12. b
13. d
14. ??
15. ??
16. d
17. c
18. b
19. b
20. d - cổng XOR chỉ có mức logic cao(1) khi lối vào có mức logic khác nhau.
21. d- cổng XOR chỉ mức logic thấp (0) khi lối vào có mức logic giống nhau.
22. ??
23. b – AND (diot ngược)
24. a – OR (diot thuận)
25. ??
26. ??
27. d
28. ??
29. a - NAND
30. a - NOR
31. b - NAND
32. c - NAND
33. c
34. ??
35. ??
36. ??
37. ??
38. ??

Chương 3: Mạch Logic tổ hợp

1. c - Mạch logic tổ hợp là: có tín hiệu đầu ra chỉ phụ thuộc tín hiệu đầu vào tại t xét
2. c – 4 loại : Hazard tĩnh, động, logic, hàm số.
3. d – Hazard nguy hiểm nhất trong mạch logic là Hazard logic
4. a – bộ mã hóa ưu tiên là bộ mã hóa cho phép nhiều hơn 2 đâu vào tác động vào
đồng thời
5. b – Khi bộ mã hóa ưu tiên hoạt đông thì cổng ở mức trạng thái ưu tiên thấp hơn ta
không quan tâm đến nó
6. b- bộ giải mã BCD 8-4-2-1 sang thập phân giải mã 8-4-2-1 sang thập phân
7. b – Dụng cụ 7 đoạn chung Anôt có 7 đoạn LED nối chung Anôt với nhau
8. b – Dụng cụ 7 đoạn chung K có ....chung K
9. b – Bộ hợp kênh có khả năng nối 1 lối vào trong 1 nhóm các lối vào với 1 lối ra
10. c - Bộ phân kênh có khả năng nối 1 lối vào với 1 lối ra trong nhóm các lối ra
11. d – Mạch KT parity bit chẵn lẻ phát ra parity chỉ thị chẵn khi có chẵn bit “1”
12. a - ..........parity chỉ thị lẻ khi có lẻ bit “1”
13. d – ALU chứa khối tính toán số học và logic
14. a
15. d
16. d
17. c
18. a
19. c
20. c
21. a – LED 7 đoạn A chung : đoạn sáng “0” đoạn tối “1”
22. c – LED 7 đoạn K chung: đoạn sáng “1” đoạn tối “0”
23. c – mạch giải mã 7 đoạn có 4 đầu vào (A, B, C, D) và 7 đầu ra (a,b,c,d,e,f)
24. d – vì 2^4 =16 ; nếu có n lối vào địa chỉ thì có 2^n kênh
25. b
26. b
27. a
28. ?
29. a
30. c
31. ??
32. ??
33. ??
34. ??
35. d
36. d
37. c
38. a
39. d – chân E (enable) = 0 thì mạch ngừng hoạt động và các chân ra không thay đổi
= 0.khi E=1 mạch hoạt động theo đúng chức năng của nó
40. a - bộ hợp kênh
41. b- bộ phân kênh 2 lối vào
42. a – Mạch bán tổng
43. ??
44. ??
45. ??
46. c
47. từ 00 -> FF
48. a
49. b
50. b - mạch toàn tổng
51. ?
52. ?
53. ?
54. ?
 55. a – M=1 mạch là mạch bán hiệu. M=0 mạch là mạch bán tổng <mạch bán tổng
hiệu liên kết>
56. ?
57. ?
58. ?

Chương 4 : Mạch Logic Tuần Tự

1. b
2. c - TG RS còn tồn tại tổ hợp cấm
3. ??
4. ??
5. ??
6. ??
7. ??
8. d ( JK)

9. c (RS)
10. d (D)

11. c ( T)
12. ??
13. c
14. d - phần tử lưu giữ thông tin của bộ ghi dịch là trigơ D
15. a – TG MS được tạo thành bằng cách ghép nối tiếp 2 TG cùng loại với nhau trong
đó xung đồng hồ C cho TG –M được lấy trực tiếp còn xung đồng hồ của TG – S
là bù của TG –M.
16. ……………………..

Chương 6:
1. b – thông tin trong bộ nhớ được lưu trữ dạng nhị phân
2. b- RAM là bộ nhớ mà dữ liệu bị mất khi không có nguồn nuôi
3. a – ROM là bộ nhớ mà dữ liệu không bị mất khi mất nguồn nuôi
4. c – DRAM là RAM động– Dynamic RAM
5. a – SRAM là RAM tĩnh – Static RAM
6. c
7. d
8. b - cấu tạo của 1 DRAM : gồm 1 tụ C và 1 transitor trường MOS
9. b – phần tử lưu giữ thông tin của DRAM là: tụ điện
10. d - phần tử lưu giữ thông tin của SRAM là: trigo
11. d - DRAM đ ược chế tạo bằng công nghệ: M OS (M OSFET)
12. ??
13. a – PROM lo ại ROM sau khi l ập tr ình th ì ko th ể s ửa đ ư ợc
 14. c – trong chip EPROM đ ể cho ánh s áng t ử ngo ại đi qua khi c ần x o á d ữ li
ệu trong b ộ nh ớ th ì n ó ph ải c ó c ửa s ổ l àm b ằng thu ỷ tinh th ạch anh
15. ??
16. ??
17. ??
18. ??
19. ??
20. ??
21. b – EPROM đ ư ợc xo á b ằng tia t ử ngo ại
22. a - b ộ nh ớ PL ASH l à b ộ nh ớ ko bay h ơi
23. a - b ộ nh ớ PL ASH c ó c ấu tr úc g ần gi ống nh ư EEPROM
24. b- m ục đ ích sd ch ính c ủa PL ASH l à thay th ế cho H DD dung l ư ợng nh ỏ
v à F DD
25. d - b ộ nh ớ CACHE c ó dung l ư ợng nh ỏ h ơn MAIN MEM
26. d - b ộ nh ớ CACHE l ưu tr ữ th ông tin m à CPU s ử d ụng g ần đ ây nh ất
27. ??
28. ………..

Chương 5: Mạch phát xung

1. c - đặc điểm nổi bật nhất của mạch dao động đa hài dùng thạch anh là tần số tín
hiệu lối ra của mạch ổn định.
2. b- đặc điểm quan trọng nhất của trigơ Smit là tính chống nhiễu cao vì nó hoạt
động như bộ so sánh 2 ngưỡng
3. d - mạch dao động đa hài đợi là mạch dao động đa hài 1 trạng thái ổn định và 1
trạng thái tạm thời ổn định
4. d - mạch hoạt động bình thường
5. b - hồi tiếp dương
6. a – hình b
7. ?
8. ?
9. c – Dùng 555 để tạo mạch dao động
10. c – dùng 555 để tạo mạch đơn ổn
11. ??
12. d (ebook – dien tu so p126)
13. a – trigơ Smit có khả năng biến đổi tín hiệu dạng sin sang dạng xung vuông đều
cùng tần số. nó có chức năng sửa dạng xung vuông (nếu đầu vào chưa vuông nó
sẽ sửa cho vuông)
14. b - tần số mạch dao động đa hài thạch anh phụ thuộc vào tinh thể thạch anh : tần
số của dãy xung đầu ra đúng bằng tần số của thạch anh
15. T=1,1 RC =
16. ?
17. f = 0.7 / (RC)
18. ?
19. ?
20. c - 50% (ebook – dien tu so p131)s
21. ?
22. d
23. b
24. ?
25. c – hình c
26. ?