Qué son los hilos de procesamiento o threads

Los hilos, threads o subprocesos no forman parte física del procesador, no al menos en lo
que se refiere a más cantidad de núcleos o algo por el estilo.

Podemos definir un hilo de procesamiento como el flujo de control de datos de un

programa.

Es un medio que permite administrar las tareas de un procesador y de sus diferentes

núcleos de una forma más eficiente. Gracias a los hilos, las unidades mínimas de
asignación, que son las tareas o procesos de un programa, pueden dividirse en trozos
para así optimizar los tiempos de espera de cada instrucción en la cola del proceso. Estos
trozos se llaman subprocesos o threads.

Dicho de otra forma, cada hilo de procesamiento contiene un trozo de la tarea a realizar,
algo más simple de realizar que si introducimos la tarea completa en el núcleo físico. De
esta forma la CPU es capaz de procesar varias tareas al mismo tiempo y de forma
simultánea, de hecho, podrá hacer tantas tareas como hilos tenga, y normalmente son
una o dos por cada núcleo. En los procesadores que tienen por ejemplo 6 núcleos y 12
hilos serán capaces de dividir los procesos en 12 tareas distintas en lugar de solamente 6.
 ¿Cuántos hilos puede tener un proceso?
Los hilos nos permiten aprovechar la existencia de más
de un procesador en el sistema, puesto que podemos
asignar un hilo a cada uno de los procesadores que haya
disponibles. Si hay más de un procesador, dos hilos de
un mismo proceso pueden estar en estado activo
simultáneamente

¿Qué es un proceso y un hilo?

Un hilo es simplemente una tarea que puede ser
ejecutada al mismo tiempo que otra tarea. Los hilos de
ejecución que comparten los mismos recursos, sumados
a estos recursos, son en conjunto conocidos como
un proceso. ... El proceso sigue en ejecución mientras al
Ventajas de usar hilos
menos uno de sus hilos de ejecución siga activo.
Compartir recursos: los hilos comparten la memoria y los
recursos del proceso al que pertenecen, por lo que se
puede tener varios hilos de ejecución dentro del mismo
espacio de direcciones. Economía: Es más fácil la
creación, cambio de contexto y gestión de hilos que de
procesos

¿Qué son los lanes PCIe?
PCIe (Peripheral Component Interconnect Express) es
un bus de expansión de alto ancho de banda utilizado con
frecuencia para conectar tarjetas gráficas y SSD, así como
periféricos como tarjetas de captura y tarjetas inalámbricas.
Los carriles PCIe aparecen en la placa base en variaciones
x1, x2, x4, x8 y x16.
PCIe tiene numerosas mejoras con respecto a los estándares
más antiguos, que incluyen un mayor rendimiento máximo del
bus del sistema, un menor conteo de pines de E / S y una
huella física más pequeña, mejor escalamiento del
rendimiento para los dispositivos del bus, un mecanismo más
detallado de detección e informe de errores (Advanced Error
Reporting, AER, y la funcionalidad nativa de intercambio en
caliente. Además, las revisiones más recientes del estándar
PCIe brindan soporte de hardware para la virtualización de
E/S.
Definida por su número de lanes, la interfaz eléctrica PCI
Express también se usa en una variedad de otros estándares,
especialmente la interfaz de la tarjeta de expansión para PC
portátil ExpressCard y las interfaces de almacenamiento SATA
Express y M.2. Las especificaciones de formato son
mantenidas y desarrolladas por el PCI-SIG (PCI Special Interest
Group), un grupo de más de 900 compañías que también
mantienen las especificaciones convencionales de PCI. PCIe 3.0
es el último estándar para tarjetas de expansión, que está en
producción y disponible en PCs personales convencionales.
 Topología punto a punto
Conceptualmente, el bus PCI Express es un reemplazo en serie
de alta velocidad del bus PCI / PCI-X anterior. Una de las
diferencias clave entre el bus PCI Express y el PCI anterior es la
topología del bus; PCI utiliza una arquitectura de bus paralelo
compartida, en la que el host PCI y todos los dispositivos
comparten un conjunto común de direcciones, datos y líneas
de control.

En contraste, PCI Express se basa en una topología punto a

punto, con enlaces seriales separados que conectan cada
dispositivo al complejo raíz. Debido a su topología de bus
compartido, el acceso al bus PCI más antiguo está arbitrado y
se limita a un maestro a la vez, en una sola dirección. Además,
el esquema de reloj PCI más antiguo limita el reloj del bus al
periférico más lento del bus. Por el contrario, un enlace de bus
PCI Express admite la comunicación full-duplex entre dos
puntos finales, sin limitación inherente en el acceso simultáneo
a través de múltiples puntos finales.
Qué son los LANES PCI Express del procesador
El enlace PCI Express entre dos dispositivos puede constar de uno a 32 lanes. En un enlace de varios lanes, los datos del paquete
se dividen en líneas y el rendimiento máximo de datos se escala con el ancho del enlace general. El recuento de lanes se negocia
automáticamente durante la inicialización del dispositivo, y puede ser restringido por cualquiera de los puntos finales. Por
ejemplo, una tarjeta PCI Express de un solo lane (× 1) se puede insertar en una ranura de varios lanes (× 4, × 8, etc.), y el ciclo de
inicialización negocia automáticamente el mayor recuento de lanes con soporte mutuo. El enlace puede configurarse
dinámicamente para usar menos lanes, proporcionando una tolerancia a fallos en caso de que haya lanes defectuosos o poco
confiables. El estándar PCI Express define ranuras y conectores para múltiples anchos: × 1, × 4, × 8, × 12, × 16 y × 32. Esto
permite que el bus PCI Express sirva para ambas aplicaciones sensibles al coste donde no se necesita un alto rendimiento, así
como aplicaciones de rendimiento crítico como gráficos 3D, redes y almacenamiento empresarial.
Un lane se compone de dos pares de señalización diferencial, con un par para recibir datos y el otro para transmitir. Por lo
tanto, cada lane está compuesto por cuatro cables o trazas de señal. Conceptualmente, cada lane se usa como un flujo de bytes
de dúplex completo, que transporta paquetes de datos en formato de «byte» de ocho bits simultáneamente en ambas
direcciones entre los puntos finales de un enlace. Los enlaces físicos de PCI Express pueden contener de uno a 32 lanes, más
precisamente 1, 2, 4, 8, 12, 16 o 32 lanes. Los conteos de lanes se escriben con un prefijo «×» ( por ejemplo, «× 8» representa
una tarjeta o ranura de ocho lanes), siendo × 16 el tamaño más grande de uso común. Los tamaños de los lanes también se
mencionan a través de los términos «ancho» o «por», por ejemplo, una ranura de ocho carriles podría denominarse «por 8» o
como «8 lanes de ancho».
Los lanes PCIe se utilizan en algunos lugares dentro de tu PC. Tu CPU tiene un cierto número de ellos, al menos 16, conectados
entre él y al menos una ranura 16x en la placa base. Normalmente estos lanes se usan para tarjetas gráficas, ya sea con una
tarjeta que usa todo el canal o con varias tarjetas, cada una con parte del canal. Algunas CPU tienen más lanes de tarjetas
gráficas, algunas de las CPU de la serie X de Intel tienen hasta 40 o más.
¿Qué son los lanes de un PC?

Un lane se compone de dos pares de

señalización diferencial, con un par para recibir
datos y el otro para transmitir. Por lo tanto, cada
lane está compuesto por cuatro cables o trazas
de señal.

Cada carril es una conexión independiente

entre el controlador PCI del conjunto de chips
del procesador (Southbridge) o el propio
procesador (que casi siempre es la ranura de la
tarjeta gráfica) y la tarjeta de expansión. El
ancho de banda escala linealmente, por lo que
una conexión de cuatro carriles tendrá el doble
de ancho de banda que una conexión de dos
carriles