UNIVERSITE SIDI MOHAMMED BEN ABDELLAH

FACULTE des SCIENCES DHAR EL MEHRAZ de FES

Master Micro Electronique (2ME)

TP Conception AnalogiqueII
Sous LT-Spice
Master 2ME
Pr. Qjidaa Hassan
 1. Introduction :
Les travaux pratiques proposés dans ce polycopié seront faites sous LT Spice. Vous avez
besoin dans ce cas du simulateur LT Spice ainsi que des modèles de la technologie
(cmosedu_models.txt) . Pour cela :

A- Téléchargez et Installez dans votre PC LT spice

B- Copiez le fichier cmosedu_models.txt dans le répertoire du travail.

2. Travail demandé

 Simulez toutes les exemples donnés ou il y a une figure de simulation

 Faites un rapport en format Word (que vous allez m’envoyer ) dans

le quel vous allez insérer toutes les simulations demandées avec les
interprétations et les commentaires nécessaires
 3. Générateur de courant Io dependant de l’alimentation VDD

Soit les figures 20.2 et 20.3 suivants :

1) Déterminer théoriquement :
a. L’expression d’Iref, Io et Iref/Io (fonction de W2 et W1)
b. la valeur de la résistance, R, nécessaire dans les Fig. 20.2 et 20.3 de sorte que
les courants de drain de référence soient 20 uA. Utilisez les paramètres à
canaux longs du Tableau 9.1.
2) Simuler le fonctionnement du miroir NMOS avec la valeur de la résistance calculée et
Déterminer à partir de la courbe la vrai valeur du courant IREf et Vds(sat).
3) Même question pour le miroir PMOS de la figure 20. 10.

Figure 20 10 : miroir PMOS avec une résistance pour générer Iref

4) Si la résistance de 65k est remplacée par une source de courant 10 uA idéale, Fig.
20,1 l Expliquez les résultats qui montrent que la variation du courant de sortie avec
VDD est bien meilleure que celle de la Fig. 20.10. et que le courant de référence par
Ml est bien entendu une constante.

Figure 20.11 miroir PMOS avec générateur de courant idéale pour générer Iref
5) Essayons de remplacer la résistance par un MOSFET, Fig. 20.12.
 Figure 20. 12 un MOS au lieu de la resistance
a. Donner l’expression de VDD en fonction de Iref, (W3/L3), (W1/L1)K’n et K’p
b. Si nous prenons M3 comme une résistance, comme dans la Fig. 20.2, de sorte que
nous réfléchissons le courant dans M1, alors donnez la taille (W3/L3) de M3 pour un
courant Iref = 20um et Io=60um
6) Si nous prenons M1 comme une résistance, comme dans la Fig. 20.10, de sorte que nous
réfléchissons le courant dans M3, alors , alors donnez la taille (W1/L1) de M1 pour un avoir
courant Iref = 20um et Io=60um
7) Tracer la variation de Io lorsque VDD varie de 4.5 à 5v pour les deux cas.

4. Générateur de courant indépendant de VDD

Au lieu de placer la résistance dans le côté drain du miroir de courant, considérons la placer
dans le côté source, Fig. 20.14a. Un des problèmes avec cette approche est que si nous
essayons de copier le courant de M2 utilisant M5 nous ne saurons pas la valeur du courant
reflété. Il n'est pas évident comment VGS2 et VGS5 sont liés. Dans (b) on ajouté une diode
M1 connectée pour que son courant puisse être copier (par M5). La question suivante est de
savoir comment on force le même courant à travers Ml et M2? La figure 20.14c montre
l'ajout d'un miroir de courant PMOS pour ce faire.
 Figure 20.14 : le Beta multiplieur de Iref

a) Montrer que Vgs1=Vgs2+R*Iref

Qui ne peut être valide que si Vgs1>Vgs2 . Pour s'assurer que tel est le cas, nous utilisons
une valeur plus grande de ß dans M2, c'est-à-dire que nous multiplions par K le ß dans M2.
Généralement, cela se fait simplement en utilisant une plus grande largeur dans M2. Le
circuit résultant est appelé circuit de référence bêta-multiplicateur.
Sachant que ß2 = K ß 1 (satisfaisant W2 = K W1) Vgs= sqrt(2-Ids/Beta)
b) Donnez les expressions de Iref en fonction de K’n,R, K,W1/L1, :

c) Donner la valeur de R pour avoir un Iref =20um à un K=4

d) Donner l’expression de gm en fonction de R. Conclure

5. Générateur de Ibias avec circuit de démarrage :

Le nouveau générateur est représenté par la figure 20. 15
 Figure 20. 15 Circuit de Vref avec circuit de démarage (Start up)
Notez qu'un "circuit de démarrage" a été inclus dans la Fig. 20,15. Dans tout circuit auto-
polarisé
Il y a deux points de fonctionnement possibles: celui que nous venons de décrire et celui
indésirable où le courant zéro circule dans le circuit. Cet état indésirable se produit lorsque
les grilles de M1 /M2 sont au sol alors que les grilles de M3 / M4 sont à VDD. Lorsque dans
cet état, la grille de MSU1 est au sol et donc elle est éteinte. La porte de MSU2 est quelque
part entre VDD et VDD - VTHP. MSU3, qui se comporte comme un commutateur NMOS,
s'allume et fuit le courant dans les grilles de M1 / M2 des portes de M3 / M4. Notez que
pendant le fonctionnement normal, le circuit de démarrage ne doit pas affecter le
fonctionnement du bêta-multiplicateur. Le courant passant par MSU3 doit être nul (ou très
petit).
Le bêta-multiplicateur est un exemple de circuit utilisant une rétroaction positive. L'addition
de la résistance tue le gain en boucle fermée (un système de rétroaction positive peut être
stable si son gain en boucle fermée est inférieur à 1). Cependant, si nous diminuons la taille
de la résistance, nous augmentons le gain de la boucle et poussons le système de rétroaction
plus près de l'instabilité. Un exemple de ceci pourrait se produire si la capacité parasite sur la
source de M2 à la masse est grande (court-circuitant effectivement la source de M2 à la
terre). Si la résistance, par exemple, est liée out-chip pour régler le courant, il est probable
que ce circuit de polarisation va osciller.
1) Tracer la variation de Iref1 ( en M1) et Iref2 ( en M2) lorsque VDD varie de 4.5 à 5v
2) Soit le montage de la figure 20. 17 Estimer la tension sur la grille de M6 et son courant de
drain.
 Figure 20. 17 Application du circuit de Vbias avec start up
3) Tracer la variation de Iref1 et Iref2 en fonction de VDD de 0 à 5v..
4)
5) à la Fig. 20.17. M3 et M4 sont polarisés à la source 20 | aA de courant. Puisque VGS \ =
VQSI = VDS \ (et M1 / M2 ont le même courant de drain, voir la figure 20.1 et la
discussion associée), il s'ensuit que VGS6 = VDSI = VGS \ = 1-05 V. Nous traitons Mb,
Comme si son portail était attaché aux portes de Ml ou de Ml. Il s'ensuit alors que / ^ =
20 uA

6. Circuits de référence et start-up régulé

Pour réduire la sensibilité à VDD, nous devons réduire les variations des tensions drain-source des
dispositifs NMOS avec des changements dans la VDD. Pour cela nous allons envisager d'ajouter un
amplificateur différentiel (diff-amp) au bêta-multiplicateur de base vu sur la Fig. 20.19.

Figure 20. 19 Circuit de référence régulé avec un amplificateur Différentiel

Notez que M4 n'est plus une diode-connectée pour que son drain puisse se déplacer au même
potentiel que le drain de M2. L'idée est d'utiliser l'amplificateur pour comparer la tension de drain de
M1 (Vbiasn) avec la tension de drain de M2 (V) et de les réguler pour qu'ils soient égaux. Le résultat
est une augmentation efficace de la résistance de sortie de M2. Par exemple, si V est au-dessus de
Vbjasn, la tension de sortie de l'amplificateur augmente. Cela entraîne laLa porte de M4 vers le haut,
en abaissant le courant qu'il fournit et en provoquant la chute de Vreg vers le bas.

En même temps, la grille de M3 est également augmentée. Ceci provoque une chute de Vbtm
(identique à V à cause de la symétrie comme expliqué dans la figure 20.1 ou l'exemple 20.3). La
figure 20.20 montre comment le courant de référence, à la Fig. 20.19, change avec VDD quand
l'amplificateur ajouté a un gain de 10. Nous avons abaissé R à 5.5k pour régler plus précisément le
courant et utilisé, dans la simulation, une source de tension sous tension pour l'amplificateur.

1) Tracer la variation Iref1 et Iref2 en fonction de VDD. Conclure. (Utiliser un amplificateur

différentiel de Gain 10 donné par la librairie LTspace.
2) En utilisant un amplificateur différentiel réel donné par la figure 20. 21 simuler la
variation de IRef1 et Iref2 pour le montage de la Figure 20. 22. Conclure
3) Faites un Symbol à cette réfrence et sauvegardez le dans votre librairie

Figure 20. 21 amplificateur différentiel proposé

Figure 20. 22 Référence de tension Vbiasn et Vbiasp régulée

7. Circuit de référence Général

La figure 20.43 montre un circuit général de polarisation pour le procédé CMOS basé sur les tailles et
les courants donnés dans le tableau 9.1. Le multiplicateur bêta, circuit auto-référencé de la Fig. 20.15
est utilisé pour polariser les miroirs à grande ouverture (Vbias1 vers Vbias4). Vigh et Vlow seront
utilisés plus tard avec des amplificateurs pour réguler le drain d'un MOSFET, Vncas et Vpcas sont
utilisés pour un circuit appelé «source de courant flottant» (qui est discuté plus loin). Peut-être la
meilleure façon de voir comment ce circuit peut être utilisé est de donner quelques exemples.

Figure 20.43 Circuit de reference généralisé

1) Comme application de circuits de référence généralisé, nous allons l’appliquer pour

polariser un casode PMOS et un Cascode NMOS :
a. Tracer la variation de Top et Ion en fonction de Von allant de 0v à 5v.
2) Déterminer le gain, l'amplitude et le déphasage de l'amplificateur représenté par la Fig.
21. 8. À l'aide d'une simulation AC LTSPICE, vérifiez vos calculs manuels. Le circuit de
polarisation est utilisé pour polariser l'amplificateur au point de fonctionnement vu dans
le tableau 9.1, c'est-à-dire à un courant de drain de 20 uA. La grande résistance et le
condensateur définissent le point de polarisation DC mais n'affectent pas le
fonctionnement en courant alternatif du circuit.
a) Déterminer et calculer le gain en fonction de gm1 et gm2
b) Déterminer et calculer Cgs1, Cgd1 et CMin (capacité de Miller à l’entrée)
c) déterminer et calculer la fréquence de coupure à l’entrée fin
d) Déterminer et calculer Csg2, Cgd2 et CMo (capacité de Miller à la sortie)
e) Déterminer fout
g) Déterminer fz (fréquence du zéro) provoquée par Cgd1)
h) Indiquer sur les diagrammes de bode de marge de gain et marge de phase
les différents pôles

Figure 21. 8 Amplificateur source commune en boucle ouverte