Fase 2 – Análisis de circuitos combinacionales

Marcos David Hernández Bello

C.C.1070012909

Grupo

243004_80

Universidad Nacional Abierta y a Distancia

ECBTI

Zipaquirá

2023
 Desarrollo de ejercicios – Estudiante 2

1. Preguntas Orientadoras.

a. Multiplexor. Circuito electrónico que consta de varias entradas, con única salida

de datos, consta de entradas de control para la selección de entrada de datos y así

permitir la trasferencia a la salida.

b. Demultiplexor. Circuito electrónico que consta de única entrada y varias salidas,

es decir su principio de funcionamiento es la inversa del multiplexor; este

también consta de entradas de control para seleccionar en este caso la salida a la

cual se va a realizar la transferencia de los datos que están ingresando a este.

c. Decodificador. Es un circuito combinacional, cuya funcionalidad es convertir un

código binario de 𝑁 bits de entrada a 𝑀 líneas de salida, su función es la inversa

del codificador.

d. Codificador. Circuito combinacional con 2𝑁 entradas y 𝑁 salidas, su función es

presentar a la salida el código en binario que corresponde a su entrada.

Hay codificadores sin prioridad, en los cuales no es posible activar mas de dos

entradas simultáneamente; mientras que los codificadores con prioridad si lo

permiten.

e. ALU. Unidad aritmológica o también conocido como unidad aritmética lógica.

Este es un circuito que permite el cálculo de operaciones aritméticas como suma,

resta, and, or, etc.

f. Estructuras de control de decisión VHDL. Se tienen el with-select y when-

else. La primera es una condicional el cual es similar al case, en el cual existen

opciones, en este caso los valores de las variables realizan la selección o la

 decisión. En el segundo, when-else, es una condicional también, la cual permite

realizar la selección de una entrada, por ejemplo, el multiplexor de dos entradas.

2. Diseño de multiplexores.

2.1 Descripción en VHDL de multiplexor 8 a 1 – with select (4bits)

Líneas implementadas Explicación

Descripcion de la ventana
Testbench.vhdl

De la línea 5 a la 7, se escriben las

librerías.

En la línea 9 inicia la arquitectura para

la simulación.

De la línea 10 a la 23, se especifica las

entradas asignadas en el diseño para la
simulación.

En la línea 24 se declaran las señales de

entrada.

En la línea 28 se declaran las señales de

salida.
 De la línea 30 a la 41, se definen los
puertos con las señales de entradas y
salidas respectivamente.

De la línea 43 a la línea 70, se

encuentran los estímulos para las
señales. Para ello se establece cada 100
nS un estímulo diferente para el selector,
y así obtener todas las posibles salidas.

Líneas implementadas Explicación

Descripcion de la ventana Desing.vhdl

De la línea 5 a la línea 8, se encuentran

las librerías.

En la línea 9 inicia la entidad para el

multiplexor.

Desde la línea 10 a la 22, se describen

las entradas de datos, entradas de
control y salida.

Desde la línea 23, inicia la arquitectura

del diseño.

De la línea 25 a la 35, se define

condicional with select, y la serie de
opciones para la salida partiendo de las
opciones de entrada de control.
 EpWave

En la ventana Epwave, se puede observar las señales que se tienen en cada entrada, así mismo se
puede observar que cada 100ns se da un estimulo diferente para el selector, donde según coincida la
entrada seleccionada, obtenemos la señal que le corresponde a la salida.

2.2 Diseño codificador 10 a 4

https://www.edaplayground.com/x/tQ4c
Líneas implementadas Explicación

Descripción de la ventana Testbench.vhdl

De la línea 5 a la 8, se encuentran las

librerías.

En la línea 9 se declara la entidad de

simulación para el diseño.

En la línea 11 se hace la arquitectura

De la línea 12 a la 17, se declaran los

puertos de las respectivas entradas y
salidas, para este ejercicio se tiene en
cuenta que se trabajaran con vectores y se
hace referencia de los bits a usar.

En la línea 19, se asignan las señales de

entrada.

En la línea 20 se asignan las señales de

salida.

De la línea 23 a 25, se enlazan las señales y

los puertos de entradas y salidas a usar.

Desde la línea 27 a la 50, se realiza el

proceso de estimulo de las señales para la
respectiva simulación.
 Líneas implementadas Explicación
Descripción de la ventana Desing.vhdl.

De la línea 5 a la 8, se encuentran las

librerías.

En la línea 9, se realiza la entidad del

diseño

De la línea 10 a la 14, se declaran las

entradas y salidas, para este caso son
vectores y se tiene en cuenta los bits de
cada una.

En la línea 15 inicia la estructura de la

arquitectura del diseño.

De la línea 17 a la 28, se encuentra la

estructura with-select, en donde declaramos
las condiciones para que se nos den las
salidas, dependiendo la selección.

En la ventana EPWave, se tiene las señales de salida, dependiendo la entrada que le demos.
Tenemos en la entrada el digito y a la salida el numero en base 2 (binario), así:
0=0, 1=1, 2=10, 3=11, 4=100, 5=101, 6=110, 7=111, 8=1000, 9=1001.

2.3 Diseño decodificador - BCD 4bits a 7 segmentos

https://www.edaplayground.com/x/Ec94
Líneas implementadas Explicación
Descripción de la ventana testbench.vhdl.

De la línea 6 a la 8, encontramos las

librerías.

En la línea 10, escribimos la entidad de

simulación para el diseño.

En la línea 13, la arquitectura para simular.

De la línea 15 a la 17, encontramos las

entradas y salidas, asignadas al componente

En la línea 21, la señal de entrada es

descrita, el tipo, y tamaño.

En la línea 22, se describe la señal de

salida, y su tamaño según los bits a usar.

En la línea 25, se enlazan las entradas y

salidas, con las señales correspondientes.

De la línea 31 a la 53, se realiza todo el

proceso de estímulos de las diferentes
entradas, para así conseguir la simulación
de cada condición.
En la ventana de EpWave, se encuentra la señal de salida, dependiendo la entrada que se esté dando.
Se puede observar que cada 100ns se da cada estimulo, para cada señal de entrada, cumpliendo de
esta manera lo que indica la tabla de verdad para el ejercicio.
ENTRADA SALIDA VISUALIZACION
A B C D a b c d e f g Display 7 segmentos
0 0 0 0 1 1 1 1 1 1 0 0
0 0 0 1 0 1 1 0 0 0 0 1
0 0 1 0 1 1 0 1 1 0 1 2
0 0 1 1 1 1 1 1 0 0 1 3
0 1 0 0 0 1 1 0 0 1 1 4
0 1 0 1 1 0 1 1 0 1 1 5
0 1 1 0 1 0 1 1 1 1 1 6
0 1 1 1 1 1 1 0 0 0 1 7
1 0 0 0 1 1 1 1 1 1 1 8
1 0 0 1 1 1 1 1 0 1 1 9

2.4 Unidad lógica aritmética (3 Bits entradas)

https://www.edaplayground.com/x/HXza

Líneas implementadas Explicación

Ventana design.vhd

De la línea 6 a la 9, se encuentran las

librerías.

En la línea 11, la entidad del diseño ALU

De la línea 12 a la 16, se encuentran

declaradas las entradas y salidas.

En la línea 18, se encuentra la arquitectura

Y en la línea 21 a la 24, la estructura

condicional when-else, para realizar la
selección.
 Líneas implementadas Explicación
En la ventana Testbench.vhd

De la línea 6 a la 9, se pueden encontrar las

librerías.

En la linea 11 y 12, se declara la entidad de

simulación

De la línea 14 a la 21, se encuentra la

arquitectura para la simulación del diseño y
se traen las entradas y salidas de este.

En la línea 24, se declaran las señales de

entradas y la de salida, teniendo en cuenta
el tamaño.

En la línea 25, se declara la señal de entrada

del selector y de la misma manera, se tiene
en cuenta el tamaño.

De la línea 27 a la 31, se tiene el enlace de

los puertos de entradas/ salidas y las señales
declaradas anteriormente.

En la línea 34, se define el valor para la

entrada A= “110” 3bits.

En la línea 35, se define el valor en binario,

para la entrada B= “001” 3bits.

De la línea 38 a la 43, se hace el proceso de

estímulos en la señal de entrada del
selector, para cada condición.

En la ventana EPWave, se puede observar las señales de entrada de tres bits para A y B, así mismo
los estímulos cada 100 Ns, se pueden apreciar las 4 condiciones del selector y su respectiva salida.
ENTRADAS A+B A-B A AND B A OR B
A B
(00) (01) (10) (11)
SALIDAS 110 001 111 101 0 111