Génie Systèmes Embarqués et Informatique Industrielle 3

Module Microélectronique

TP1 : Cellules MOS de base- Logiciel MicroWind

1. Introduction :
Le but de ce TP est de vous familiariser avec les notions de layout en technologie CMOS. Pour cela, on utilise un
petit logiciel fonctionnant sous Windows , nommé MICROWIND. Ce logiciel permet de designer et de simuler
des structures é́lectroniques intégrées telles que des portes logiques, des bascules ou bien encore de petits ASICs
(CAN, Générateur d’impulsions,...).

On constate que le programme propose une fenêtre en 4 parties:

• Une barre de menu permettant de lancer différents outils de simulation, d’analyse et de compilation,

• Une barre d’outils permettant l’accès à des raccourcis les plus couramment utilisés,

• Un menu flottant proposant différents outils (sélection des couches, simulation, ...)

• Une feuille de travail sur laquelle seront dessinées (en vue de dessus) les structures microélectroniques.

1.1. Barres d’outils

1 TP1
Le menu flottant est composé de 4 parties :

•Les contacts,

• La génération de composants (MOS, Résistances, Pad,...)

• Les signaux de simulations

• La palette permettant de choisir quelle couche, on désire réaliser.

2. Définitions utiles
2.1. Transistor N-MOS
Nous allons faire un bref rappel thé́orique et simplifié sur le transistor MOS à canal N, afin d’illustrer ce que nous
allons observer durant ce TP.

Nous pouvons observer sur la figure le schéma d’un transistor N-MOS basé sur la technologie des semi-conducteurs en
Silicium (Si ). Il existe deux zones de diffusion N, appelée´ es Drain et Source, que l’on peut intervertir a` partir du moment
ou` le transistor n’est pas polarise´. Ces deux zones sont se´ pare´ es par un intervalle de Bulk P, le canal. Enfin, au dessus des
deux zones de diffusion, nous pouvons voir la Grille, isole´ par une fine couche d’oxyde de silicium (Si O2 ). Les connexions
entre les différentes cellules MOS se font par du métal (poly-silicium, tungsten, aluminium, cuivre 3 , ...).
Le transistor N-MOS est caractérisé, entre autre, par :
 l’épaisseur d’oxyde de grille (tox ) : de l’ordre d’une dizaine de nanomètre ;
 la longueur de canal (L) : actuellement de l’ordre de quelques centaines (voir même dizaines) de nanomètre. Il
s’agit de la longueur de la grille. Ce paramètre défini la technologie utilisée, par exemple « technologie 0, 12
micromètre ».
 La largeur du transistor (W ) : l’ordre de grandeur de ce paramètre dépend de l’utilisation du transistor. Il s’agit
de la largeur de la grille.

2.2. Polarisation

La polarisation du transistor permet de différencier le drain de la source. Ainsi la tension VDS est positive.

2 TP1
Le transistor est contrôlé par la tension VGS , qui elle aussi doit être positive.
Enfin, la tension VSB doit aussi être positive ou nulle, de manière à maintenir les jonctions entre Source-Bulk et
Drain-Bulk en inverse.

2.3. Caractéristiques techniques simplifiés

Le transistor N-MOS possède deux modes de fonctionnement principaux :
– le mode bloqué, lorsque VGS < VT H , le courant IDS est quasi nul ;
– le mode passant, lorsque VGS ≥ VT H ;
Il existe deux zones de fonctionnement en mode passant :
Zone ohmique : appelée´ aussi « non pincée » ou « linéaire ». On considère que le transistor est dans cette zone de
fonctionnement lorsque VGD > VT H . L’intensité qui le traverse est alors défini par :

Il se comporte donc comme une résistance.

Zone saturé : appelée´ aussi « pincée ». On considère que le transistor est dans cette zone de fonctionnement lorsque
VGD < VT H . L’intensité́ qui le traverse est alors défini par :

La tension de seuil détermine la tension à partir de laquelle le transistor bascule d’une zone de fonctionnement
à l’autre. Nous la définirons par :

3 TP1
 2.4. Utilisation
Nous utiliserons le transistor comme un interrupteur commandé.Il faut tout de même faire attention aux effets
reésistifs et capacitifs du transistor. En effet, ces effets ont une réelle influence sur le fonctionnement d’un circuit.

Le transistor NMOS fait bien passer le niveau bas et dégrade le niveau haut.

2.5. Transistor P-MOS

Nous allons uniquement présenter les points qui diffèrent entre ce dernier et le transistor N-MOS.
Il existe essentiellement deux différences :
– la mobilité́ des porteurs est plus faible, µ0P 3µ0N ;
-il faut polariser le puits N-well à VDD par rapport au substrat P-.
-sa tension de contrôle VGS est négative.

Le transistor NMOS fait bien passer le niveau haut et dégrade le niveau bas.

4 TP1
3. Travail demandé

3.1. Technologie et reègles de dessin

Les dessins d’un circuit ce fait sur une grille dont l’unité est le lambda. Cette unité est égale à la moitié de la
technologie, ainsi la longueur minimale du canal d’un transistor est égale à 2λ. Les intérêts d’une telle unité sont :
– le changement facile de technologie ;
– la réutilisation des dessins ;
– la réduction des coûts de dessin ;
– et qu’elle est utilisés par FreeScale.
Puisque dans notre cas nous utilisons une technologie 90nm.

3.2. Niveau de modélisation

Il existe plusieurs modèles pour calculer les caractéristiques d’un transistor MOS, plus le modèle
ce veux proche du modèle réel plus sa complexité augmente. Ainsi MicroWind implante différents modèles :
modèle de premier niveau : le modèle utilisé est défini à partir de la théorie du transistor MOS idéal
et valable uniquement pour des MOS de « grande dimension », c’est-à-dire pour L > 10µm.
modèle de deuxiè me niveau : le modè le utilisé est défini à partir de phénomènes physiques secon- daires
mais indispensables pour des technologies actuelles. MicroWind préfère utilisé le modèle du troisième niveau.
modèle de troisième niveau : le modèle est défini à partir du modèle de niveau 2 par linéarisation en incluant
les effets de limitation des canaux é troits. Il est toute fois moins proche de la physique mais plus facile à
utiliser. L’un des apports principal par rapport au modèle de niveau 1, est
la présence d’une tension VDSsat à partir duquel IDS est linéaire. Ce modèle est tout de même considéré comme
obsolète à partir d’une technologie 0, 5µm.
modèle de niveau BSIM4 : le modèle est très proche des transistors actuels. Il tient compte de la réduction des
dimensions à l’échelle du nano-mètre et fait apparaı̂tre les tensions de claquage. Dans la version « originale » de ce
modèle, développé par Berkeley, il existe 200 paramètres. MicroWind permet d’en modifier seulement une
vingtaine.

3.4. Transistor N-MOS

Le transistor est de taille de 0,5x0,2m.

3.4.1 Réalisation
1. Dans un premier temps, à l'aide des différents menus, créer une zone de diffusion N, puis faire des coupes
permettant de comprendre la structure réalisée.
2. Rajouter ensuite une grille en polysilicium et refaire une série de coupe.

3.4.2. Simulation et caractéristiques

1. Relever les différentes caractéristiques du transistor NMOS en utilisant les différents modèles proposé par le
logiciel Microwind?
2. Comparer avec celles d’un PMOS de même dimension ?
3. Revenir au layout et appliquer différents signaux de simulation au transistor (Pour cela, on
Utilisera le menu flottant). On appliquera par exemple un signal d'horloge sur la source de période 0.4ns et un
signal d'horloge sur la grille de période 4ns, sa valeur maximale est de 1.2v. L'observation sera faite sur le drain
sachant que le temps de simulation est de 10 ns. Expliquer ce qui se passe. Pourquoi la tension de sortie n'est pas
égale à 1.2 volts?
4. Faire un PMOS de mêmes dimensions et comparer la réponse simulée. D'ou viennent les différences?

5 TP1
3.5. Inverseur CMOS
A-les transistors sont de même dimensions 1x0.4m

1. A l'aide des notions vues en cours, dessiner un inverseur CMOS.

2. Simuler son comportement pour une alimentation de 1.2volts. Pour cela, on appliquera par exemple un signal
d'horloge sur l'entrée. Que remarque-t-on vis à vis de temps de montée et de descente?
3. D'ou viennent ces différences?
4. Relever toutes les caractéristiques utiles pour l’analyse de l’inverseur et interpréter les résultats ?

B- Répondre aux questions de A en utilisant un inverseur optimal sachant que Wp=2Wn

C- Oscillateur bouclé
L’oscillateur bouclé, aussi appelé oscillateur en anneaux (Ring Oscillator), consiste à reboucler un nombre impair
d’inverseur cela permet de mesurer le temps de propagation d’un inverseur. Dans ce TP on choisit une boucle de 3
inverseurs optimaux. Réaliser alors le layout de l’oscillateur et relever les signaux à la sortie de ces 3 inverseurs
sur un temps de simulation de 2 ns. Relever la fréquence de fonctionnement de cet oscillateur ?

3.4. Porte NAND

 Tracer le layout et faire les simulations nécessaires pour l’étude de fonctionnement de la porte NAND ?discuter à
propos des temps de montée et de descente ?
 Proposer un schéma pour une porte AND et faites les simulations nécessaires pour tester le fonctionnement
d’une telle porte ?

3.5. PorteNOR

 Tracer le layout et faire les simulations nécessaires pour l’étude de fonctionnement de la porte NOR ?
 Proposer un schéma pour une porte OR et faites les simulations nécessaires pour tester le fonctionnement d’une
telle porte ?

3.6. Porte XOR

 Donner l’équivalent d’une porte XOR uniquement avec les portes NAND et inverseurs ?
 Tracer le layout et faire les simulations nécessaires pour l’étude de fonctionnement de la porte XOR ?
6 TP1
 Tracer le layout et faire les simulations nécessaires pour l’étude de fonctionnement de la porte XOR optimisée
suivante ? faites une comparaison par rapport à XOR non optimisée ?

3.7. Porte complexe

 Tracer le circuit équivalent avec les transistors MOS ((P et N) et chercher un circuit optimal en utilisant le sentier
d’Euler.
 Tracer le layout et faire les simulations nécessaires pour l’étude de fonctionnement de la porte F ?

7 TP1