MAKALAH TEKNIK DIGITAL

SIMULASI SKEMA RANGKAIAN

Dosen Pengampu :

Dr. Siswo Wardoyo, S.T.,M. Eng

Disusun oleh Kelompok 3 :

RACHMATUL HIDAYATHIKA (2283230039)

FIANA (2283230041)

RAIHAN (2283230042)

PENDIDIKAN VOKASIONAL TEKNIK ELEKTRO

FAKULTAS KEGURUAN DAN ILMU PENDIDIKAN

UNIVERSITAS SULTAN AGENG TIRTAYASA

2023
KATA PENGANTAR

Puji syukur kami ucapkan rasa kepada Tuhan Yang Maha Esa atas berkat
serta karunia-Nya yang telah memberikan kami kemudahan dan kelancaran
sehingga kami dapat menyelesaikan tugas makalah ini sesuai dengan waktu yang
telah ditentukan. Makalah ini kami buat untuk memenuhi tugas mata kuliah
Teknik Digital yang berjudul “Teknik Digital : Simulasi Skema Rangkaian” .

Kami berharap semoga makalah ini dapat memberikan manfaat bagi kami
dan pembaca, sebagai referensi maupun bahan bacaan. Kami sebagai penulis
sadar bahwa makalah ini jauh dari kata sempurna dan banyak terdapat kesalahan
maupun kekurangan di dalamnya. Oleh karenanya, penulis sangat mengharapkan
kritik dan saran yang membangun agar penulis dapat memperbaiki dan
meningkatkan makalah ini.

Serang, Desember 2023

Penulis

ii
 DAFTAR ISI

KATA PENGANTAR.......................................................................ii

DAFTAR ISI................................................................................ iii

BAB I PENDAHULUAN.....................................................................

a. Latar Belakang Masalah...........................................................1

b. Identifikasi Masalah.................................................................1
c. Tujuan Masalah........................................................................1

BAB II PEMBAHASAN...................................................................2

1. Storage Register........................................................................2
2. Shift Register............................................................................2
3. JK Flip-Flop............................................................................11
4. RS Flip-Flop............................................................................13
5. D Flip-Flop.............................................................................14
6. T Flip-Flop..............................................................................15

BAB III PENUTUP.......................................................................16

a. KESIMPULAN.........................................................................16
b. SARAN....................................................................................16

DAFTAR PUSTAKA.....................................................................17

iii
 BAB 1

PENDAHULUAN

1.1 LATAR BELAKANG

Dalam era yang modern sekarang ini, istilah digital tentu sudah tidak asing
lagi di telinga para pembaca. Karena hamper seluruh peralatan elektronik disekitar
kita saat ini telah menggunakan system digital dalam penggunaannya. Saat ini
kemajuan tersebut dapat membantu dan mempermudah pekerjaan, dalam
pembuatan digital ini dapat memudahkan pengguna dimanapun dan kapanpun.

Dengan adanya pembuatan digital penulis bermaksud untuk membuat

makalah yang berjudul “SIMULASI SKEMA RANGKAIAN” yang nantinya sedikit
kurangnya dapat menjelaskan tentang proses bagaimana digital dan elektronika
tersebut ada dan juga beragam rangkaiannya.

1.2 RUMUSAN MASALAH

1. Apa yang dimaksud dengan Storage Register?
2. Apa yang dimaksud dengan Shift Register?
3. Apa yang dimaksud dengan JK Flip-Flop?
4. Apa yang dimaksud dengan RS Flip-Flop?
5. Apa yang dimaksud dengan D Flip-Flop?
6. Apa yang dimaksud dengan T Flip-Flop?

1.3 TUJUAN
1. Supaya mahasiswa dapat memahami arti dari Storage Register
2. Supaya mahasiswa dapat memahami arti dari Shift Register
3. Supaya mahasiswa dapat memahami arti dari rangkaian JK Flip-Flop
4. Supaya mahasiswa dapat memahami arti dari rangkaian RS Flip-Flop
5. Supaya mahasiswa dapat memahami arti dari rangkaian D Flip-Flop
6. Supaya mahasiswa dapat memahami arti dari rangkaian T Flip-Flop

iv
 BAB II

PEMBAHASAN

2.1 Storage Register

Register adalah suatu rangkaian logika yang dibentuk oleh beberapa flip-
flop atau bistabil multivibrator (JK flip atau D flip-flop) yang disusun sedemikian
rupa sehingga mampu menyimpan dan memproses informasi dalam bentuk biner.
Storage register berfungsi untuk menyimpan informasi untuk sementara waktu,
sedangkan shift register berfungsi untuk memproses informasi. Menurut cara
masuk dan keluarnya informasi, maka register dapat pula dibedakan menjadi:

1. Serial - serial

2. Serial - paralel

3. Paralel - serial

4. Paralel – parallel

Untuk membuat storage register kita dapat memanfaatkan flip flop jenis D
Flip flop dan JK flip-flop. Karena D flip flop dan JK flip flop kerjanya dapat
menyimpan 1 bit bilangan biner, maka kedua jenis flip flop ini dapat kita gunakan
untuk storage register. Untuk membentuk rangkaian register yang mampu
menyimpan 4 bit diperlukan empat buah flip flip dalam jenis yang sama.

2.2 Shift Register

Shift register adalah sekelompok flip-flop yang digunakan untuk menyimpan

beberapa bit data. Bit-bit yang disimpan dalam register tersebut dibuat bergerak
didalam register dan dapat keluar masuk dengan menerapkan pulsa clock.
Register geser n-bit dapat dibentuk dengan menghubungkan n flip-flop dimana
setiap flip-flop menyimpan satu bit data.

Register yang akan menggeser bit ke kiri disebut “shift left register” dan
register yang menggeser bit ke kanan disebut “”shift right register”. Dalam system
digital, register dibutuhkan untuk menyimpan atau memindahkan sekumpulan bit
dalam format tertentu, shift register memfasilitasi perpindahan data dalam format
serial atau pararel dan menyimpan data tersebut.

v
Jenis-Jenis Shift Register

 Serial in serial out shift register

Shift register ini yang memungkinkan input serial (satu bit demi satu
melalui satu jalur data) dan menghasilkan output serial dikenal sebagai
register geser Serial-In Serial-Out. Karena hanya ada satu keluaran, data
meninggalkan register geser sedikit demi sedikit dalam pola serial, sehingga
dinamakan Serial-In Serial-Out Shift Register. Rangkaian logika yang
diberikan di bawah ini menunjukkan register geser serial-in-seri-out.
Rangkaian ini terdiri dari 4 buah T flip-flop yang dihubungkan secara
serial. Semua flip-flop ini sinkron satu sama lain karena sinyal clock yang
sama diterapkan pada setiap flip-flop

vi
 Serial in parallel out shift register
Shift register ini memungkinkan masukan serial (satu bit demi satu
melalui satu jalur data) dan menghasilkan keluaran paralel dikenal sebagai
register geser Serial-In Parallel-Out. Rangkaian logika yang diberikan di
bawah ini menunjukkan register geser serial-in-paralel-out. Rangkaian ini
terdiri dari empat buah sandal jepit D yang dihubungkan. Sinyal clear (CLR)
dihubungkan selain sinyal clock ke keempat flip flop untuk RESET. Output
dari flip-flop pertama dihubungkan dengan input dari flip-flop berikutnya
dan seterusnya. Semua flip-flop ini sinkron satu sama lain karena sinyal
clock yang sama diterapkan pada setiap flip-flop.

 Parallel in serial out shift register

Register ini memungkinkan masukan paralel (data diberikan secara
terpisah ke setiap flip flop dan secara bersamaan) dan menghasilkan

vii
 keluaran serial dikenal sebagai register geser Paralel-In Serial-Out.
Rangkaian logika yang diberikan di bawah ini menunjukkan register geser
paralel-in-serial-out. Rangkaian ini terdiri dari empat buah sandal jepit D
yang dihubungkan. Input jam terhubung langsung ke semua flip-flop tetapi
data input terhubung secara individual ke masing-masing flip-flop melalui
multiplexer pada input setiap flip-flop. Output dari flip-flop sebelumnya dan
input data paralel dihubungkan ke input MUX dan output MUX
dihubungkan ke flip-flop berikutnya. Semua flip-flop ini sinkron satu sama
lain karena sinyal clock yang sama diterapkan pada setiap flip-flop.

 Parallel in parallel out shift register

Sift register ini memungkinkan masukan paralel (data diberikan
secara terpisah ke setiap flip flop dan secara bersamaan) dan juga

viii
 menghasilkan keluaran paralel dikenal sebagai register geser Paralel-In
Paralel-Keluar. Rangkaian logika yang diberikan di bawah ini menunjukkan
register geser paralel-in-paralel-keluar. Rangkaian ini terdiri dari empat
buah sandal jepit D yang dihubungkan. Sinyal clear (CLR) dan sinyal clock
dihubungkan ke keempat flip-flop. Dalam register jenis ini, tidak ada
interkoneksi antara masing-masing flip-flop karena tidak diperlukan
perpindahan data secara serial. Data diberikan sebagai masukan secara
terpisah untuk setiap flip flop dan dengan cara yang sama, keluaran juga
dikumpulkan secara individual dari setiap flip flop.

Parallel in parallel out digunakan sebagai perangkat penyimpan

sementara dan seperti register siso shift, register ini bertindak sebagai
elemen penundaan

 Universal shift register

Universal Shift Register adalah jenis register yang berisi shift kanan
dan shift kiri. Ia juga memiliki kemampuan beban paralel. Umumnya
register jenis ini diambil sebagai elemen memori di komputer. Namun

ix
permasalahan dengan register jenis ini adalah pergeserannya hanya ke satu
arah. Secara sederhana yang Anda maksud adalah register geser universal
adalah kombinasi dari register geser dua arah dan register geser searah

universal shift register terdiri dari flip-flop dan multiplexer. Keduanya

berukuran N. Dalam hal ini, semua n multiplexer berbagi jalur pemilihan
yang sama dan input pemilihan ini memilih input yang sesuai untuk flip-
flop.

x
 Bedirectional Shift Register
Register ini adalah register yang mampu menggeser data ke kanan
atau ke kiri tergantung pada mode yang dipilih. Jika mode yang dipilih
adalah 1 (tinggi) maka data akan bergeser ke arah kanan dan jika mode
yang dipilih adalah 0 (rendah) maka data akan digeser ke arah kiri.
Rangkaian logika yang diberikan di bawah ini menunjukkan register geser
dua arah. Rangkaian ini terdiri dari empat buah sandal jepit D yang
dihubungkan. Data masukan dihubungkan pada dua ujung rangkaian dan
bergantung pada mode yang dipilih, hanya satu gerbang yang berada dalam
keadaan aktif.

 Shift regiser counter

xi
 Shift Register Counter adalah register geser yang keluarannya
dihubungkan kembali ke masukan untuk menghasilkan urutan tertentu.
Pada dasarnya ada dua jenis:

1. Ring Counter
Ring Counter pada dasarnya adalah pencacah register geser
yang keluaran dari flip-flop pertama dihubungkan ke flip-flop
berikutnya dan seterusnya, dan keluaran dari flip-flop terakhir
diumpankan kembali ke masukan dari flip-flop pertama. -flop,
demikianlah namanya penghitung dering. Pola data dalam register
geser akan bersirkulasi selama pulsa clock diterapkan. Rangkaian
logika yang diberikan di bawah ini menunjukkan Penghitung Dering.

Rangkaian ini terdiri dari empat buah sandal jepit D yang

dihubungkan. Karena rangkaian terdiri dari empat flip-flop, pola data
akan berulang setiap empat pulsa clock seperti yang ditunjukkan
pada tabel kebenaran. Penghitung Dering umumnya digunakan
karena dapat melakukan pengodean sendiri. Tidak diperlukan sirkuit
decoding tambahan untuk menentukan status penghitung

xii
 2. Johnson Counter
Johnson Counter pada dasarnya adalah pencacah register
geser yang mana keluaran dari flip flop pertama dihubungkan ke flip
flop berikutnya dan seterusnya dan keluaran terbalik dari flip flop
terakhir diumpankan kembali ke masukan dari flip flop pertama.
Mereka juga dikenal sebagai penghitung cincin bengkok. Rangkaian
logika yang diberikan di bawah ini menunjukkan Penghitung
Johnson. Rangkaian ini terdiri dari empat buah sandal jepit D yang
dihubungkan

Karena rangkaian terdiri dari empat flip-flop maka pola data akan berulang
setiap delapan pulsa clock seperti yang ditunjukkan pada tabel kebenaran.
Keuntungan utama pencacah Johnson adalah ia hanya memerlukan n
jumlah flip-flop dibandingkan dengan pencacah cincin untuk mengedarkan
data tertentu guna menghasilkan urutan 2n keadaan.

Adapun jenis-jenis dari rangkaian flip flop berdasarkan clocknya

Berdasarkan perilakunya atau hubungan input dan output, flip flop dibedakan
menjadi beberapa jenis, antara lain JK Flip Flop, RS Flip flop, D Flip Flop, dan T
Flip Flop

2.3 JK FLIP-FLOP

xiii
 Jk flip-flop merupakan jenis flip-flop yang dibangun dengan dua buah SR
flip-flop clocked yang digabungkan menjadi satu. Yang mana kedua output dari
flip-flop yang pertama dihubungkan dengan input flip-flop kedua secara berderet.
Sedangkan output flip-flop yang kedua diumpanbalikan kepada input flip-flop yang
pertama sehingga flip-flop yang pertama dapat disebut sebagai master (induk), dan
flip-flop kedua disebut sebagai slave (pembantu). Sifat flip-flop yang kedua akan
mengikuti sifat flip-flop yang pertama.

Flip Flop ini terdapat 3 buah input yaitu J, K dan CL, J dan K
berfungsi sebagai pengendali , jika J = 0 dan K = 0 maka output Q akan tetap
seperti keadaan semula walaupun input CL berubah-ubah. Adapun kelebihan JK
Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun
inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya /
outputnya.

CONTOH RANGKAIAN JK FLIP-FLOP & TABEL KEBENARAN JK FLIP-FLOP :

xiv
Cara kerja JK flip flop ialah sebagai berikut :

Jika input J dan K = 0 maka output Q tidak akan berubah-ubah walaupun input
CL (clock) berubahubah. Jika J = 1 dan K = 0 maka output Q = 1 pada saat ada
pulsa Q = 0 dan Q = 1 pada saat ada pulsa clock.

xv
2.4 RS FLIP-FLOP

(tab) RS Flip flop atau SR (Set-Reset) Merupakan dasar dari flip flop jenis lain. Flip
flop ini mempunyai dua masukan, satu yabg disebut S (SET) yang dipakai untuk
menyetel (membuat keluaran flip flop berkeadaan 1) dan yang lain disebut R
(RESET) yang dipakai untuk mereset (membuat keluaran berkeadaan 0) RS Flip
Flop data dibentuk dari dua gerbang NOR atau dua gerbang NAND.

CONTOH RANGKAIAN DAN TABEL KEBENARAN D FLIP-FLOP :

2.5 D FLIP-FLOP

xvi
 D Flip flop berasal dari kata Data. Flip-flop ini hanya mempunyai satu
masukan yaitu D. Jenis flip-flop ini sangat banyak dipakai sebagai sel memori
dalam komputer. Data flip-flop merupakan pengembangan dari RS flip-flop, pada
D flip-flop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop
sering juga disebut dengan istilah D-FF. Input atau masukan pada RS flip-
flopadalah 2 buah yaitu R (reset) dan S (set), kedua input tersebut dimodifikasi
sehingga pada Data flip-flop menjadi 1 buah input saja yaitu input atau masukan
D (data) saja. Model modifikasi RS flip-flopmenjadi D flip-flop adalah dengan
penambahan gerbang NOT (Inverter ) dari input S ke input R pada RS flipflop.

CONTOH RANGKAIAN D FLIP-FLOP DAN TABEL KEBENARAN JK FLIP-FLOP :

Cara kerja rangkaian D Flip flop ialah sebagai berikut :

(tab) Bila lonceng bernilai 0 (Rendah), kedua gerbang and tertutup, oleh karenanya perubahan nilai D
tidak mempengaruhi nilai output Q Sebaliknya, bila lonceng bernilai 1(Tinggi), kedua gerbang and
terbuka. Dalam hal ini, Q terdorong untuk menyamai nilai D. Bila lonceng turun kembali, Q tak
berubah dan menyimpan nilai D yang terakhir.

(tab)Rangkaian D flip-flop sama seperti RS flip-flop hanya saja salah satu input
pada dilewatkan melalui gerbang not sehingga kedua input selalu mempunyai
logika yang berlainan sehingga kondisi terlarang seperti pada RS flip-flop dapat
dihindari. D flip-flop dapat dibuat dari gerbang maupun nor. D flip-flop hanya
mempunyai 1 input yaitu input D (data). D flip-flop sering digunakan sebagai
counter maupun register geser, contoh IC jenis D flip-flop dari golongan CMOS
adalah IC 4013. Contoh penggunaan dari IC 4013 adalah dapat digunakan sebagai
saklar

2.6 T FLIP-FLOP

xvii
T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan
flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh
flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi
dan outputnya akan tetap jika inputnya rendah. Berikut adalah gambar tabel
kebenaran gerbang logika dan symbol dari T Flip – flop.

CONTOH RANGKAIAN D FLIP-FLOP DAN TABEL KEBENARAN T FLIP-FLOP :

Dari gambar diatas dapat dijelaskan prinsip kerjanya bahwa ketika input T
diberikan logika 0, sedangkan S dan R juga berkondisi logika 0, maka output Q
akan menghasilkan logika 0 juga, untuk Q’ tentu akan berkondisi kebalikan dari Q,
yakni 1. Ketika flip-flop dalam kondisi tersebut, maka input di bagian satu gerbang
NAND memiliki logika 1 (set).

Ketika T diubah menjadi 1 dan S1, maka output Q yang sebelumnya berkondisi 0
akan berubah menjadi 1. Nah dari gambar terlihat bahwa output Q terhubung ke
dalam input gerbang NAND yang kedua. Namun karena clock T berkondisi 1 hanya
beberapa saat dan kembali menjadi 0, maka kondisi logika R akan 0 dan S tetap 1.

Pada kondisi tersebut, input R menjadi berlogika 1, artinya siap reset. Artinya
output Q yang sebelumnya 1 akan berubah ke kondisi 0 jika input T mendapatkan
pulsa 1 kembali. dan seterusnya, dan seterusnya sehingga output Q akan selalu
berubah apabila input T mendapatkan pulsa 1.

xviii
 BAB III

PENUTUP

a) Kesimpulan
Register adalah suatu rangkaian logika yang dibentuk oleh
beberapa flip-flop atau bistabil multivibrator (JK flip atau D flip-flop) yang
disusun sedemikian rupa sehingga mampu menyimpan dan memproses
informasi dalam bentuk biner. Storage register berfungsi untuk menyimpan
informasi untuk sementara waktu, sedangkan shift register berfungsi untuk
memproses informasi.
Shift register adalah sekelompok flip-flop yang digunakan untuk
menyimpan beberapa bit data. Bit-bit yang disimpan dalam register tersebut
dibuat bergerak didalam register dan dapat keluar masuk dengan
menerapkan pulsa clock. Register geser n-bit dapat dibentuk dengan
menghubungkan n flip-flop dimana setiap flip-flop menyimpan satu bit data.
Jenis-jenis shift register
 Serial In Serial Out shift register
 Serial In parallel Out shift register
 Parallel In Serial Out shift register
 Parallel In parallel Out shift register
 Bidirectional Shift Register
 Universal Shift Register
 Shift Register Counter

Adapun jenis-jenis dari rangkaian flip flop berdasarkan clocknya

Berdasarkan perilakunya atau hubungan input dan output, flip flop
dibedakan menjadi beberapa jenis, antara lain JK Flip Flop, RS Flip flop, D
Flip Flop, dan T Flip Flop

b) Saran
Pembuatan makalah seharusnya tidak terlalu mepet dari waktu yang telah
ditentukan, karena akan membuat makalah kurang maksimal dalam penulisannya.
Dan koordinasi antar anggota kelompok seharusnya lebih intens lagi serta rasa saling
mengandalkan harus dihilangkan..

xix
 DAFATR PUSTAKA

-Sugiartowo. (2015). Konsep Dasar Rangkaian Digital Teori dan Aplikasinya. Jakarta: UMJ -
Press Widodo Budiharto,

-Elektronika Digital dan Mikroprosesor; Andi Offset,Yogyakarta

-John F.Wakerly, Digital Design Principles and Practices; John Wiley & Sons

xx