République Algérienne Démocratique et Populaire

Ministère de l'Enseignement Supérieure et de la Recherche Scientifique

Ecole Supérieure en Génie Electrique et Energétique d'Oran
-ESG2E-

Module: Electronique Numérique

-TP 04-

Demi-additionneur et additionneur complet

I) Objectif du TP:
Le but de cette séance de travail est d’étudier plusieurs circuits additionneurs binaires ainsi que leur
fonctionnement.
II) Partie Théorique:
• Demi-additionneur et additionneur complet à 1 bit
En mathématique, l'addition bien connue de tous utilise les chiffres décimaux de 0 à 9 et la
limite à partir de laquelle s'effectue une retenue est 10.

L'exemple illustre le total d'une addition de deux nombres décimaux à quatre chiffres.
En ce qui concerne les nombres binaires, il n'existe que 0 et 1 et la limite à partir de laquelle
est effectuée une retenue est 2.

1
Les circuits additionneurs sont réalisés en utilisant les règles d'addition. Ils doivent permettre une
sommation (ou totalisation) ainsi que la formation d'un report de retenue.
La sommation peut être réalisée par une opération OU exclusif alors que le report de retenue peut
être formé en utilisant une opération ET. La connexion des deux éléments permet d'obtenir un demi-
additionneur.

Un demi-additionneur sert donc à additionner deux nombres binaires. Ils n'est cependant pas en
mesure de tenir compte de report de la retenue d'un niveau précédent.
Un additionneur binaire qui possède encore une troisième entrée pour la retenue d'un niveau
précédent est appelé additionneur complet.
Avec une retenue précédente, la table de vérité suivante s'applique:

S = X ⊕Y⊕ Cn-1
Cn

Cn = X . Cn-1 + X . Y + Y . Cn-1

Par conséquent, un additionneur complet peut être réalisé avec 2 demi-additionneurs et un

opérateur OU.

2
CI: «Carry Input» (entrée de report de retenue) CO: «Carry Output» (sortie de report de retenue)

III) Partie expérimentale:

1. Matériel utilisé:

Les composants suivants sont nécessaires pour la réalisation de l’expérience:

• Circuit Intégré ET / NON-ET, 4 entrées, double
• Circuit Intégré ET / NON-ET, quadruple
• Circuit Intégré OU exclusif / NON-OU exclusif, quadruple
• Entrée 4 bits
• Câbles et fiches de shuntage

2. Montage et manipulation:
• Expérience sur le demi-additionneur:
Le circuit représenté dans le schéma des connexions N°1 réalise la fonction d'un demi-additionneur.

Schéma des connexions N°1

3
 • Effectuer le montage du Schéma ci-dessus en employant les composants indiqués
• Reporter les réactions des sorties observées pour les différents niveaux logiques (en entrée)
dans le tableau de vérité ci-dessous:
Opérande Opérande Somme Retenue
A B S R
0 0
0 1
1 0
1 1

• Expérience sur l'additionneur complet:

La seconde expérience va vous permettre de tester l'additionneur complet (à 3 entrées). Le
circuit représenté dans le schéma des connexions N°2 réalise la fonction d'un additionneur complet.

Schéma des connexions N°2

• Effectuer le montage du schéma ci-dessus en employant les composants indiqués

• Reporter les réactions des sorties observées pour les différents niveaux logiques (en entrée)
dans le tableau de vérité ci-dessous:

4
Opérande Opérande Retenue Somme Retenue
A B d'entrée S R
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1